JPH04334022A - ドライエッチング方法 - Google Patents

ドライエッチング方法

Info

Publication number
JPH04334022A
JPH04334022A JP13211691A JP13211691A JPH04334022A JP H04334022 A JPH04334022 A JP H04334022A JP 13211691 A JP13211691 A JP 13211691A JP 13211691 A JP13211691 A JP 13211691A JP H04334022 A JPH04334022 A JP H04334022A
Authority
JP
Japan
Prior art keywords
etching
material layer
based material
layer
radicals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP13211691A
Other languages
English (en)
Other versions
JP2684868B2 (ja
Inventor
Tetsuya Tatsumi
哲也 辰巳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP3132116A priority Critical patent/JP2684868B2/ja
Publication of JPH04334022A publication Critical patent/JPH04334022A/ja
Application granted granted Critical
Publication of JP2684868B2 publication Critical patent/JP2684868B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • ing And Chemical Polishing (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体装置の製造分野等
において適用されるドライエッチング方法に関し、特に
エッチング途中におけるラジカル性の低減と側壁保護の
強化を、堆積性ガスの使用量を増すことなく達成する方
法に関する。
【0002】
【従来の技術】近年のVLSI,ULSI等にみられる
ように半導体装置のデザイン・ルールが高度に微細化さ
れるに伴い、ドライエッチング技術においても高異方性
、高速性、高選択性、低汚染性、低ダメージ性といった
諸要求をいずれをも犠牲とすることなく達成する技術が
強く望まれている。なかでも、高異方性と高選択性とい
う相反する条件の両立は、最重要課題のひとつとされて
いる。それは、高異方性を達成するためにはある程度高
いイオン入射エネルギーが必要となるが、これは対下地
選択性の観点からは不利となるからである。そこで、イ
オン入射エネルギーを若干弱める代わりに側壁保護を併
用し、高異方性を達成することが広く行われている。 この側壁保護は、気相中からのガス放電解離生成物、も
しくはエッチング反応生成物等をパターン側壁部に堆積
させることにより行われており、このようにして形成さ
れた側壁保護膜がラジカルの側方攻撃からパターンを保
護している。
【0003】ところで、エッチング・プロセスの種類に
よっては、プロセス途中で側壁保護物質の堆積量とラジ
カル生成量とのバランスを変更する必要が生ずる場合が
ある。その代表的な例は、(a)下地材料層との選択比
を大きくとる必要があるオーバーエッチング、および(
b)エッチング反応生成物の蒸気圧が異なる2種類以上
の材料層が積層されてなる多層膜のエッチングである。
【0004】上記(a)のオーバーエッチング工程にお
ける選択比の増大は、近年のように下地材料層の層厚が
極めて薄くなっている状況下では極めて重要な課題であ
る。たとえば、ゲート電極加工のようなシリコン(Si
)系材料層のエッチングは、通常F* (フッ素ラジカ
ル)が主エッチング種となる反応系中で行われるが、F
* が相対的に過剰となるオーバーエッチング時には、
薄いSiO2 ゲート絶縁膜に対して高選択性を維持す
ることが困難となる。これは、原子間結合エネルギーの
値がSi−O結合では111kcal/molであるの
に対し、Si−F結合では132kcal/molと大
きいことからも理解される。また、コンタクト・ホール
加工のような酸化シリコン(SiO2 )系材料層のエ
ッチングは、通常CF3 + 等のイオンが主エッチン
グ種となる反応系中で行われるが、かかる反応系内では
やはりF* 等のラジカルが生成する。たとえば、浅い
接合の形成されたSi基板を下地としてSiO2 層間
絶縁膜のエッチングを行う場合等には、このラジカルに
よる対下地選択性の確保はより逼迫した問題となる。そ
れは、Si−Si結合の原子間結合エネルギーの値が5
4kcal/molであり、Si−F結合やSi−Cl
結合(96kcal/mol)のそれより遙かに小さい
からである。つまり、Si系材料層は、イオン照射が無
くてもラジカルにより自発的にエッチングされてしまう
のである。いずれの場合にも、エッチング工程に比べて
オーバーエッチング工程ではラジカルの生成量を減少さ
せる必要がある。
【0005】上記(b)の多層膜のエッチングの代表例
は、ポリサイド・ゲート電極加工である。ポリサイド膜
は、多結晶シリコン層と高融点金属シリサイド層とが順
次積層されたものであるが、エッチング反応により生成
するハロゲン化合物の蒸気圧の差に起因して上層側の高
融点金属シリサイド層よりも下層側の多結晶シリコン層
の方が速くエッチングされる。したがって、オーバーエ
ッチング時には、相対的に過剰となったラジカルの側方
マイグレーションにより、下層側の多結晶シリコン層に
逆テーパ化やアンダカット等の形状異常が生じ易い。も
ちろん、下地の薄いゲート絶縁膜に対しても選択性が下
がる。また、ジャスト・エッチングまでの工程において
も同様の不都合が生ずるケースが多いため、高融点金属
シリサイド層のエッチングが終了した段階で、側壁保護
の強化および/またはラジカルの低減を可能とする条件
に切り換えて多結晶シリコン層をエッチングする技術も
提案されている。
【0006】
【発明が解決しようとする課題】このように、エッチン
グ・プロセスの途中で側壁保護物質の堆積量とラジカル
生成量とのバランスを変更する必要が生ずる場合の多く
は、前段の工程に比べて後段の工程におけるラジカル生
成量を減らし、相対的に堆積が生じ易い条件を整えると
いうものである。従来は、かかる条件の変更を一般にエ
ッチング・ガスの組成を変化させることにより行ってき
た。たとえば、フロン113(C2 Cl3 F3 )
/SF6 混合ガスを用いて多結晶シリコン層をエッチ
ングするゲート電極加工では、オーバーエッチング時に
SF6 に対するフロン113の流量比を高め、十分に
大きい対下地選択性を確保することが行われている。こ
れは、側壁保護物質である炭素系ポリマーの堆積量を増
加させると同時に、ラジカル性を減少させるためである
。しかしながら、フロン113は放電解離により気相中
に堆積性物質を生成させるため、上述のようにかかる堆
積性ガスの流量を増加させることはエッチング・チャン
バ内のパーティクルを増加させる原因となる。今後、さ
らに半導体装置のデザイン・ルールが微細化されると、
パーティクル汚染の影響は一段と深刻化する虞れがある
。また、ガスの組成をプロセスの途中で変更すると、放
電条件の安定化に時間を要し、制御性やスループットを
低下させる原因ともなる。この問題は、主としてフルオ
ロカーボン系ガスが用いられているSiO2 系材料層
のエッチングにおいても、同様に発生する。
【0007】さらに、Si系材料層のエッチングに関し
ては、従来広く用いられてきたフロン(クロロフルオロ
カーボン)系ガスが地球環境保護の観点から近い将来に
も製造・使用が禁止されるので、これに代わるエッチン
グ・ガスおよびその使用法を開発しなければならないと
いう事情もある。
【0008】そこで本発明は、エッチング・プロセスの
途中で堆積性ガスの流量比を高めなくとも相対的に反応
系内のラジカル性を減少させ、側壁保護効果を高めるこ
とが可能なドライエッチング方法を提供することを目的
とする。
【0009】
【課題を解決するための手段】本発明のドライエッチン
グ方法は、上述の目的を達成するために提案されるもの
であり、処理チャンバの内壁部の少なくとも一部がSi
系材料層により被覆されてなり、かつ該シリコン系材料
層の露出面積を可変となし得るシャッタ部材を備えたE
CRプラズマ装置を使用し、前記シャッタ部材の操作に
よりECRプラズマと前記Si系材料層との接触面積を
変化させながら被エッチング材料層をエッチングするこ
とを特徴とするものである。
【0010】
【作用】本発明者は、エッチング・ガスの組成を変更す
ることなくオーバーエッチング時のラジカルの影響を低
減させるためには、プラズマ・エッチング装置の選択、
構成、およびその使用方法に工夫を要するとの認識に立
って検討を進めた。本発明はその際の知見にもとづいて
おり、プラズマ・エッチング装置としてはECRプラズ
マ装置を選択し、処理チャンバの内壁部の少なくとも一
部に過剰なラジカルを消費し得るSi系材料層を設け、
かつその露出面積を可変とするためのシャッタ部材を設
けるという構成上の工夫を行い、さらに前記シャッタ部
材の操作によりECRプラズマと上記Si系材料層の接
触面積を変化させてラジカルの消費量を制御することを
ポイントとする。
【0011】上記Si系材料層は、対下地選択性の低下
の原因となるラジカルを捕捉して蒸気圧の高い反応生成
物を生成し、これをエッチング反応系外へ除去すること
ができる。たとえば、F* はSiFx 、Cl* は
SiClx ,H* はSiHx (いずれもxは1〜
4の整数を表す。)等の形でそれぞれ除去される。本発
明では、ECRプラズマ中に含まれる化学種のうち、対
下地選択性や異方性を低下させる原因となる過剰ラジカ
ルをエッチング・プロセスの途中で減少させたい。そこ
で、ラジカルが大量に生成しても差し支えない段階では
、シャッタ部材を操作することにより処理チャンバ内に
おける上記Si系材料層の露出面積をゼロもしくは相対
的に小としておく。これにより、ウェハは高密度のラジ
カルを含むECRプラズマPに曝され、高速にエッチン
グが進行する。一方、過剰ラジカルの影響が顕著となる
段階では、シャッタ部材の操作によりSi系材料層の露
出面積を相対的に大とする。これにより、ラジカルの一
部をウェハへ到達させる前に消費し、過剰ラジカルの影
響を低減させることができる。
【0012】かかる構成によれば、オーバーエッチング
時やポリサイド膜の下層側の多結晶シリコン層をエッチ
ングする際に、エッチング・ガスの組成を変更せずに容
易にラジカルの影響を低減させることができる。つまり
、これらのエッチングを行う際にはECRプラズマトS
i系材料層との接触面積を大きくすれば良いのである。 この間、放電条件は何ら変更する必要がないため、制御
性やスループットが低下するものではない。
【0013】なお、過剰なラジカルをSi系化合物の形
で除去しようという発想は、本願出願人が先に特願平3
−20360号明細書において提案している。これは、
エッチング・ガス中にシラン系化合物ガスを添加するこ
とにより、エッチング・ガス系のラジカル生成量を最初
から低減させてしまうおうとする方法である。したがっ
て、S2 F2 を用いてSi系材料層をエッチングす
る場合には極めて有効な技術であるが、オーバーエッチ
ング時にはやはりシラン系化合物ガスの流量比を増大さ
せることが好ましくなる。これに対し、今回の発明は過
剰ラジカルを消費するSi系材料は処理チャンバの内壁
部に配設された固体状物質であり、オーバーエッチング
時にもエッチング・ガス組成の変更を必要としないとい
う点で、従来技術とは全く異なる特徴を有するものであ
る。
【0014】
【実施例】以下、本発明の具体的な実施例について説明
する。
【0015】実施例1 本実施例は、本発明をゲート電極加工に適用し、S2 
F2 を用いて多結晶シリコン層のエッチングを行うに
際し、ジャスト・エッチング時とオーバーエッチング時
とでECRプラズマとSi系材料層の接触面積を変化さ
せた例である。
【0016】ここで、実際のエッチング・プロセスの説
明に先立ち、まず本発明を実施するにあたり使用したR
Fバイアス印加型ECRプラズマ・エッチング装置の一
構成例、およびその使用上の工夫について図1および図
2を参照しながら説明する。この装置は、2.45GH
zのマイクロ波を発生するマグネトロン1、上記マグネ
トロン1に図示されない整合器,マイクロ波電力計,ア
イソレータ等を介して接続され、上記マイクロ波を導く
矩形導波管2、上記矩形導波管2に石英ガラス板等から
なるマイクロ波導入窓3を介して接続され、かつウェハ
10を載置するウェハ載置電極11を収容し、ECR放
電により形成されるECRプラズマPを利用して該ウェ
ハ10に対して所定のエッチングを行うためのエッチン
グ・チャンバ4、上記エッチング・チャンバ4にエッチ
ング・ガスを図中矢印B方向に供給するためのガス供給
管5、プラズマ輻射熱による温度上昇を抑制するために
冷却水管6から図中矢印C1 ,C2 方向に導入され
る冷却水を上記エッチング・チャンバ4の周囲に循環さ
せるウォーター・ジャケット7、上記エッチング・チャ
ンバ4の底部に開口し、図示されない真空系統に接続さ
れることにより上記エッチング・チャンバ4の内部を図
中矢印A方向に高真空排気するための排気孔8、上記エ
ッチング・チャンバ4を周回し、電子をサイクロイド運
動させるための磁界を形成するソレノイド・コイル9、
上記ウェハ載置電極11にRFバイアスを印加するため
に図示されない整合回路等を介して接続されるRF電源
13等を基本的な構成要素とする。
【0017】ここで、本発明で使用されるECRプラズ
マ・エッチング装置には、従来の一般的な構成に加えて
以下のような工夫が施されている。まず、低温エッチン
グを可能とするために、上記ウェハ載置電極11には冷
却配管12が埋設されている。この冷却配管12には、
装置外部に配設される図示されないチラー等の冷却設備
から冷媒が導入され、図中矢印D1 ,D2 方向に循
環されるようになされている。ただし、ここで言う低温
エッチングとは必ずしも0℃以下の冷却を要するもので
はなく、プラズマ輻射熱による昇温を抑制してウェハ温
度を室温域に保持する場合も含めるものとする。
【0018】また、上記エッチング・チャンバ4の内壁
部のうちソレノイド・コイル9に包囲される部分にはS
i系材料層14を設けた。このSi系材料層14は、エ
ッチング・チャンバ4の内壁部を連続的に周回している
必要はなく、たとえばブロック状やウェハ状の固体を内
壁部に貼り付けた構成を有するものであっても良い。こ
の具体的な配設方法としては、エッチング・チャンバ4
の内壁部にCVD法等によりアモルファス・シリコン層
や多結晶シリコン層を直接に成膜すること、シリコン・
カーバイド材を適当な形状に加工して貼り付けること、
単結晶シリコンからなるダミー・ウェハを貼り付けるこ
と等が考えられる。本実施例および後述の各実施例では
、単結晶シリコンのダミー・ウェハを使用した。
【0019】さらに、上記Si系材料層14の内周側に
は、図示されない駆動手段により昇降可能とされた昇降
式シャッタ15を配設した。ここで、図1(a)は昇降
式シャッタ15によりSi系材料層14がほぼ完全に遮
蔽された状態を示し、図1(b)は上記昇降式シャッタ
15を図中矢印E方向に下降させてSi系材料層14の
全面が露出された状態を示す。上記昇降式シャッタ15
の配設状態をより明確に示すために、エッチング・チャ
ンバ4のうちソレノイド・コイル9に包囲される部分を
一部破断して示したものが図2であり、エッチング・チ
ャンバ4の側壁面、昇降式シャッタ15、ウェハ載置電
極11は全て同心的に配置されている。Si系材料層1
4の露出面積は、円筒形の昇降式シャッタ15の昇降距
離を制御することにより任意に調節できる。上記昇降式
シャッタ15は、ラジカルを消費せず、かつエッチング
反応系内に不要な汚染を惹起させない材料を適宜選択し
て構成することができ、たとえばステンレス鋼、あるい
はアルミナ等のセラミクス系材料を使用することができ
る。本実施例および後述の各実施例では、ステンレス鋼
からなる昇降式シャッタ15を採用した。
【0020】かかる構成を有するECRプラズマ・エッ
チング装置の使用方法は、以下のとおりである。まず、
図1(a)に示されるようにSi系材料層14をほぼ昇
降式シャッタ15によりECRプラズマPから遮蔽した
状態では、ウェハ10は高密度のラジカルを含むECR
プラズマPに曝されるので、高速エッチングが達成され
る。ただし、ECR放電は低ガス圧下で行われかつイオ
ンの生成効率に優れることから、方向性の揃ったイオン
の照射も同時に起こる。したがって、高速性と共に高異
方性も達成される。一方、図1(b)に示されるように
昇降式シャッタ15を下降させてSi系材料層14を大
きく露出させた状態では、ECRプラズマP中のラジカ
ルの一部がSi系材料層14と接触するので、ラジカル
の一部はSiに捕捉されて蒸気圧の高いSi化合物に変
化し、排気孔7を介して系外に除去される。このように
して、ラジカルの影響を極めて低減させた条件でエッチ
ングが行えるようになる。
【0021】以下、上述のECRプラズマ・エッチング
装置を使用して実際にゲート電極加工を行った例につい
て説明する。まず、単結晶シリコン基板上にSiO2 
からなるゲート絶縁膜を介してn+ 型不純物を含有す
る多結晶シリコン層が形成され、さらに所定の形状にパ
ターニングされたレジスト・マスクが形成されてなるウ
ェハ10を用意した。このウェハ10をウェハ載置電極
11上にセットし、外部のチラーから冷却配管12にエ
タノール冷媒を循環させることにより該ウェハ10の温
度を−70℃に維持した。また、昇降式シャッタ15は
Si系材料層14のほぼ全面を被覆する位置にセットし
た。 この状態で、一例としてS2 F2 流量5SCCM、
ガス圧1.3Pa(10mTorr)、マイクロ波パワ
ー850W、RFバイアス・パワー30W(2MHz)
の条件で上記多結晶シリコン層のエッチングをジャスト
・エッチング状態まで行った。
【0022】ここで使用されたS2 F2 は、本願出
願人が先に特願平2−198045号明細書において提
案した4種類のフッ化イオウのうちのひとつである。S
2 F2 から放電解離により生成するF* は多結晶
シリコン層のエッチングに寄与し、同じく気相中に生成
するSはパターン側壁部に堆積して側壁保護効果を発揮
した。さらに、S2 F2 からはS+ ,SFx +
,F+ 等のイオンも生成し、これらがウェハ10にほ
ぼ垂直に入射してラジカル反応をアシストした。この結
果、良好な異方性形状を有するゲート電極の大部分が高
速に形成された。
【0023】次に、図1(b)に示されるように昇降式
シャッタ15を図中矢印E方向に下降させてSi系材料
層14の全面を露出させ、他は同様の条件にてオーバー
エッチングを行った。ここでは、S2 F2 の供給条
件等を特に変更しておらず、また多結晶シリコン層の被
エッチング面積が減少しているために、F* ラジカル
は大過剰となっている。しかし、ECRプラズマPがエ
ッチング・チャンバ4の側壁部においてSi系材料層1
4と接触するため、F* はSiFx の形でエッチン
グ反応系外へ除去された。この結果、エッチング系内の
見掛け上のF/S比が減少して相対的にSの堆積が起こ
り易い条件が整い、ゲート絶縁膜に対して約20の選択
比を維持しながら、多結晶シリコン層のオーバーエッチ
ングを行うことができた。なお、パターン側壁部に堆積
したSは、オーバーエッチング終了後にウェハ10を約
90℃に加熱することにより容易に昇華除去され、何ら
パーティクル汚染を惹起させることはなかった。
【0024】ところで、本実施例ではエッチング・ガス
としてS2 F2 を使用したが、他にSF2 ,SF
4 ,S2 F10等のフッ化イオウを使用しても良く
、さらにS3 Cl2 ,S2 Cl2 ,SCl2 
等の塩化イオウ、あるいはS3 Br2 ,S2 Br
2 ,SBr2 等の臭化イオウを使用しても良い。ま
た、エッチングの初めの段階からラジカル生成量を低減
させるために、エッチング・ガスにF* を捕捉し得る
H2 ,H2 S,シラン系ガス等を添加しても良い。 さらにあるいは、スパッタリング効果,希釈効果,冷却
効果等を期待する意味で、He,Ar等の希ガスを適宜
添加しても良い。また、ジャスト・エッチングおよびオ
ーバーエッチングの条件は上述の条件に限られるもので
はなく、たとえばオーバーエッチング時にRFバイアス
のパワーを低下させたり、RF周波数を増大させること
により、より優れた対下地選択性および低ダメージ性を
達成することも可能である。さらに、昇降式シャッタ1
5の表面に堆積したSは、予め該昇降式シャッタ15に
加熱機構を付与しておき、これを1回のエッチングが終
了するごとに作動させて昇華除去するか、あるいは枚葉
処理の合間にプラズマ・クリーニングを行うこと等によ
り除去することができる。これは、エッチング反応系内
の経時的なF/S比の低下を防止する上で有効である。
【0025】実施例2 本実施例は、本発明をコンタクト・ホール加工に適用し
た例であり、C4 F8 (オクタフルオロシクロブタ
ン,別名フロンC318)をエッチング・ガスとして供
給しながらSiO2 層間絶縁膜のエッチングおよびオ
ーバーエッチングを行った例である。本実施例で使用す
るECRプラズマ・エッチング装置は、図1に示される
ものと同様である。ただし、図中に記入されているEC
RプラズマP中の化学種のうち、S+ ,SFx + 
は本実施例では生成せず、代わりにCFx + が生成
する。本実施例でエッチング・サンプルとして使用した
ウェハ10は、単結晶シリコン基板上にSiO2 から
なる層間絶縁膜が形成され、さらにその上に所定の形状
にパターニングされたレジスト・マスクが形成されてな
るものである。このウェハ10をウェハ載置電極11上
にセットし、冷却配管12にエタノール冷媒を循環させ
ることにより該ウェハ10を0℃に保持した。昇降式シ
ャッタ15は、Si系材料層14をほぼ被覆する位置に
セットした。この状態で、一例としてC4 F8 流量
50SCCM、ガス圧1.3Pa(10mTorr)、
マイクロ波パワー850W、RFバイアス・パワー50
W(2MHz)を印加しながら上記SiO2 層間絶縁
膜のエッチングをジャスト・エッチング状態まで行った
【0026】ここで使用されたC4 F8 は、本願出
願人が先に特願平3−40996号明細書において提案
した飽和環状フルオロカーボン系ガスのひとつである。 C4 F8 は1分子から2個以上のCFx + を生
成して高速エッチングに寄与する他、プラズマ中におけ
る炭素骨格の切断により重合に有利な化学種を生成する
ので効率良く炭素系ポリマーを堆積させることができる
。この炭素系ポリマーがパターン側壁部に堆積して側壁
保護膜を形成することにより、ガス系に堆積性カーボン
系ガスが添加されていないにもかかわらず、良好な異方
性形状を有するコンタクト・ホールがほぼ形成された。 また、上記炭素系ポリマーはレジスト・マスクの表面に
も堆積して対レジスト選択比の向上にも寄与した。
【0027】次に、図1(b)に示されるように昇降式
シャッタ15を下降させてSi系材料層14の全面を露
出させ、他は同様の条件にてオーバーエッチングを行っ
た。ここでは、C3 F8 の供給条件を特に変更して
おらず、またSiO2 層間絶縁膜の被エッチング面積
が減少しているために、F* ラジカルは大過剰となっ
ている。 しかし、ECRプラズマPがエッチング・チャンバ4の
側壁部においてSi系材料層14と接触するため、F*
 はSiFx の形でエッチング反応系外へ除去された
。この結果、エッチング系内の見掛け上のF/C比が減
少して相対的に炭素系ポリマーの堆積が起こり易い条件
が整い、単結晶シリコン基板に対して約20の選択比を
維持しながら、SiO2 層間絶縁膜のオーバーエッチ
ングを行うことができた。
【0028】ところで、本実施例ではエッチング・ガス
として環状化合物であるC4 F8 を使用したが、同
じ組成式で表される直鎖状のオクタフルオロブテンを使
用してもほぼ同様の結果が得られる。さらに、本願出願
人がこれまでに一連の出願により提案しているごとく、
飽和環状,不飽和環状,飽和鎖状,不飽和鎖状等の構造
を有する各種の高次フルオロカーボン系化合物を使用し
ても良い。
【0029】実施例3 本実施例は、本発明をゲート電極加工に適用し、HBr
/SF6 混合ガスを用いてポリサイド膜をエッチング
するに際し、上層側のタングステン・シリサイド(WS
ix )層のエッチング時と下層側の多結晶シリコン層
のエッチング時とでECRプラズマPとSi系材料層の
接触面積を変化させた例である。
【0030】本実施例では、図2に示されるECRプラ
ズマ・エッチング装置とは異なり、昇降式シャッタの昇
降ではなく、回転式シャッタの回転角によりSi系材料
層の露出面積を制御できるECRプラズマ・エッチング
装置を用いた。上記ECRプラズマ・エッチング装置の
概略的な断面図を示すと図1と同様であるが、エッチン
グ・チャンバ4のうちソレノイド・コイル9に包囲され
る部分を一部破断して示す斜視図は図3のようになる。 すなわち、本実施例で使用される装置は、スリット状の
開口部16aを有する回転式シャッタ16を備えており
、またSi系材料層14aも上記開口部16aの開口パ
ターンに倣って帯状に形成されている。上記回転式シャ
ッタ16は、図示されない駆動手段により図中矢印F方
向に回転可能となされている。
【0031】ここで、回転式シャッタ16とSi系材料
層14aの位置関係について図4(a)および(b)を
参照しながら説明する。これらの図は、図3のG−G線
断面図であり、(a)はSi系材料層14aが回転式シ
ャッタ16に遮蔽された状態、(b)はSi系材料層1
4aのほぼ全面が開口部16aを介して露出された状態
を示している。すなわち、図4(a)に示される状態で
は、ウェハ10を高密度のラジカルを含むECRプラズ
マPに曝した状態で高速エッチングを行うことができ、
図4(b)に示される状態では過剰ラジカルの影響を低
減させた条件でエッチングを行うことができる。
【0032】上述のECRプラズマ・エッチング装置を
使用して実際にポリサイド膜のエッチングを行った。本
実施例でエッチング・サンプルとして使用したウェハ1
0は、単結晶シリコン基板上にSiO2 からなるゲー
ト絶縁膜を介してポリサイド膜が形成され、さらにその
上に所定の形状にパターニングされたレジスト・マスク
が形成されてなるものである。ここで、上記ポリサイド
膜の下層側はn+ 型不純物を含有する多結晶シリコン
層、上層側はWSix 層である。このウェハ10をウ
ェハ載置電極11上にセットし、冷却配管12にエタノ
ール冷媒を循環させることにより該ウェハ10を15℃
に保持した。また、回転式シャッタ16は、図4(a)
に示されるようにSi系材料層14aを遮蔽する状態に
セットした。ここで、一例としてHBr流量35SCC
M,SF6 流量15SCCM,ガス圧を1.3Pa(
10mTorr)、マイクロ波パワー850W、RFバ
イアス・パワー100Wの条件で、上層側のWSix 
層をエッチングした。
【0033】この過程では、SF6 から生成するF*
 およびHBrから生成するBr* によるラジカル反
応が、SFx + ,Br+ ,F+ 等の入射イオン
によりアシストされる機構でエッチングが進行した。こ
のとき、低温冷却されたウェハ上のパターン側壁部には
、レジスト・マスクとBrとの反応生成物であるCBr
x 、および蒸気圧の低いエッチング反応生成物である
SiBrx やWBrx 等が堆積し、側壁保護膜が形
成された。これにより、WSix 層は良好な異方性形
状にパターニングされた。なお、上記WSix 層のエ
ッチング終点は、以前に本発明者を含むグループがたと
えば月刊セミコンダクタ・ワールド1990年7月号8
0〜84ページに報告したように、発光スペクトルをモ
ニタすることにより判定した。すなわち、450〜65
0nmの広い波長域における全体的な発光強度の減少、
もしくは505nmにおける発光ピーク強度の急激な減
少をもって判定した。
【0034】次に、上記回転式シャッタ16を矢印F方
向に回転させ、図4(b)に示されるようにSi系材料
層14aを開口部16aを介してエッチング・チャンバ
4内に露出させた。この状態で、上述と同じ条件にて下
層側の多結晶シリコン層をチングした。ここでは、EC
RプラズマPのF* ,Br* 等のラジカルがSi系
材料層14aとの反応で消費され、それぞれSiFx 
,SiBrx の形でエッチング反応系外へ除去された
。この結果、相対的にラジカル性が弱められ、各種生成
物の堆積に有利な条件が整い、ゲート絶縁膜に対して約
20の選択比を維持しながら、多結晶シリコン層のオー
バーエッチングを行うことができた。また多結晶シリコ
ン層にアンダカットや逆テーパ形状のような形状異常が
発生することもなかった。
【0035】なお、本実施例ではエッチング・ガス中の
フッ素系ガスとしてSF6 を使用したが、この代わり
にNF3 ,ClF3 ,F2 ,HF等を使用しても
良い。ポリサイド膜の上層側の高融点金属シリサイド層
としてはWSix 層を取り上げたが、MoSix ,
TiSix ,TaSix 等の他の高融点金属シリサ
イド層であっても良い。Si系材料層14aの形状,数
,設置場所等は適宜変更して構わない。さらに、回転式
シャッタ16の回転を任意の場所で停止してSi系材料
層14aの露出面積を微調整することもできる。
【0036】
【発明の効果】以上の説明からも明らかなように、本発
明ではECRプラズマ装置の処理チャンバの内壁部の一
部に設けられたSi系材料層の露出面積を昇降式,回転
式等のシャッタ部材を用いて変化させることにより該S
i系材料層とECRプラズマとの接触面積を変化させる
という巧妙な手法により、ラジカルの生成量と堆積物の
生成量のバランスを容易に変化させることができる。し
たがって、ジャスト・エッチング時とオーバーエッチン
グ時との間、あるいはポリサイド・ゲート電極加工にお
ける高融点金属シリサイド層のエッチング時と多結晶シ
リコン層のエッチング時との間のように、エッチング・
プロセスの途中でラジカル生成量を低減させる必要があ
る場合等において、対下地選択性の向上が可能となり、
また異方性形状の劣化が防止される。しかも、本発明で
はこれらの条件の切り換え時にエッチング・ガスの組成
を変更しないので、安定したマイクロ波放電を継続させ
たまま、スループットを低下させずに再現性の高い異方
性エッチングを行うことが可能となる。本発明は微細な
デザイン・ルールにもとづいて設計され、高集積度およ
び高性能を有する半導体装置の製造において特に有効で
ある。
【図面の簡単な説明】
【図1】本発明のドライエッチング方法を実施するにあ
たり使用されるRFバイアス印加型ECRプラズマ・エ
ッチング装置の一構成例、および多結晶シリコン・ゲー
ト電極加工における使用例を示す概略断面図であり、(
a)はジャスト・エッチングまでの使用状態、(b)は
オーバーエッチング時の使用状態をそれぞれ表す。
【図2】上記図1に示されるECRプラズマ・エッチン
グ装置の昇降式シャッタおよびその周辺部材を一部破断
して示す概略斜視図である。
【図3】本発明のドライエッチング方法を実施するにあ
たり使用されるRFバイアス印加型ECRプラズマ・エ
ッチング装置の他の構成例において、回転式シャッタお
よびその周辺部材を一部破断して示す概略斜視図である
【図4】上記図3のG−G線断面図であり、(a)は回
転式シャッタによりSi系材料層が遮蔽された状態、(
b)はSi系材料層がエッチング・チャンバ内に露出さ
れた状態をそれぞれ表す。
【符号の説明】
4          ・・・エッチング・チャンバ1
0        ・・・ウェハ 11        ・・・ウェハ載置電極14,14
a・・・Si系材料層 15        ・・・昇降式シャッタ16   
     ・・・回転式シャッタ16a      ・
・・開口部

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】  処理チャンバの内壁部の少なくとも一
    部がシリコン系材料層により被覆されてなり、かつ該シ
    リコン系材料層の露出面積を可変となし得るシャッタ部
    材を備えたECRプラズマ装置を使用し、前記シャッタ
    部材の操作によりECRプラズマと前記シリコン系材料
    層との接触面積を変化させながら被エッチング材料層を
    エッチングすることを特徴とするドライエッチング方法
JP3132116A 1991-05-09 1991-05-09 ドライエッチング方法 Expired - Fee Related JP2684868B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3132116A JP2684868B2 (ja) 1991-05-09 1991-05-09 ドライエッチング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3132116A JP2684868B2 (ja) 1991-05-09 1991-05-09 ドライエッチング方法

Publications (2)

Publication Number Publication Date
JPH04334022A true JPH04334022A (ja) 1992-11-20
JP2684868B2 JP2684868B2 (ja) 1997-12-03

Family

ID=15073798

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3132116A Expired - Fee Related JP2684868B2 (ja) 1991-05-09 1991-05-09 ドライエッチング方法

Country Status (1)

Country Link
JP (1) JP2684868B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002075975A (ja) * 2000-08-29 2002-03-15 Samsung Electronics Co Ltd オクタフルオロブテンを含む蝕刻ガスを用いた半導体素子の製造方法及びその方法によって製造された半導体素子

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61161722A (ja) * 1985-01-10 1986-07-22 Toshiba Corp 光励起エツチング方法及びエツチング装置
JPH02127030U (ja) * 1989-03-30 1990-10-19

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61161722A (ja) * 1985-01-10 1986-07-22 Toshiba Corp 光励起エツチング方法及びエツチング装置
JPH02127030U (ja) * 1989-03-30 1990-10-19

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002075975A (ja) * 2000-08-29 2002-03-15 Samsung Electronics Co Ltd オクタフルオロブテンを含む蝕刻ガスを用いた半導体素子の製造方法及びその方法によって製造された半導体素子

Also Published As

Publication number Publication date
JP2684868B2 (ja) 1997-12-03

Similar Documents

Publication Publication Date Title
JP3000717B2 (ja) ドライエッチング方法
US5302240A (en) Method of manufacturing semiconductor device
US5880036A (en) Method for enhancing oxide to nitride selectivity through the use of independent heat control
KR0176715B1 (ko) 드라이에칭방법
EP0439101B1 (en) Dry etching method
JP3220992B2 (ja) ドライエッチング方法
JPH05102096A (ja) ドライエツチング方法
JP3044824B2 (ja) ドライエッチング装置及びドライエッチング方法
JPH06151385A (ja) SiOx材料をプラズマエッチングするための方法および集積回路内の層間の金属接続部を生成するための方法
EP0555858B1 (en) Method of dry etching a polycide without using a CFC gas
JPH0484414A (ja) ドライエッチング方法
US6103631A (en) Method of manufacturing semiconductor device
JP3160961B2 (ja) ドライエッチング方法
JP3094470B2 (ja) ドライエッチング方法
JPH10189537A (ja) ドライエッチング方法
JPH04334022A (ja) ドライエッチング方法
JP4128365B2 (ja) エッチング方法及びエッチング装置
JP3038984B2 (ja) ドライエッチング方法
JP3263852B2 (ja) プラズマ装置およびこれを用いたドライエッチング方法
JP3104298B2 (ja) ドライエッチング方法
JP3371642B2 (ja) シリコン系材料層のプラズマエッチング方法
JP3570903B2 (ja) 半導体装置の製造方法
JP3008543B2 (ja) ドライエッチング方法
JP2855898B2 (ja) ドライエッチング方法
JPH0536645A (ja) ドライエツチング方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19970715

LAPS Cancellation because of no payment of annual fees