JPH04332971A - Reproducing device for digital signal recording medium - Google Patents
Reproducing device for digital signal recording mediumInfo
- Publication number
- JPH04332971A JPH04332971A JP10280091A JP10280091A JPH04332971A JP H04332971 A JPH04332971 A JP H04332971A JP 10280091 A JP10280091 A JP 10280091A JP 10280091 A JP10280091 A JP 10280091A JP H04332971 A JPH04332971 A JP H04332971A
- Authority
- JP
- Japan
- Prior art keywords
- information data
- signal
- writing
- circuit
- ram
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 claims abstract description 36
- 238000000034 method Methods 0.000 claims description 4
- 230000004044 response Effects 0.000 claims 1
- 230000009191 jumping Effects 0.000 abstract 1
- 238000006243 chemical reaction Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 3
- 239000000284 extract Substances 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 238000007493 shaping process Methods 0.000 description 2
- 101100325756 Arabidopsis thaliana BAM5 gene Proteins 0.000 description 1
- 101150046378 RAM1 gene Proteins 0.000 description 1
- 101100476489 Rattus norvegicus Slc20a2 gene Proteins 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
- Optical Recording Or Reproduction (AREA)
Abstract
Description
【０００１】0001
【産業上の利用分野】本発明は、信号記録媒体から読み
取られたデジタル信号を復調して得られる情報データを
メモリに一旦記憶した後に、一定タイミングで読み出す
ように成されたデジタル信号記録媒体再生装置に関する
。[Industrial Application Field] The present invention relates to a digital signal recording medium reproducing device in which information data obtained by demodulating a digital signal read from a signal recording medium is once stored in a memory and then read out at a fixed timing. Regarding equipment.
【０００２】0002
【従来の技術】デジタル信号により音楽情報等の情報デ
ータが記録されている信号記録媒体をピックアップを用
いて読み取って再生を行うデジタル信号記録媒体再生装
置が知られている。前記再生装置は、通常、読み取った
デジタル信号を一旦ＲＡＭに書き込んだ後、読み出しク
ロックにより読み出すことにより一定速度で情報データ
を再生出来る様に成されている。この様な再生装置の代
表的なものとしては、ＣＤプレーヤが知られている。2. Description of the Related Art A digital signal recording medium reproducing apparatus is known that uses a pickup to read and reproduce a signal recording medium on which information data such as music information is recorded using digital signals. The reproducing device is normally configured to be able to reproduce information data at a constant speed by once writing a read digital signal into a RAM and then reading it out using a read clock. A CD player is known as a typical example of such a playback device.
【０００３】ところで、ＣＤ方式のディスクには、周知
の如く、音楽情報等の情報データの他に再生に伴って１
／７５秒の周期で１ブロックが完成されるサブコーディ
ング信号と呼ばれるサブデータが記録されている。前記
サブコーディング信号はＰ〜Ｗチャンネルの８チャンネ
ルから構成され、その中のＰチャンネルに曲の頭の位置
を示す位置指標情報が含まれているとともに、Ｑチャン
ネルに信号トラックの始点からの絶対経過時間、曲ごと
の経過時間及び曲番等を示す位置指標情報が含まれてい
る。その為、ＣＤプレーヤは、前記位置指標情報を用い
ることによりサーチ動作を行わせることが出来、指定し
た曲の再生や指定した区間の繰り返し再生等を行うこと
が出来る。[0003] By the way, as is well known, in addition to information data such as music information, a CD system disc contains information data such as music information, etc.
Sub-data called a sub-coding signal is recorded, one block of which is completed every 75 seconds. The sub-coding signal is composed of eight channels, P to W, of which the P channel contains position index information indicating the position of the beginning of the song, and the Q channel contains information indicating the absolute progress from the starting point of the signal track. It includes position index information indicating time, elapsed time for each song, song number, etc. Therefore, the CD player can perform a search operation by using the position index information, and can play a specified song or repeatedly play a specified section.
【０００４】また、ＣＤ方式のディスクには、周知の如
く、ＣＩＲＣと称される誤り訂正符号が付与されたデジ
タル信号が記録されているし、あるいはサブコーディン
グ信号のＱチャンネルにＣＲＣと称される誤り検出符号
が付与されているので、ＣＤプレーヤにおいては、再生
された情報データの誤り検出及び誤り訂正を行うことが
出来るし、あるいは前記Ｑチャンネルのデータ（Ｑコー
ド）の誤り検出を行うことが出来る。[0004] Furthermore, as is well known, a CD system disc records a digital signal to which an error correction code called CIRC is added, or a digital signal called CRC is added to the Q channel of a sub-coding signal. Since an error detection code is attached, the CD player can detect and correct errors in the reproduced information data, or detect errors in the Q channel data (Q code). I can do it.
【０００５】[0005]
【発明が解決しようとする課題】ところで、ＣＤプレー
ヤにおいては、ディスクから読み取られたデジタル信号
を信号処理して情報データを復調する為に信号処理回路
が設けられており、該信号処理回路が前述したＣＩＲＣ
により情報データの訂正も行うようになされている。そ
して、何らかの理由により正しいデジタル信号が連続し
て入力されず、前記ＣＩＲＣの訂正能力を超えると、前
記信号処理回路は補間を行い、前後の情報データにより
欠落された情報データを作成するが、その補間が行えな
いほど正しいデジタル信号が入力されない状態が続くと
、新たな情報データが得られるまで、最後の情報データ
を出力し続けるホールド状態になるように成されている
。その為、そのホールド状態の間、情報データをアナロ
グ信号に変換するＤ／Ａコンバータからは、直流信号が
発生され、音切れの状態になるという欠点があった。[Problems to be Solved by the Invention] By the way, a CD player is provided with a signal processing circuit to process digital signals read from a disc and demodulate information data. CIRC
The information data can also be corrected. If correct digital signals are not continuously input for some reason and exceed the correction capability of the CIRC, the signal processing circuit performs interpolation to create the missing information data from the preceding and succeeding information data. If a correct digital signal is not input for a long time to the extent that interpolation cannot be performed, a hold state is established in which the last information data continues to be output until new information data is obtained. Therefore, during the hold state, the D/A converter that converts information data into an analog signal generates a DC signal, resulting in a problem that the sound is interrupted.
【０００６】[0006]
【課題を解決するための手段】本発明は前述の点に鑑み
成されたもので、信号記録媒体から読み取られたデジタ
ル信号を信号処理して情報データを復調し、かつ、該情
報データの誤り検出及び誤り訂正を行うとともに、誤り
訂正が出来なかった情報データを出力する際にその旨を
示す訂正不可信号を発生する信号処理回路と、該信号処
理回路から出力される情報データが書き込まれるメモリ
と、前記信号処理回路から発生される訂正不可信号に応
じて前記メモリへの情報データの書き込みの中止及び再
開のタイミングを検出する書き込み中止・再開検出回路
と、該書き込み中止・再開検出回路からの検出出力に応
じて前記メモリへの情報データの書き込みを制御する書
き込みアドレスを発生するとともに、前記メモリからの
情報データの読み出しを制御する読み出しアドレスを一
定速度で発生するメモリ制御回路とを備え、誤り訂正が
出来なかった情報データを前記メモリに書き込まないよ
うにするとともに、訂正不可信号が発生されなくなり、
前記メモリへの情報データの書き込みが再開されたとき
、その情報データを書き込みが中止される以前に前記メ
モリに書き込まれた最終の情報データに続けて書き込む
ようにしている。[Means for Solving the Problems] The present invention has been made in view of the above-mentioned points. A signal processing circuit that detects and corrects errors, and generates an uncorrectable signal when outputting information data for which error correction has not been possible, and a memory into which the information data output from the signal processing circuit is written. a write stop/resume detection circuit that detects the timing of stopping and restarting writing of information data to the memory in accordance with an uncorrectable signal generated from the signal processing circuit; a memory control circuit that generates a write address for controlling writing of information data to the memory in accordance with a detection output, and a memory control circuit that generates at a constant speed a read address for controlling reading of information data from the memory; In addition to preventing information data that could not be corrected from being written to the memory, a correction impossible signal is no longer generated;
When writing of information data to the memory is resumed, the information data is written following the last information data written to the memory before the writing was stopped.
【０００７】[0007]
【作用】本発明は、信号記録媒体から読み取られたデジ
タル信号を復調して得られる情報データをメモリに一旦
記憶した後に、読み出しクロックにより一定速度で読み
出すようにするとともに、誤り訂正が出来なかった情報
データを前記メモリに書き込まないようにし、かつ正し
い情報データが得られるようになり、前記メモリへの情
報データの書き込みが再開されたとき、その情報データ
を、書き込みが中止される以前の情報データに続けて書
き込むようにして同一の情報データが連続することを防
止している。[Operation] The present invention allows information data obtained by demodulating a digital signal read from a signal recording medium to be stored in a memory once and then read out at a constant speed using a read clock, and also prevents error correction. When information data is not written to the memory and correct information data is obtained, and writing of information data to the memory is resumed, the information data is replaced with the information data before the writing was stopped. This prevents the same information data from being written consecutively.
【０００８】[0008]
【実施例】図１は本発明の一実施例を示すＣＤプレーヤ
の回路ブロック図であり、このＣＤプレーヤにおいては
、ＣＤ方式のディスクの定格の線速度より高速（例えば
２倍）でディスクが回転されるように成されており、デ
ィスクから高速で信号が読み取られるように成されてい
る。[Embodiment] Fig. 1 is a circuit block diagram of a CD player showing an embodiment of the present invention. In this CD player, a disc rotates at a higher speed (for example, twice) than the rated linear velocity of a CD system disc. It is designed so that signals can be read from the disk at high speed.
【０００９】同図において、１はＣＤ方式のディスク（
図示せず）に光ビームを投射し、該ディスクの信号面で
反射された光ビームを受光する光検出器を有するピック
アップ、２は該ピックアップ１の光検出器から得られる
ＲＦ信号を増幅し、波形整形するＲＦアンプ、３は該Ｒ
Ｆアンプ２を介して得られる前記ピックアップ１の光検
出器からの出力信号により該ピックアップ１の光ビーム
をディスクの信号面に合焦させるフォーカシング制御及
び前記光ビームを前記信号面の信号トラックに追従させ
るトラッキング制御を行うとともに、前記光ビームをデ
ィスクの径方向に送る制御を行うサーボ回路である。In the figure, reference numeral 1 indicates a CD type disk (
a pickup having a photodetector for projecting a light beam onto a disk (not shown) and receiving the light beam reflected by the signal surface of the disk; 2 amplifies the RF signal obtained from the photodetector of the pickup 1; RF amplifier for waveform shaping, 3 is the corresponding R
Focusing control for focusing the light beam of the pickup 1 on the signal surface of the disk by the output signal from the photodetector of the pickup 1 obtained via the F amplifier 2, and tracking the light beam on the signal track of the signal surface. The servo circuit is a servo circuit that performs tracking control to cause the optical disc to move, and also controls to send the light beam in the radial direction of the disk.
【００１０】４はＲＦアンプ２から発生される出力信号
（シリアルのデジタル信号）の信号処理を行い、情報デ
ータ（オーディオデータ）及び該情報データの誤り検出
・訂正を行う誤り検出・訂正用データ他各種のデータを
復調する信号処理回路であり、復調される情報データの
誤り検出及び誤り訂正を行うとともに、誤り訂正が出来
なかった情報データを出力する際にその旨を示す訂正不
可信号を発生する誤り検出訂正手段５を有している。ま
た、前記信号処理回路４には、情報データを遅延させ、
前記誤り検出訂正手段５により誤り訂正が出来ずに欠落
された情報データをその前後の情報データにより補間す
る補間手段６が設けられており、該補間手段６は補間が
行えないほど誤った情報データが連続すると、新たな正
しいと認められた情報データが得られるまで最後の正し
いと認められた情報データを出力し続けるホールド状態
になるように成されている。4 performs signal processing on the output signal (serial digital signal) generated from the RF amplifier 2, and includes information data (audio data) and error detection/correction data for detecting and correcting errors in the information data. A signal processing circuit that demodulates various types of data, detects and corrects errors in demodulated information data, and generates an uncorrectable signal indicating that error correction is not possible when outputting information data that could not be corrected. It has error detection and correction means 5. The signal processing circuit 4 also delays information data;
An interpolation means 6 is provided for interpolating the information data that has been omitted because the error cannot be corrected by the error detection and correction means 5, using the information data before and after the information data. If this continues, a hold state is entered in which the last information data found to be correct continues to be output until new information data found to be correct is obtained.
【００１１】７は前記信号処理回路４により各種のデー
タを復調する際に行うデジタル信号の並べ替えの為にそ
のデジタル信号を一旦記憶させる第１ＲＡＭである。前
記第１ＲＡＭ７は、前記信号処理回路４によりデジタル
信号の書き込み及び読み出しが制御されており、その書
き込み及び読み出しタイミングは、ディスクの回転速度
、すなわちディスクから信号が読み取られる速度に合わ
せて一般のＣＤプレーヤより高速になされている。Reference numeral 7 denotes a first RAM in which digital signals are temporarily stored in order to rearrange the digital signals when the signal processing circuit 4 demodulates various data. Writing and reading of digital signals in the first RAM 7 is controlled by the signal processing circuit 4, and the writing and reading timings are set in accordance with the rotational speed of the disc, that is, the speed at which signals are read from the disc in a general CD player. It has been made faster.
【００１２】８はディスクの再生方法、各種サーチ方法
及びピックアップ１のフォーカシング導入方法等、基本
的なプログラムが書き込まれ、様々な基本的な動作制御
を行うとともに、時間表示や操作キーの入力制御を行う
マイクロコンピュータで構成されたシステム制御回路で
ある。また、前記システム制御回路８は、信号処理回路
４により抽出されるサブコーディング信号の中からＱチ
ャンネルデータ（Ｑコード）を検出するＱコード検出手
段９を備えるとともに、サーボ回路３にピックアップ１
による読み取り位置をディスクの径方向に変位させるト
ラックジャンプ信号を供給するトラックジャンプ制御手
段１０を備えている。8 is written with basic programs such as how to play a disc, various search methods, and how to introduce focusing of pickup 1, and performs various basic operation controls, as well as time display and operation key input control. This is a system control circuit made up of a microcomputer that performs the following steps. The system control circuit 8 also includes a Q code detection means 9 for detecting Q channel data (Q code) from the sub-coding signal extracted by the signal processing circuit 4, and also includes a pickup 1 in the servo circuit 3.
A track jump control means 10 is provided for supplying a track jump signal for displacing the read position in the radial direction of the disk.
【００１３】１１は信号処理回路４により復調されたシ
リアルデジタル信号の情報データをパラレルデジタル信
号に変換するシリアル・パラレル変換回路、１２は該シ
リアル・パラレル変換回路１１から出力される情報デー
タが一旦記憶される第２ＲＡＭ、１３は該第２ＲＡＭ１
２への情報データの書き込みを制御する書き込みアドレ
スを発生するとともに、前記第２ＲＡＭ１２からの情報
データの読み出しアドレスを発生するＲＡＭ管理回路で
ある。11 is a serial/parallel converter circuit that converts the information data of the serial digital signal demodulated by the signal processing circuit 4 into a parallel digital signal; 12 is a circuit in which the information data output from the serial/parallel converter circuit 11 is temporarily stored; The second RAM 13 is the second RAM 1
This RAM management circuit generates a write address for controlling writing of information data to the second RAM 12, and also generates a read address for information data from the second RAM 12.
【００１４】前記ＲＡＭ管理回路１３は、第２ＲＡＭ１
２に情報データを書き込むタイミングを信号処理回路４
から情報データが出力されるタイミングに合わせている
とともに、第２ＲＡＭ１２から情報データを読み出すタ
イミングを、ディスクに情報データを記録する際のサン
プリング周波数に合わせており、情報データの書き込み
タイミングが情報データの読み出しタイミングに比べて
高速になるように第２ＲＡＭ１２の書き込み及び読み出
しを制御している。The RAM management circuit 13 has a second RAM 1
The signal processing circuit 4 determines the timing for writing information data to the
The timing for reading information data from the second RAM 12 is matched to the sampling frequency when recording information data on the disk, and the timing for writing information data is synchronized with the timing for reading information data from the second RAM 12. Writing and reading from the second RAM 12 is controlled to be faster than the timing.
【００１５】１４はＲＡＭ管理回路１３の書き込みアド
レス及び読み出しアドレスを監視し、第２ＲＡＭ１２の
オーバーフローを監視するとともに、誤り検出訂正手段
５からの訂正不可信号及びシステム制御回路８による制
御状態に応じて第２ＲＡＭ１２への情報データの書き込
みの中止及び再開を行うタイミングを検出し、その検出
出力に応じてＲＡＭ管理回路１３を動作させる書き込み
中止・再開検出回路であり、具体的には第２ＲＡＭ１２
のオーバーフローが検出されたとき、誤り検出訂正手段
５から訂正不可信号が発生されているとき、及びＣＤプ
レーヤが再生開始される以前やトラックジャンプ中にお
いて、第２ＲＡＭ１２への書き込みを中止する。また、
前記書き込み中止・再開検出回路１４は、第２ＲＡＭ１
２のオーバーフローが検出されたときにその旨を示すオ
ーバーフロー信号をシステム制御回路８に供給し、トラ
ックジャンプ制御手段１０からピックアップ１によるデ
ィスクの読み取り位置（トレース位置）を１トラック分
戻させるトラックジャンプ信号を発生させる。また、前
記書き込み中止・再開検出回路１４により第２ＲＡＭ１
２への情報データの書き込みが再開された際には、その
情報データを、書き込みが中止される以前に前記第２Ｒ
ＡＭ１２に書き込まれた最終の情報データに続けて書き
込ませるようにＲＡＭ管理回路１３は制御される。Reference numeral 14 monitors the write address and read address of the RAM management circuit 13, monitors the overflow of the second RAM 12, and also monitors the overflow of the second RAM 12. This is a write stop/restart detection circuit that detects the timing of stopping and restarting writing of information data to the second RAM 12 and operates the RAM management circuit 13 according to the detection output.
When an overflow is detected, when an uncorrectable signal is generated from the error detection and correction means 5, and before the CD player starts playing or during a track jump, writing to the second RAM 12 is stopped. Also,
The write stop/restart detection circuit 14 is connected to the second RAM 1
A track jump signal that supplies an overflow signal indicating this to the system control circuit 8 when an overflow of No. 2 is detected, and causes the track jump control means 10 to return the disk reading position (trace position) by the pickup 1 by one track. to occur. Further, the write stop/restart detection circuit 14 causes the second RAM 1 to
When the writing of information data to the 2nd R is resumed, the information data is written to the 2nd R before the writing is stopped.
The RAM management circuit 13 is controlled so that the last information data written in the AM 12 is written in succession.
【００１６】１５は第２ＲＡＭ１２への書き込みタイミ
ングと同期してシリアル・パラレル変換回路１１から出
力される情報データが書き込まれるシフトレジスタ（図
示せず）と、第２ＲＡＭ１２のオーバーフローが検出さ
れたときに前記シフトレジスタに書き込まれている情報
データをラッチするラッチ回路（図示せず）とを備え、
前記シフトレジスタに書き込まれている情報データと前
記ラッチ回路にラッチされた情報データとが一致してい
るか否かを判定し、第２ＲＡＭ１２への情報データの書
き込みを再開させるタイミングを設定するデータ一致判
定回路１５であり、この場合、誤り検出訂正手段５から
訂正不可信号が出力されたときには、シフトレジスタ及
びラッチ回路のそれぞれの情報データの比較を行わない
ようにしている。また、シフトレジスタ及びラッチ回路
の記憶容量の関係から１ブロックの情報データの１部（
各サンプルのオーディオデータの左チャンネル部分のＬ
ＳＢから８ビット目まで）のみを使用して前記比較を行
っている。Reference numeral 15 denotes a shift register (not shown) into which information data outputted from the serial/parallel conversion circuit 11 is written in synchronization with the writing timing to the second RAM 12, and a shift register (not shown) in which the information data outputted from the serial/parallel conversion circuit 11 is written in synchronization with the timing of writing into the second RAM 12; Equipped with a latch circuit (not shown) that latches information data written in the shift register,
a data match determination that determines whether the information data written in the shift register matches the information data latched in the latch circuit and sets the timing for restarting writing of the information data to the second RAM 12; In this case, when the error detection and correction means 5 outputs the uncorrectable signal, the information data of the shift register and the latch circuit are not compared. Also, due to the storage capacity of the shift register and latch circuit, a portion of the information data of one block (
L of the left channel part of the audio data for each sample
The comparison is performed using only the bits (from SB to the 8th bit).
【００１７】１６は第２ＲＡＭ１２から読み出されるパ
ラレルデジタル信号の情報データをシリアルデジタル信
号に変換するパラレル・シリアル変換回路、１７は該パ
ラレル・シリアル変換回路１６から出力される情報デー
タをアナログ信号に変換するＤ／Ａコンバータである。16 is a parallel/serial converter circuit that converts the information data of the parallel digital signal read from the second RAM 12 into a serial digital signal; 17 is a converter that converts the information data output from the parallel/serial converter circuit 16 into an analog signal. It is a D/A converter.
【００１８】次に図１の動作に付いて説明する。Next, the operation of FIG. 1 will be explained.
【００１９】ピックアップ１から投射される光ビームに
よりディスクがトレースされると、ディスクに記録され
た信号は、前記ピックアップ１により読み取られ、ＲＦ
信号（高周波信号）としてＲＦアンプ２に供給される。
前記ＲＦ信号は、前記ＲＦアンプ２により増幅され、波
形整形されてデジタル信号として信号処理回路４に供給
される。前記信号処理回路４は、前記デジタル信号を復
調し、該デジタル信号に含まれている種々のデータを抽
出する。ここで、前記信号処理回路４によりデジタル信
号を信号処理する際に、第１ＲＡＭ７を用いてデータの
並び替えが行われるが、図１において、ディスクは通常
のＣＤプレーヤにおける定格の線速度より高速で回転さ
れているので、前記信号処理回路４には従来より単位時
間当りに入力されるデジタル信号の量が多く、その為に
第１ＲＡＭ７の書き込み及び読み出しタイミングは前記
デジタル信号の入力速度に合わせて高速にしてある。When the disk is traced by the light beam projected from the pickup 1, the signal recorded on the disk is read by the pickup 1 and transmitted to the RF
The signal is supplied to the RF amplifier 2 as a signal (high frequency signal). The RF signal is amplified by the RF amplifier 2, subjected to waveform shaping, and supplied to the signal processing circuit 4 as a digital signal. The signal processing circuit 4 demodulates the digital signal and extracts various data contained in the digital signal. Here, when the digital signal is processed by the signal processing circuit 4, data is rearranged using the first RAM 7, but in FIG. Since the signal processing circuit 4 is rotated, a larger amount of digital signals are inputted to the signal processing circuit 4 per unit time than in the past, and therefore, the write and read timings of the first RAM 7 are fast in accordance with the input speed of the digital signals. It is set as.
【００２０】信号処理回路４により信号処理され、情報
データ（オーディオデータ）が抽出されると、その情報
データは、誤り検出訂正手段５により誤り検出及び誤り
訂正処理が行われるとともに、補間手段６により欠落し
た情報データの補間が行われる。そして、前記信号処理
回路４から出力される情報データは、シリアル・パラレ
ル変換回路１１によりシリアルのデジタル信号からパラ
レルのデジタル信号に変換された後、ＲＡＭ制御回路１
３からの書き込みアドレスに応じて第２ＲＡＭ１２に書
き込まれる。また、前記第２ＲＡＭ１２に書き込まれた
情報データは、前記ＲＡＭ制御回路１３からの読み出し
アドレスに応じて読み出され、その情報データは、パラ
レル・シリアル変換回路１６によりパラレルのデジタル
信号からシリアルのデジタル信号に変換される。そして
、前記パラレル・シリアル変換回路１６から出力される
情報データは、Ｄ／Ａコンバータ１７によりアナログ信
号に変換されるとともに、ステレオの左及び右チャンネ
ル成分に分離され、それぞれ後段のオーディオ回路（図
示せず）に供給される。When the signal processing circuit 4 processes the signal and extracts the information data (audio data), the information data is subjected to error detection and error correction processing by the error detection and correction means 5, and is processed by the interpolation means 6. Interpolation of missing information data is performed. The information data outputted from the signal processing circuit 4 is converted from a serial digital signal to a parallel digital signal by a serial/parallel conversion circuit 11, and then transferred to the RAM control circuit 1.
The data is written into the second RAM 12 according to the write address from 3. Further, the information data written in the second RAM 12 is read out according to the read address from the RAM control circuit 13, and the information data is converted from a parallel digital signal to a serial digital signal by a parallel/serial conversion circuit 16. is converted to The information data output from the parallel-to-serial conversion circuit 16 is converted into an analog signal by the D/A converter 17 and separated into stereo left and right channel components, each of which is separated into a subsequent audio circuit (not shown). supplied to
【００２１】ところで、第２ＲＡＭ１２への情報データ
の書き込みタイミングは、信号処理回路４からの情報デ
ータの出力タイミングに合わせて高速にしてあるが、前
記第２ＲＡＭ１２からの情報データの読み出しタイミン
グは、ディスクに情報データを記憶する際のサンプリン
グ周波数で情報データが読み出されるように前記第２Ｒ
ＡＭ１２への書き込みタイミングに比べて低速にしてあ
る。その為、再生が進むと、前記第２ＲＡＭ１２はやが
てオーバーフローになる。Incidentally, although the timing of writing information data into the second RAM 12 is set at high speed in accordance with the timing of outputting information data from the signal processing circuit 4, the timing of reading information data from the second RAM 12 is set at a high speed according to the timing of outputting information data from the signal processing circuit 4. The second R so that the information data is read out at the sampling frequency used when storing the information data.
The writing speed is set to be slower than the writing timing to AM12. Therefore, as the reproduction progresses, the second RAM 12 will eventually overflow.
【００２２】ここで、前記第２ＲＡＭ１２のオーバーフ
ローは、ＲＡＭ管理回路１３の書き込みアドレス及び読
み込みアドレスを監視することにより書き込み中止・再
開検出回路１４で検出され、該書き込み中止・再開検出
回路１４からはオーバーフローを示すオーバーフロー信
号がシステム制御回路８に供給される。その為、トラッ
クジャンプ制御手段１０からピックアップ１によるディ
スクの読み取り位置を１トラック分戻させるトラックジ
ャンプ信号が発生され、ピックアップ１によるディスク
のトレース位置が１トラック戻されることによりディス
ク上の同一部分が繰り返しトレースされるようになる。
この場合、第２ＲＡＭ１２からは今まで書き込まれた情
報データが順次読み出されるので、情報データはとぎれ
ることなく、連続して再生される。[0022] Here, the overflow of the second RAM 12 is detected by the write abort/resume detection circuit 14 by monitoring the write address and read address of the RAM management circuit 13, and the overflow is detected from the write abort/resume detector circuit 14. An overflow signal indicating this is supplied to the system control circuit 8. Therefore, the track jump control means 10 generates a track jump signal that causes the pickup 1 to move back the disk reading position by one track, and the pickup 1 moves back the disk trace position by one track, thereby repeating the same part on the disk. will be traced. In this case, the information data that has been written so far is sequentially read out from the second RAM 12, so that the information data is continuously reproduced without interruption.
【００２３】また、第２ＲＡＭ１２のオーバーフローが
検出されると、その時点から書き込み中止・再開検出回
路１４により第２ＲＡＭ１２への書き込みを中止させる
中止信号が出力され、第２ＲＡＭ１２に情報データが書
き込まれるのが中止されるので、情報データの読み出し
のみが行われ、前記第２ＲＡＭ１２に書き込まれている
情報データの量が減少していく。Further, when an overflow of the second RAM 12 is detected, the write stop/restart detection circuit 14 outputs a stop signal to stop writing to the second RAM 12 from that point on, and the information data is not written to the second RAM 12. Since the reading is stopped, only the reading of information data is performed, and the amount of information data written in the second RAM 12 decreases.
【００２４】一方、第２ＲＡＭ１２がオーバーフローさ
れた時点のＱコードはシステム制御回路８内のメモリ（
図示せず）に記憶されており、ピックアップ１によるデ
ィスクのトレース位置が１トラック戻されると、前記メ
モリに記憶されたＱコードの検索が行われる。そして、
検索しているＱコードの位置指標情報からピックアップ
１によるトレース位置がオーバーフローされた時点のＱ
コードを含むデジタル信号のブロック部分に近づいたこ
とが検出されると、データ一致判定回路１５にシリアル
・パラレル変換回路１１から出力される情報データが取
り込まれるようになる。On the other hand, the Q code at the time when the second RAM 12 overflows is stored in the memory (
When the trace position of the disk by the pickup 1 is moved back by one track, the Q code stored in the memory is searched. and,
Q at the time when the trace position by pickup 1 overflowed from the position index information of the Q code being searched
When it is detected that the block portion of the digital signal including the code is approached, the information data output from the serial/parallel conversion circuit 11 is taken into the data match determination circuit 15.
【００２５】ここで、前記データ一致判定回路１５には
、第２ＲＡＭ１２のオーバーフローが発生された時点の
情報データが書き込まれており、前記シリアル・パラレ
ル変換回路１１からの情報データが取り込まれるように
なると、その情報データがオーバーフロー発生時の情報
データと比較される。そして、前記２つの情報データの
一致が検出されると、その旨を示す一致信号が書き込み
中止・再開検出回路１４に供給され、第２ＲＡＭ１２へ
の情報データの書き込みが再開される。[0025] Here, the information data at the time when the overflow of the second RAM 12 occurs is written in the data coincidence determination circuit 15, and when the information data from the serial/parallel conversion circuit 11 starts to be taken in. , the information data is compared with the information data at the time of the overflow occurrence. When a match between the two pieces of information data is detected, a match signal indicating this is supplied to the writing stop/resume detection circuit 14, and writing of the information data to the second RAM 12 is restarted.
【００２６】尚、誤り検出訂正手段５から訂正不可信号
が出力された際には、データ一致判定回路１５に情報デ
ータを取り込まないようにして誤った情報データとの比
較が行われないようにしている。Furthermore, when the error detection and correction means 5 outputs the uncorrectable signal, the information data is not taken into the data matching judgment circuit 15 to prevent comparison with erroneous information data. There is.
【００２７】第２ＲＡＭ１２への情報データの書き込み
が再開されると、その再開された情報データは、第２Ｒ
ＡＭ１２内のオーバーフローにより書き込みが中止され
た時点の最終の情報データが格納されたアドレスの次の
アドレスから順次書き込まれ、前記最終の情報データに
続けて書き込まれることになる。そして、第２ＲＡＭ１
２への書き込みが再開された情報データは、前記最終の
情報データとディスク上において連続するものであるの
で、正しい再生が連続して行われることになる。When the writing of information data to the second RAM 12 is restarted, the restarted information data is written to the second RAM 12.
The last information data at the time when writing was stopped due to an overflow in the AM 12 is sequentially written from the address next to the address where it was stored, and is written following the last information data. And the second RAM1
Since the information data for which writing to No. 2 has been resumed is continuous on the disc from the last information data, correct reproduction will be performed continuously.
【００２８】一方、何らかの理由によりデータ一致判定
回路１５から一致信号が得られない場合、書き込み中止
・再開検出回路１４は、ＲＡＭ管理回路１３の書き込み
アドレス及び読み出しアドレスの一致及びタイミングに
より第２ＲＡＭ１２内の情報データが空になることを検
出しで第２ＲＡＭ１２への書き込みを再開する。この場
合、読み出される情報データが正しくつながらないが、
再生がとぎれないように情報データを第２ＲＡＭ１２内
の最終の情報データに続けて書き込ませ、該最終の情報
データに連続して新たに書き込まれた情報データが読み
出されるようにしている。On the other hand, if a match signal cannot be obtained from the data match determination circuit 15 for some reason, the write stop/restart detection circuit 14 detects the data in the second RAM 12 based on the match and timing of the write address and read address of the RAM management circuit 13. When it is detected that the information data becomes empty, writing to the second RAM 12 is restarted. In this case, the read information data will not be connected correctly, but
The information data is written in succession to the last information data in the second RAM 12 so that the reproduction is not interrupted, and the newly written information data is read out successively to the last information data.
【００２９】ところで、外部からの衝撃や揺動、あるい
はディスクの傷や汚れ等によりピックアップ１によるデ
ィスクの信号読み取りが正しく行われなくなると、情報
データの誤り訂正が出来ず、誤り検出訂正手段５から訂
正不可信号が発生する。その為、書き込み中止・再開検
出回路１４によりＲＡＭ管理回路１３が制御され、第２
ＲＡＭ１２に情報データが書き込まれるのが中止される
とともに、トラックジャンプ制御手段１０によりディス
クのトレース位置を戻すようにピックアップ１をトラッ
クジャンプさせるトラックジャンプ信号が発生され、誤
り訂正が出来ない情報データを含むデジタル信号ブロッ
クの読み取りが行われる直前に読み取られたデジタル信
号ブロックのＱコードを検索するべくピックアップ１に
よるディスクのトレース位置が戻される。By the way, if the pickup 1 is unable to correctly read the signal on the disk due to external impact or vibration, or due to scratches or dirt on the disk, the error correction of the information data cannot be performed, and the error detection and correction means 5 An uncorrectable signal is generated. Therefore, the RAM management circuit 13 is controlled by the write stop/restart detection circuit 14, and the second
Writing of information data to the RAM 12 is stopped, and the track jump control means 10 generates a track jump signal that causes the pickup 1 to track jump so as to return the trace position of the disk, and the information data that cannot be error corrected is included. The trace position of the disk by the pickup 1 is returned to retrieve the Q code of the digital signal block read immediately before the digital signal block is read.
【００３０】ここで、外部からの衝撃や揺動により誤っ
た情報データが発生した場合は、ピックアップ１により
ディスクの同一部分を再びトレースすることにより誤っ
た情報データを読み直すことが出来、正しい情報データ
を得ることが出来る。その為、データ一致判定回路１５
に、誤る直前の情報データと同一の情報データが入力さ
れ、前記データ一致判定回路１５により一致信号が発生
されるので、書き込み中止・再開検出回路１４から開始
信号が発生され、誤った情報データの直前の情報データ
に連続して読み直された正しい情報データが書き込まれ
るようになる。Here, if incorrect information data is generated due to external impact or vibration, the incorrect information data can be reread by tracing the same part of the disk again using the pickup 1, and the correct information data can be recovered. can be obtained. Therefore, the data match determination circuit 15
Then, the same information data as the information data immediately before the error is input, and the data match determination circuit 15 generates a match signal, so the write stop/restart detection circuit 14 generates a start signal, and the error occurs. Correct information data that has been reread is written in succession to the previous information data.
【００３１】したがって、この場合は、正しい情報デー
タがとぎれることなく、連続して再生することが出来る
。Therefore, in this case, correct information data can be reproduced continuously without interruption.
【００３２】一方、ディスクの傷や汚れ等により誤った
情報データが発生した場合は、ピックアップ１によりデ
ィスクの同一部分を再びトレースしても誤った情報デー
タを読み直すことが出来ず、正しい情報データを得るこ
とが出来ない。その為、データ一致判定回路１５からは
一致信号が得られず、第２ＲＡＭ１２内の情報データは
消費されていくのみであり、書き込み中止・再開検出回
路１４によりやがて第２ＲＡＭ１２内の情報データが空
になることが検出される。その検出が行われると、ディ
スクの同一部分を再びトレースすることを中止し、次の
部分をトレースするべくトラックジャンプ制御手段１０
を作動させるとともに、前記書き込み中止・再開検出回
路１４から開始信号が発生され、第２ＲＡＭ１２への情
報データの書き込みが再開される。On the other hand, if incorrect information data is generated due to scratches or dirt on the disk, the incorrect information data cannot be reread even if the same part of the disk is traced again using the pickup 1, and the correct information data cannot be read. I can't get it. Therefore, no match signal is obtained from the data match determination circuit 15, and the information data in the second RAM 12 is only consumed, and the information data in the second RAM 12 is eventually emptied by the write stop/restart detection circuit 14. It is detected that When this detection is performed, the track jump control means 10 stops tracing the same part of the disc again and traces the next part.
At the same time, a start signal is generated from the write stop/restart detection circuit 14, and writing of information data to the second RAM 12 is restarted.
【００３３】ここで、信号処理回路４は、補間手段６に
より所定サンプル数だけ遅延された情報データが出力さ
れており、誤り検出訂正手段５により情報データの誤り
訂正が出来なくなると、前記信号処理回路４からは、そ
の誤り訂正が施こされていない情報データの直前の情報
データまではそのまま出力され、その後はその直前の情
報データと新たに得られる正しい情報データとを補間し
た情報データが出力され、あるいは補間手段６による補
間能力を超えるほど正しい情報データが得られない場合
には誤った情報データの直前の正しい情報データがホー
ルドされる。Here, the signal processing circuit 4 outputs the information data delayed by a predetermined number of samples by the interpolation means 6, and when the error detection and correction means 5 cannot correct the error of the information data, the signal processing circuit 4 performs the signal processing. The circuit 4 outputs the information data immediately before the error-corrected information data as is, and then outputs information data obtained by interpolating the immediately previous information data and the newly obtained correct information data. or when the correct information data cannot be obtained to the extent that it exceeds the interpolation ability of the interpolation means 6, the correct information data immediately before the incorrect information data is held.
【００３４】一方、第２ＲＡＭ１２への情報データの書
き込みが再開された際には、シリアル・パラレル変換回
路１１から出力される情報データは、第２ＲＡＭ１２内
の最終の情報データが書き込まれたアドレスの次のアド
レスから順次書き込まれるように成されている。その為
、例えば、図２の（イ）に示す如く、破線に示す部分の
信号がディスクの傷や汚れ等により情報データが読み取
れない場合で、その情報データが読み取れない期間ａが
補間手段６による補間能力を超えている場合、従来にお
いては、図２の（ロ）に示す如く、情報データが読み取
れなくなってから新たな正しい情報データが得られるこ
とにより補間が行われるようになるまでの期間ｂ、情報
データのホールドの為の直流信号が発生することになり
音声がとぎれることになった。On the other hand, when the writing of information data to the second RAM 12 is resumed, the information data output from the serial/parallel conversion circuit 11 is placed at the address next to the address where the last information data in the second RAM 12 was written. The data is written sequentially starting from the address. Therefore, for example, as shown in (a) of FIG. 2, when the information data cannot be read from the signal in the part indicated by the broken line due to scratches or dirt on the disk, the period a during which the information data cannot be read is determined by the interpolation means 6. If the interpolation capacity is exceeded, conventionally, as shown in (b) of Fig. 2, the period b is the period from when the information data becomes unreadable until when new correct information data is obtained and interpolation is performed. , a DC signal was generated to hold the information data, resulting in audio interruptions.
【００３５】しかしながら、図１に示すＣＤプレーヤに
おいては、情報データかホールドされる部分を第２ＲＡ
Ｍ１２に書き込まれないようにし、かつ第２ＲＡＭ１２
内の最終の情報データに続けて新たな情報データが書き
込まれるようにしているので、図２の（ハ）に示す如く
、図２の（ロ）から直流信号の発生期間ｂを飛ばした出
力信号が発生されることになり、音声がとぎれないよう
に成されている。However, in the CD player shown in FIG. 1, the portion where the information data is held is transferred to the second RA.
M12 is not written to, and the second RAM 12
Since new information data is written following the last information data in Figure 2, as shown in Figure 2 (C), the output signal is obtained by skipping the DC signal generation period b from Figure 2 (B). is generated, and the sound is made so as not to be interrupted.
【００３６】尚、図２の（イ），（ロ）及び（ハ）にお
いて、信号波形上の丸印は正しく読み取られた情報デー
タを、バツ印は読み取れない情報データを、三角印は補
間された情報データを示している。In (A), (B), and (C) of FIG. 2, circles on the signal waveforms indicate correctly read information data, cross marks indicate information data that cannot be read, and triangle marks indicate interpolated information. Showing data.
【００３７】[0037]
【発明の効果】以上述べた如く、本発明に依れば、メモ
リへの情報データの着き込みが再開されたとき、書き込
みが中止される以前に前記メモリに書き込まれた最終の
情報データに続けて新たに得られた情報データを書き込
むようにしているので、情報データの欠落によりホール
ドされた情報データが出力されることがなく、Ｄ／Ａコ
ンバータから直流信号が発生されるのが防止され、音切
れが防止出来る。As described above, according to the present invention, when the writing of information data to the memory is resumed, the information data is written following the last information data written to the memory before the writing was stopped. Since the newly obtained information data is written, the held information data is not output due to missing information data, and the generation of a DC signal from the D/A converter is prevented. Sound cutouts can be prevented.
【図１】本発明の一実施例を示す回路ブロック図である
。FIG. 1 is a circuit block diagram showing one embodiment of the present invention.
【図２】図１の動作説明の為の出力波形図である。FIG. 2 is an output waveform diagram for explaining the operation of FIG. 1;
１ ピックアップ
４ 信号処理回路
５ 誤り検出訂正手段
６ 補間手段
８ システム制御回路
９ Ｑコード検出手段
１０ トラックジャンプ制御手段１２ 第
２ＲＡＭ
１３ ＲＡＭ管理回路
１４ 書き込み中止・再開検出回路１５
データ一致判定回路1 Pickup 4 Signal processing circuit 5 Error detection and correction means 6 Interpolation means 8 System control circuit 9 Q code detection means 10 Track jump control means 12 2nd RAM 13 RAM management circuit 14 Write stop/restart detection circuit 15
Data match judgment circuit
Claims (1)
検出及び誤り訂正を行う誤り検出・訂正用データが記録
された信号記録媒体を再生するデジタル信号記録媒体再
生装置において、信号記録媒体から読み取られたデジタ
ル信号を信号処理して情報データを復調し、かつ、該情
報データの誤り検出及び誤り訂正を行うとともに、誤り
訂正が出来なかった情報データを出力する際にその旨を
示す訂正不可信号を発生する信号処理回路と、該信号処
理回路から出力される情報データが書き込まれるメモリ
と、前記信号処理回路から発生される訂正不可信号に応
じて前記メモリへの情報データの書き込みの中止及び再
開のタイミングを検出する書き込み中止・再開検出回路
と、該書き込み中止・再開検出回路からの検出出力に応
じて前記メモリへの情報データの書き込みを管理する書
き込みアドレスを発生するとともに、前記メモリからの
情報データの読み出しを管理する読み出しアドレスを一
定速度で発生するメモリ管理回路とを備え、誤り訂正が
出来なかった情報データを前記メモリに書き込まないよ
うにするとともに、訂正不可信号が発生されなくなり、
前記メモリへの情報データの書き込みが再開されたとき
、その情報データを書き込みが中止される以前に前記メ
モリに書き込まれた最終の情報データに続けて書き込む
ようにしたことを特徴とするデジタル信号記録媒体再生
装置。Claim 1. In a digital signal recording medium reproducing apparatus for reproducing a signal recording medium in which error detection/correction data for detecting and correcting errors in the information data is recorded in addition to information data, a method for reading from the signal recording medium. A signal processing is performed on the received digital signal to demodulate the information data, and also performs error detection and error correction on the information data, as well as an uncorrectable signal that indicates when outputting information data for which error correction could not be performed. a signal processing circuit that generates a signal, a memory into which information data output from the signal processing circuit is written, and stopping and restarting writing of information data to the memory in response to an uncorrectable signal generated from the signal processing circuit. a write abort/resume detection circuit that detects the timing of the write abort/resume detection circuit; and a write address for managing the writing of information data to the memory according to the detection output from the write abort/resume detector circuit; and a memory management circuit that generates a read address for managing data reading at a constant speed, and prevents information data whose error cannot be corrected from being written into the memory, and also prevents the generation of an uncorrectable signal.
Digital signal recording characterized in that when writing of information data to the memory is restarted, the information data is written following the last information data written to the memory before the writing was stopped. Media playback device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3102800A JP2640044B2 (en) | 1991-05-08 | 1991-05-08 | Digital signal recording medium playback device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3102800A JP2640044B2 (en) | 1991-05-08 | 1991-05-08 | Digital signal recording medium playback device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04332971A true JPH04332971A (en) | 1992-11-19 |
| JP2640044B2 JP2640044B2 (en) | 1997-08-13 |
Family
ID=14337152
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3102800A Expired - Fee Related JP2640044B2 (en) | 1991-05-08 | 1991-05-08 | Digital signal recording medium playback device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2640044B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006070668A1 (en) * | 2004-12-28 | 2006-07-06 | International Business Machines Corporation | Information recording device, data-flow controller for the device, and control method for the data-flow |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6376156A (en) * | 1986-09-19 | 1988-04-06 | Toshiba Corp | Disk reproducing device |
-
1991
- 1991-05-08 JP JP3102800A patent/JP2640044B2/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6376156A (en) * | 1986-09-19 | 1988-04-06 | Toshiba Corp | Disk reproducing device |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006070668A1 (en) * | 2004-12-28 | 2006-07-06 | International Business Machines Corporation | Information recording device, data-flow controller for the device, and control method for the data-flow |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2640044B2 (en) | 1997-08-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3049919B2 (en) | Data playback device | |
| JPH02152087A (en) | Recorded information reproducing system | |
| JPH04332971A (en) | Reproducing device for digital signal recording medium | |
| JP2003123387A (en) | Data recording device and control device for the same | |
| JP2786937B2 (en) | Digital signal recording medium playback device | |
| JP2664557B2 (en) | Digital signal recording medium playback device | |
| JP2664554B2 (en) | Digital signal recording medium playback device | |
| JP2664558B2 (en) | Digital signal recording medium playback device | |
| JP2567766B2 (en) | Playback control circuit of disk playback device | |
| JP2567763B2 (en) | Variable playback speed circuit for disc playback device | |
| JP2793062B2 (en) | Disc player | |
| JPS62183065A (en) | Disk reproducing device | |
| JP2525679Y2 (en) | Information recording / reproducing device | |
| JP2957794B2 (en) | Digital signal recording medium playback device | |
| JP2860093B2 (en) | Information storage medium playback device | |
| JP2825723B2 (en) | Magnetic recording / reproducing device | |
| JPS59117762A (en) | Disc reproducing device | |
| JP2640059B2 (en) | Disc player | |
| JP2703443B2 (en) | Disc player | |
| JPH05274819A (en) | Storage or storage reading control circuit for voice data | |
| JPH0896561A (en) | Time display device for disk player | |
| JPH10149629A (en) | Disk reproducing device | |
| JPH06162664A (en) | Reproduction control circuit of disk reproduction devcie | |
| JPH05274842A (en) | Digital recording signal reproducing device | |
| JPS62172586A (en) | Digital audio disk reproducing device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080502 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090502 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |