JPH04332208A - カレントミラー回路 - Google Patents
カレントミラー回路Info
- Publication number
- JPH04332208A JPH04332208A JP3132044A JP13204491A JPH04332208A JP H04332208 A JPH04332208 A JP H04332208A JP 3132044 A JP3132044 A JP 3132044A JP 13204491 A JP13204491 A JP 13204491A JP H04332208 A JPH04332208 A JP H04332208A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- terminal
- collector
- resistor
- current source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 4
- 230000003321 amplification Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 1
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【0001】
【産業上の利用分野】本発明は、それぞれのエミッタが
互いに接続されると共にそれぞれのベースが互いに接続
された少なくとも2つのトランジスタにより構成される
カレントミラー回路に関する。
互いに接続されると共にそれぞれのベースが互いに接続
された少なくとも2つのトランジスタにより構成される
カレントミラー回路に関する。
【0002】
【従来の技術】定電流源を構成するために使用されるカ
レントミラー回路は、図2に示すように、それぞれのエ
ミッタが共に電源P91 に接続された2つトランジス
タQ91 、Q92 のそれぞれのベースを互いに接続
すると共に、一方のトランジスタQ91 のコレクタに
定電流源91を接続した構成が採用されていて、トラン
ジスタQ92 のコレクタから、定電流源91に等しい
電流を出力させている。しかしこの回路は、IC化され
た場合、トランジスタQ91 、Q92 のhfe を
高く設定することができないことから、入力電流と出力
電流との関係を示す下式Iout= hfe/(hfe
+2) ×Iinに、hfe の値として20を代入
すると、トランジスタQ92 のコレクタ電流は、定電
流源91の約91パーセント程度の電流値となり、カレ
ントミラー回路としては、誤差の多い回路となる。
レントミラー回路は、図2に示すように、それぞれのエ
ミッタが共に電源P91 に接続された2つトランジス
タQ91 、Q92 のそれぞれのベースを互いに接続
すると共に、一方のトランジスタQ91 のコレクタに
定電流源91を接続した構成が採用されていて、トラン
ジスタQ92 のコレクタから、定電流源91に等しい
電流を出力させている。しかしこの回路は、IC化され
た場合、トランジスタQ91 、Q92 のhfe を
高く設定することができないことから、入力電流と出力
電流との関係を示す下式Iout= hfe/(hfe
+2) ×Iinに、hfe の値として20を代入
すると、トランジスタQ92 のコレクタ電流は、定電
流源91の約91パーセント程度の電流値となり、カレ
ントミラー回路としては、誤差の多い回路となる。
【0003】そのため、図3に示すように、2つのトラ
ンジスタQ91 、Q92 のベースを、新たに設けら
れたトランジスタQ93 のエミッタに接続し、このト
ランジスタQ93 のベースをトランジスタQ91 の
コレクタに接続すると共に、トランジスタQ93 のコ
レクタを接地することによって、トランジスタQ91
、Q92 のベース電流をトランジスタQ93 のエミ
ッタからコレクタに流させることにより、トランジスタ
Q91 、Q92 のベース電流の影響を少なくする構
成が用いられていた。
ンジスタQ91 、Q92 のベースを、新たに設けら
れたトランジスタQ93 のエミッタに接続し、このト
ランジスタQ93 のベースをトランジスタQ91 の
コレクタに接続すると共に、トランジスタQ93 のコ
レクタを接地することによって、トランジスタQ91
、Q92 のベース電流をトランジスタQ93 のエミ
ッタからコレクタに流させることにより、トランジスタ
Q91 、Q92 のベース電流の影響を少なくする構
成が用いられていた。
【0004】なおこの回路における入力電流と出力電流
との関係は、トランジスタQ91 Q92 のhf
e をhfe1、トランジスタQ93 のhfe をh
fe2とすると、下式Iin = Iout +(2×
Iout)/ (hfe1×hfe2)により示され、
hfe1の値には20、hfe2の値には、トランジス
タQ93 がサブストレートトランジスタであるため、
その値を100 とすると、出力電流は入力電流の約9
9.9パーセントの値となる。
との関係は、トランジスタQ91 Q92 のhf
e をhfe1、トランジスタQ93 のhfe をh
fe2とすると、下式Iin = Iout +(2×
Iout)/ (hfe1×hfe2)により示され、
hfe1の値には20、hfe2の値には、トランジス
タQ93 がサブストレートトランジスタであるため、
その値を100 とすると、出力電流は入力電流の約9
9.9パーセントの値となる。
【0005】
【発明が解決しようとする課題】上記構成を用いた場合
、トランジスタQ91のコレクタエミッタ間電圧Vce
は、トランジスタQ91 のベースエミッタ間電圧Vb
e1 とトランジスタQ93 のベースエミッタ間電圧
Vbe3 の和 (約1.4V) より低くすることが
できないことから、この回路をAFカメラ等の低電圧の
電池を電源とする装置に適用しようとした場合、その電
源電圧が限られているため、適用不能となる場合がある
という問題が生じていた。
、トランジスタQ91のコレクタエミッタ間電圧Vce
は、トランジスタQ91 のベースエミッタ間電圧Vb
e1 とトランジスタQ93 のベースエミッタ間電圧
Vbe3 の和 (約1.4V) より低くすることが
できないことから、この回路をAFカメラ等の低電圧の
電池を電源とする装置に適用しようとした場合、その電
源電圧が限られているため、適用不能となる場合がある
という問題が生じていた。
【0006】本発明は上記課題を解決するため創案され
たものであり、その目的は、電流源の出力がそのコレク
タに接続されるトランジスタのエミッタコレクタ間電圧
を低くすることのできるカレントミラー回路を提供する
ことにある。
たものであり、その目的は、電流源の出力がそのコレク
タに接続されるトランジスタのエミッタコレクタ間電圧
を低くすることのできるカレントミラー回路を提供する
ことにある。
【0007】
【課題を解決するための手段】上記課題を解決するため
本発明のカレントミラー回路は、一対の電源端子の一方
を第1の電源端子とし、他方を第2の電源端子とすると
き、それぞれのエミッタは共に第1の電源端子に接続さ
れ、それぞれのベースが互いに接続された少なくとも2
つのトランジスタと、これらのトランジスタの一方を第
1のトランジスタとし、他方を第2のトランジスタとす
るとき、第1の電源端子に一方の端子が接続された第1
の抵抗と、第1の抵抗の他方の端子に一方の端子が接続
され、他方の端子が第1および第2のトランジスタのベ
ースに接続された第2の抵抗と、第1の抵抗と第2の抵
抗との接続点にそのエミッタが接続され、第1のトラン
ジスタのコレクタにそのベースが接続され、第2の電源
端子にそのコレクタが接続された第3のトランジスタと
、第1および第2のトランジスタの双方のベースにその
出力が接続された定電流源とを備えた構成とし、第1の
トランジスタのコレクタには、電流源の出力を接続する
。また第1のトランジスタのコレクタにその出力が接続
される電流源を定電流源とする。
本発明のカレントミラー回路は、一対の電源端子の一方
を第1の電源端子とし、他方を第2の電源端子とすると
き、それぞれのエミッタは共に第1の電源端子に接続さ
れ、それぞれのベースが互いに接続された少なくとも2
つのトランジスタと、これらのトランジスタの一方を第
1のトランジスタとし、他方を第2のトランジスタとす
るとき、第1の電源端子に一方の端子が接続された第1
の抵抗と、第1の抵抗の他方の端子に一方の端子が接続
され、他方の端子が第1および第2のトランジスタのベ
ースに接続された第2の抵抗と、第1の抵抗と第2の抵
抗との接続点にそのエミッタが接続され、第1のトラン
ジスタのコレクタにそのベースが接続され、第2の電源
端子にそのコレクタが接続された第3のトランジスタと
、第1および第2のトランジスタの双方のベースにその
出力が接続された定電流源とを備えた構成とし、第1の
トランジスタのコレクタには、電流源の出力を接続する
。また第1のトランジスタのコレクタにその出力が接続
される電流源を定電流源とする。
【0008】
【実施例】図1は、本発明の一実施例の電気的構成を示
す回路図である。
す回路図である。
【0009】図において、第1の電源端子であるプラス
電源P は、第1のトランジスタQ1のエミッタ、第2
のトランジスタQ2のエミッタ、および第1の抵抗R1
の一方の端子に接続されており、第1の抵抗R1の他方
の端子は、第2の抵抗R2の一方の端子と第3のトラン
ジスタQ3のエミッタとに導かれている。また第2の抵
抗R2の他方の端子は、第1のトランジスタQ1のベー
スと第2のトランジスタQ2のベース、および定電流源
CC2 の一方の出力端子に導かれている。
電源P は、第1のトランジスタQ1のエミッタ、第2
のトランジスタQ2のエミッタ、および第1の抵抗R1
の一方の端子に接続されており、第1の抵抗R1の他方
の端子は、第2の抵抗R2の一方の端子と第3のトラン
ジスタQ3のエミッタとに導かれている。また第2の抵
抗R2の他方の端子は、第1のトランジスタQ1のベー
スと第2のトランジスタQ2のベース、および定電流源
CC2 の一方の出力端子に導かれている。
【0010】第1のトランジスタQ1のコレクタには、
第3のトランジスタQ3のベースと電流源である定電流
源C1の一方の出力端子が接続されていて、第3のトラ
ンジスタQ3のコレクタは、第2の電源端子である接地
端子G に導かれている。また電流源C1の他方の端子
、および定電流源CC2 の他方の端子は接地端子G
に接続されている。 そして第2のトランジスタQ2のコレクタは、定電流出
力として、図示されていない外部の回路に送出されてい
る。
第3のトランジスタQ3のベースと電流源である定電流
源C1の一方の出力端子が接続されていて、第3のトラ
ンジスタQ3のコレクタは、第2の電源端子である接地
端子G に導かれている。また電流源C1の他方の端子
、および定電流源CC2 の他方の端子は接地端子G
に接続されている。 そして第2のトランジスタQ2のコレクタは、定電流出
力として、図示されていない外部の回路に送出されてい
る。
【0011】以上の構成において、本実施例では、第1
の抵抗R1の値をr1で示すと、 r1=5KΩ となっており、第2の抵抗R2の値をr2とすると、r
2= 10KΩ である。また定電流源C1の出力である電流値をIin
を用いて示すと、 Iin =50μA に設定されている。そして定電流源CC2 の電流値を
I2で示すと、 I2=30μA となっている。
の抵抗R1の値をr1で示すと、 r1=5KΩ となっており、第2の抵抗R2の値をr2とすると、r
2= 10KΩ である。また定電流源C1の出力である電流値をIin
を用いて示すと、 Iin =50μA に設定されている。そして定電流源CC2 の電流値を
I2で示すと、 I2=30μA となっている。
【0012】また第1および第2のトランジスタQ1、
Q2の増幅率をhfe1により示すと、これらのトラン
ジスタQ1、Q2は、ラテラルトランジスタであるため
、hfe1=20 となっており、第3のトランジスタQ3の増幅率をhf
e2とすると、第3のトランジスタQ3は、サブストレ
ートトランジスタであるため、 hfe2=100 となっている。
Q2の増幅率をhfe1により示すと、これらのトラン
ジスタQ1、Q2は、ラテラルトランジスタであるため
、hfe1=20 となっており、第3のトランジスタQ3の増幅率をhf
e2とすると、第3のトランジスタQ3は、サブストレ
ートトランジスタであるため、 hfe2=100 となっている。
【0013】以下に本発明の一実施例の動作について説
明する。
明する。
【0014】第2のトランジスタQ2のコレクタ電流で
ある出力電流Ioutと定電流源C1の電流Iin と
がIout≒Iin なる状態で釣り合ったときには、第1および第2のトラ
ンジスタQ1、Q2のベースエミッタ間電圧をVbe1
とすると、出力電流Ioutが Iout≒50μA となることから、絶対温度が300 度のときには、V
be1 ≒0.7V である。
ある出力電流Ioutと定電流源C1の電流Iin と
がIout≒Iin なる状態で釣り合ったときには、第1および第2のトラ
ンジスタQ1、Q2のベースエミッタ間電圧をVbe1
とすると、出力電流Ioutが Iout≒50μA となることから、絶対温度が300 度のときには、V
be1 ≒0.7V である。
【0015】また第1のトランジスタQ1のコレクタ電
流I4の値は、第2のトランジスタQ2のコレクタ電流
に等しいことから、 I4=Iout である。また第1および第2のトランジスタQ1、Q2
の各ベース電流は等しいことから、その電流値をI1と
し、第3のトランジスタQ3のエミッタ電流をI3とす
ると、第1および第2のトランジスタQ1、Q2のベー
スエミッタ間電圧Vbe1は、 Vbe1=r1X(I3+I2−2XI1)+r2X(
I2−2XI1)として示される (この式を2式とす
る)。
流I4の値は、第2のトランジスタQ2のコレクタ電流
に等しいことから、 I4=Iout である。また第1および第2のトランジスタQ1、Q2
の各ベース電流は等しいことから、その電流値をI1と
し、第3のトランジスタQ3のエミッタ電流をI3とす
ると、第1および第2のトランジスタQ1、Q2のベー
スエミッタ間電圧Vbe1は、 Vbe1=r1X(I3+I2−2XI1)+r2X(
I2−2XI1)として示される (この式を2式とす
る)。
【0016】また電流I1については
I1=Iout/hfe1
であるので、この式を2式に代入すると共に、その代入
式に値の定まっている数値を代入し、抵抗値については
その単位を KΩで示し、電流値についてはその単位を
μA で示す (電流の単位はmVとなる)と、2式は
、700=5X(I3+30−2XIout/20)+
10X(30−2XIout/20)として示される
(この式を6式とする)。
式に値の定まっている数値を代入し、抵抗値については
その単位を KΩで示し、電流値についてはその単位を
μA で示す (電流の単位はmVとなる)と、2式は
、700=5X(I3+30−2XIout/20)+
10X(30−2XIout/20)として示される
(この式を6式とする)。
【0017】また電流値Iin は
Iin=Iout+I3/hfe2
として示され、電流値I3は
I3=(Iin−Iout)X100
となるので、これらの式を6式に代入すると700=5
X((Iin−Iout)X100+30−2XIou
t/20)+10X(30−2XIout/20) として示される。
X((Iin−Iout)X100+30−2XIou
t/20)+10X(30−2XIout/20) として示される。
【0018】この式をIoutについて解くとIout
≒0.997XIin−0.5となり、 Iin=50 を代入すると Iout≒49.35 となって Iout/Iin≒0.987 となり、誤差の少ないカレントミラー回路として動作す
ることとなる。
≒0.997XIin−0.5となり、 Iin=50 を代入すると Iout≒49.35 となって Iout/Iin≒0.987 となり、誤差の少ないカレントミラー回路として動作す
ることとなる。
【0019】また第1の抵抗R1の端子間電圧Vr1
はVr1=r1X(I3+I2−2XI1)として示さ
れ (この式を12式とする)、I3=(Iout−I
in)X100 =(50−49.35)X100=6
5であり、 I2=30 I1=Iout/hfe1=49.35/20 ≒2.
5であることから、これらの値を12式に代入するとV
r1=5X(65+30−5) となって、各単位に基づいて計算するとVr1=450
mV となり、第1のトランジスタQ1のコレクタエミッタ間
電圧Vce1は、 Vce1=1.15V となって、低い電圧で動作する。
はVr1=r1X(I3+I2−2XI1)として示さ
れ (この式を12式とする)、I3=(Iout−I
in)X100 =(50−49.35)X100=6
5であり、 I2=30 I1=Iout/hfe1=49.35/20 ≒2.
5であることから、これらの値を12式に代入するとV
r1=5X(65+30−5) となって、各単位に基づいて計算するとVr1=450
mV となり、第1のトランジスタQ1のコレクタエミッタ間
電圧Vce1は、 Vce1=1.15V となって、低い電圧で動作する。
【0020】なお本発明は上記実施例に限定されず、第
1の抵抗R1と第2の抵抗R2との各値、および定電流
源CC2 の電流値については、 Vr1 < 0.7 を満足させる範囲で、任意の値に設定することが可能で
ある。
1の抵抗R1と第2の抵抗R2との各値、および定電流
源CC2 の電流値については、 Vr1 < 0.7 を満足させる範囲で、任意の値に設定することが可能で
ある。
【0021】またカレントミラーの出力回路を構成する
トランジスタについては、第2のトランジスタQ2のみ
を設けた場合について説明したが、第1のトランジスタ
Q1のベースとエミッタとにそれぞれのベースとエミッ
タとが接続されたトランジスタを増設した構成とするこ
とが可能である。
トランジスタについては、第2のトランジスタQ2のみ
を設けた場合について説明したが、第1のトランジスタ
Q1のベースとエミッタとにそれぞれのベースとエミッ
タとが接続されたトランジスタを増設した構成とするこ
とが可能である。
【0022】また電流源C1については、定電流源とし
た場合について説明したが、その電流値が変化する電流
源を用いた場合にも同様に適用することが可能である。
た場合について説明したが、その電流値が変化する電流
源を用いた場合にも同様に適用することが可能である。
【0023】また第1〜第3のトランジスタについては
、PNPトランジスタを用いた場合について説明したが
、NPNトランジスタを用いた場合にも同様に適用する
ことが可能である(このときには電源端子の極性が反転
する)。
、PNPトランジスタを用いた場合について説明したが
、NPNトランジスタを用いた場合にも同様に適用する
ことが可能である(このときには電源端子の極性が反転
する)。
【0024】
【発明の効果】本発明に係るカレントミラー回路は、そ
れぞれのベースおよびそれぞれのエミッタが互いに接続
された第1および第2のトランジスタのベースとエミッ
タとの間を、第1および第2の抵抗からなる直列回路で
もって接続すると共に、第1および第2のトランジスタ
のベースにその出力が接続された定電流源を設け、且つ
第1の抵抗と第2の抵抗との接続点にエミッタが接続さ
れると共に、ベースは第1のトランジスタのコレクタに
接続され、コレクタが電源端子の一方に接続された第3
のトランジスタを設けた構成としているため、電流源が
そのコレクタに接続されたトランジスタである第1のト
ランジスタのエミッタコレクタ間電圧を低くすることが
可能となっている。
れぞれのベースおよびそれぞれのエミッタが互いに接続
された第1および第2のトランジスタのベースとエミッ
タとの間を、第1および第2の抵抗からなる直列回路で
もって接続すると共に、第1および第2のトランジスタ
のベースにその出力が接続された定電流源を設け、且つ
第1の抵抗と第2の抵抗との接続点にエミッタが接続さ
れると共に、ベースは第1のトランジスタのコレクタに
接続され、コレクタが電源端子の一方に接続された第3
のトランジスタを設けた構成としているため、電流源が
そのコレクタに接続されたトランジスタである第1のト
ランジスタのエミッタコレクタ間電圧を低くすることが
可能となっている。
【図1】本発明の一実施例の電気的構成を示す回路図で
ある。
ある。
【図2】従来技術の電気的構成を示す回路図である。
【図3】従来技術の電気的構成を示す回路図である。
Q1 第1のトランジスタ
Q2 第2のトランジスタ
Q3 第3のトランジスタ
R1 第1の抵抗
R2 第2の抵抗
C1 電流源
CC2 定電流原
P 第1の電源端子
G 第2の電源端子
Claims (2)
- 【請求項1】 一対の電源端子の一方を第1の電源端
子とし、他方を第2の電源端子とするとき、それぞれの
エミッタは共に第1の電源端子に接続され、それぞれの
ベースが互いに接続された少なくとも2つのトランジス
タと、これらのトランジスタの一方を第1のトランジス
タとし、他方を第2のトランジスタとするとき、第1の
電源端子に一方の端子が接続された第1の抵抗と、第1
の抵抗の他方の端子に一方の端子が接続され、他方の端
子が第1および第2のトランジスタのベースに接続され
た第2の抵抗と、第1の抵抗と第2の抵抗との接続点に
そのエミッタが接続され、第1のトランジスタのコレク
タにそのベースが接続され、第2の電源端子にそのコレ
クタが接続された第3のトランジスタと、第1および第
2のトランジスタの双方のベースにその出力が接続され
た定電流源とを備え、第1のトランジスタのコレクタに
は、電流源の出力を接続したことを特徴とするカレント
ミラー回路。 - 【請求項2】 第1のトランジスタのコレクタにその
出力が接続される電流源を定電流源としたことを特徴と
する請求項1記載のカレントミラー回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3132044A JPH04332208A (ja) | 1991-05-07 | 1991-05-07 | カレントミラー回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3132044A JPH04332208A (ja) | 1991-05-07 | 1991-05-07 | カレントミラー回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04332208A true JPH04332208A (ja) | 1992-11-19 |
Family
ID=15072205
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3132044A Pending JPH04332208A (ja) | 1991-05-07 | 1991-05-07 | カレントミラー回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04332208A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002043912A (ja) * | 2000-07-31 | 2002-02-08 | Fujitsu Ltd | 電流出力回路、アナログスイッチ回路、オペアンプ回路及び半導体装置 |
-
1991
- 1991-05-07 JP JP3132044A patent/JPH04332208A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002043912A (ja) * | 2000-07-31 | 2002-02-08 | Fujitsu Ltd | 電流出力回路、アナログスイッチ回路、オペアンプ回路及び半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH05206755A (ja) | 基準電圧発生回路 | |
KR100239619B1 (ko) | 전압-전류 변환 회로 | |
JPH0666600B2 (ja) | 電流検出回路 | |
JPH0770935B2 (ja) | 差動電流増幅回路 | |
JP2542623B2 (ja) | カレントミラ−回路 | |
JPH04334105A (ja) | 電流源回路 | |
JPH04332208A (ja) | カレントミラー回路 | |
JP2870323B2 (ja) | ウインドウコンパレータ | |
KR100486352B1 (ko) | 과전류 보호회로 | |
JPH05324108A (ja) | 定電流出力回路 | |
JP2597314Y2 (ja) | 定電流回路 | |
JPH0642250Y2 (ja) | 負出力電圧安定化電源回路 | |
JP2647725B2 (ja) | 電圧比較器 | |
JPH0262106A (ja) | 演算増幅器 | |
JP2592990B2 (ja) | 電圧制御回路 | |
JPS6328130A (ja) | 3値論理回路 | |
JPH11177353A (ja) | 電圧電流変換回路 | |
JPH0476714A (ja) | 定電圧発生回路 | |
JPH0347775B2 (ja) | ||
JPH04346109A (ja) | 電流源回路 | |
JPH05297966A (ja) | 定電流源回路 | |
JPS6297363A (ja) | 基準電圧発生回路 | |
JPS6235708A (ja) | シユミツト回路 | |
JPH0771005B2 (ja) | D/a変換器 | |
JPS6214517A (ja) | ヒステリシス・コンパレ−タ回路 |