JPH04320372A - 撮像装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は撮像装置に関し、特にト
ランジスタ・イメージセンサ素子を用いた撮像装置に関
する。

【０００２】

【従来の技術】従来より撮像素子としては様々な方式が
提案されてきている。すなわちＣＣＤ型、ＭＯＳ型など
がその主たるものである。しかし今日、高品位テレビに
代表されるごとく高解像度映像を得る必要性が生じてい
るのに際して、上記方式を採用する上で、次のような問
題点が予想されている。

【０００３】その第一は多画素配列に伴う開口率の低下
である。

【０００４】例えば、ＣＣＤ型においては、１／２イン
チサイズの４０万画素の撮像素子の場合、開口率は３０
％程度に落ち込んでおり、光ショットノイズの影響が増
大化しつつある。高品位映像に要求される画素数（１３
０万〜２００万画素）を１インチから２／３インチサイ
ズで実現することを考えた場合、開口率は１０〜２０％
に低下すると予想されており、極めて不都合である。

【０００５】第二には読み出し動作の高速化への不適合
である。例えばＣＣＤ型においては転送効率の低下が心
配される。

【０００６】さらに、従来方式の問題点としてスミア、
ブルーミングがある。このような問題点は上記従来方式
での完全な解決は困難とされている。

【０００７】上記従来方式にみられる課題を解決する撮
像素子として、特開昭６４−１４９５９号公報の「基体
電荷変調型トランジスタのしきい値をセンスする素子及
びその製法」によって紹介される新しい方式の撮像素子
が提案されている。この方式の撮像素子の特徴は、各感
光セルが基体電荷変調型トランジスタによって構成され
ていることである。

【０００８】まず、上記撮像素子の概略的構成について
、図６及び図７を用いて説明する。図６は感光セルの平
面図、図７は図６のＡ−Ａ線断面図である。

【０００９】図６に示すように、各感光セルはドレイン
領域１８と、このドレイン領域１８に囲まれており、さ
らにハニカム状（蜂の巣状）に配置されたゲート領域２
４、及びさらにそのゲート領域２４の中心部に位置する
ソース領域２６より成る。ソース領域２６は各隣接セル
と信号読み出し線３０で接続される。

【００１０】一方、深さ方向について図７を用いて説明
すると、シリコン基板１１の上に形成された埋込チャン
ネル３４の上にさらにＰ型層３８、さらにＮ型層３６を
形成してゲート領域２４が構成され、そしてゲートコン
ダクタ２８をゲート領域２４から分離するための酸化物
層４０が形成され、さらにソースコンダクタ３０から分
離するための酸化物層４２が形成される。

【００１１】次に、図８は感光セルのポテンシャルを示
す図である。前述したゲート領域２４の層構造により、
深さに応じて、コンダクションバンド及びバレンスバン
ドのそれぞれの電位曲線９６，９８を生じる。距離Ｘｄ
１及びＸｄ２は２個の空乏領域のそれぞれの厚さを示し
ている。電位曲線には正孔電位ウェル１００、第１のウ
ェル１０２、第２のウェル１０３がある。光（ｈν）９
０が入射するとＸｄ１領域で生成した正孔９４はウェル
１００に集まる。それにより電位分布が変化し、プロー
ビング電流がソースからドレインに流れる。

【００１２】それによってウェル１０２にたくわえられ
る電子の数は一定に保たれ、結果的にＭＯＳトランジス
タのしきい値の変化として感知される。ウェル１００に
蓄えられた正孔は、トランジスタゲートを正のパルスで
パルシングすることによって基板へ掃きだされる。さら
にウェル１００は基板表面から離れたところに正孔をた
くわえるので、従来の場合のように酸化物との界面にお
けるトラップの影響を受けてリセット不良を引き起こす
ことなく、正のパルシングによって完全に取り除くこと
ができる。このことはリセットノイズ（ＫＴＣノイズ）
をほとんど生じないという利点がある。

【００１３】さらに、図９は撮像素子の等価回路を示す
ものである。アドレスデータ１１２が与えられたデコー
ダ１１０によって選択されたアドレスライン２８、すな
わちゲートコンダクタ２８に駆動パルスが加えられる。 感光セルはドレイン１８、ゲート部２４、ソース２６よ
りなる。ソース２６にはバイアストランジスタ１１８が
接続され、バイアス電源１１７につながる。また、ソー
ス２６は読み出しライン１２０に接続され、クランプ回
路（クランプキャパシタＣｏ１２２、トランジスタ１２
６、及びパルス源１２８より成る）、サンプリング回路
（トランジスタ１３２より成る）を経てシフトレジスタ
回路４６に入力され、不図示の出力アンプを通して信号
出力が出力される。

【００１４】

【発明が解決しようとしている課題】しかしこの方式の
場合、ゲートコンダクタ２８は開口部上に設けるために
、導電性の透明電極で形成することが好ましく、特開昭
６４−１４９５９号公報にも記載の通りに酸化すずで形
成することも可能であるが、技術的課題も多く、一般的
にはポリシリコン（多結晶シリコン）を用いることが望
ましい。

【００１５】本発明の目的は、ポリシリコン等の材料を
ゲートコンダクタとして用いることができる撮像装置を
提供することにある。

【００１６】

【課題を解決するための手段】本発明の撮像装置は、開
口部にゲートコンダクタを有する撮像素子を複数個用い
る撮像装置であって、入射光を光学的色分離手段によっ
て複数の色光に分離し、かつその色光の分光分布のピー
クと対応する撮像素子の分光感度分布のピークとが同一
又は近接した波長となるように、それぞれの撮像素子の
ゲートコンダクタ厚を設定したことを特徴とする。

【００１７】

【作　　用】ゲートコンダクタとしてポリシリコン（こ
こではポリシリコンを取り上げるが、必ずしもかかる材
料に限定されるものではない。）を３０００Å〜５００
０Åで被着した場合、分光透過率に与える影響が大きく
、特に４００ｎｍ〜５００ｎｍ附近のいわゆる青色感度
の低下を引き起こすことが予想され、そのためできるだ
け薄く被着することが望まれる。しかし、一方で薄くな
ればなるほど低圧ＣＶＤ法等による制御がむずかしくな
ることも事実であり、良好な感度分布とプロセス上の容
易さを両立させることはきわめてむずかしい。適正なゲ
ートコンダクタ厚は、例えば、ポリシリコンの物理特性
及び多層膜干渉理論を電子計算器を用いて予測すること
ができ、適正なゲートコンダクタ厚を求めることにより
多板式カメラにおける各色に対して最適な分光感度を持
ちかつプロセス上の容易さを両立した撮像装置を得るこ
とができる。

【００１８】

【実施例】以下、本発明の実施例について図面を用いて
詳細に説明する。

【００１９】本実施例では、ポリシリコンの物理特性及
び多層膜干渉理論を電子計算器を用いて予測することに
より、適正なゲートコンダクタ厚を得た撮像装置につい
て説明する。

【００２０】なお、撮像素子の構成及びその動作につい
ては、図６〜図９を用いて説明した撮像素子と同じなの
で、説明を省略するものとし、ここでは、該撮像素子を
用いた撮像装置の構成、及び計算により適正なゲートコ
ンダクタ厚を得る方法及びその結果について説明する。

【００２１】図１は本発明の撮像装置の一実施例のブロ
ック図である。

【００２２】同図に示すように、光学系１でとらえられ
た光学像は光学的色分離手段たるプリズム２でＲ（赤）
，Ｇ（緑），Ｂ（青）の三色に分解され、Ｒ，Ｇ，Ｂ各
色センサー３，４，５に入射する。そこで光電変換によ
って電気信号となり、処理回路６を経てエンコーダ７に
よりビデオ信号として出力される。Ｒ，Ｇ，Ｂ各色セン
サー３，４，５は図６〜図９を用いて説明した撮像素子
と同じ構成となっている。ただし、本実施例におけるＲ
，Ｇ，Ｂ各色センサー３，４，５のゲートコンダクタ厚
（ここではポリシリコン）はそれぞれの色（Ｒ，Ｇ，Ｂ
）の適した厚さに設定されている。

【００２３】図２は本発明によりＲ，Ｇ，Ｂに適合する
ようなコンダクタ厚に設定した場合の撮像素子の分光感
度特性を示す特性図である。

【００２４】同図に示すように、ポリシリコン厚が極限
まで薄い１００Åの場合と比較して、プロセス上の容易
さが極めて向上する５００Å，６５０Å，８００Åの厚
さをゲートコンダクタ厚としてそれぞれ、青色，緑色，
赤色用素子に適用したために、各色の感度を向上させる
ことができる。

【００２５】以下に撮像素子の分光分布の計算方法を説
明する。かかる分光分布を求めることにより適正なゲー
トコンダクタ厚を求めることができる。

【００２６】まず、ポリシリコン及びバルクシリコンの
屈折率を図３、図４、図５に示す。屈折率は複素屈折率
ｎ−ｉＫであらわされ、吸収係数αとは、α＝（２π／
λ）・Ｋなる関係を有する。ポリシリコンについて１０
０Å程度（図４）、３０００Å程度（図３）で屈折率が
変化しているのは厚さによってポリシリコンの結晶状態
が変化するためである。なお、複素屈折率ｎ−ｉＫの値
はこのようにポリシリコン厚によって変化するが、以下
の計算ではポリシリコン厚が１００Å程度の場合のデー
タと３０００Å程度の場合のデータとを用いて補完する
ことで、所定のポリシリコン厚での複素屈折率ｎ−ｉＫ
を求めている。

【００２７】物質による光の吸収率は、吸収係数αを用
いて表わされる。

【００２８】Ｉ（ｘ）＝Ｉｏ　ｅｘｐ（−αｘ）ここで
Ｉｏ　は表面に入射した光の強度を表す。Ｓｉ基板内部
に吸収された光はキャリヤを発生する。

【００２９】基板表面からＸ位置での光励起キャリヤの
発生割合は、

【００３０】

【数１】 ここでＩｏ　は入射した光の強度、λは波長、Ｃは光速
度、ｈはプランク定数である。

【００３１】前述したような構造の撮像素子について考
える。光電流に寄与すると考えられるのは、空間電荷領
域（Ｘｄ１＜Ｘ＜Ｘｄ２）内で発生したキャリヤである
。そこで発生する光電流Ｊは、

【００３２】

【数２】 で表わされる。

【００３３】ところで半導体デバイスではその構成から
表面がシリコン酸化膜や電極薄膜で被われる。このため
、各層間や半導体基板との間の界面で光の反射や吸収が
生じ、入射光量の損失を生む。

【００３４】（ｊ−１）面まである多層膜に第ｊ面をつ
け加えたときの反射率は、

【００３５】

【数３】 （ただし光の入射角を０°とする）エネルギー反射率Ｒ
は、次のように表わされる。

【００３６】Ｒ＝｜ｒｊ，ｏ　｜２ ただし、

【００３７】

【数４】 ここでＮは屈折率であり、通常Ｎ＝ｎ−ｉＫであらわさ
れる。

【００３８】したがって光の吸収物質を含む多層構造の
エネルギー透過率Ｔは次式で表わされる。

【００３９】Ｔ＝（１−Ｒ）・Ａ ここでＡは吸収物質による光の減衰量である。

【００４０】したがってシリコン基板に入射する光量Ｉ
ｏ　は、センサ表面に入射する光量をＩとすると、Ｉｏ
　＝Ｉ・Ｔ であらわされる。

【００４１】なお、この計算においては以下の数値を用
いた。すなわち、 Ｘｄ１＝０．０５（μｍ） Ｘｄ２＝１．０　　（μｍ） シリコン酸化膜１（図７中４０）＝１０００Åシリコン
酸化膜２（図７中４２）＝３０００Åシリコン酸化膜の
屈折率＝１．４６ これらの数値は屈折率を除いて特開昭６４−１４９５９
号公報中に呈示されたデータである。

【００４２】本実施例では主に特開昭６４−１４９５９
号公報で開示された「基体電荷変調型トランジスタのし
きい値をセンスする素子」について述べたが、他にも開
口部にゲートコンダクタを用いる素子についても適用す
ることができる。

【００４３】本実施例では３板式カメラを例に説明した
が、もちろん２板式でもよいことは言うまでもない。

【００４４】

【発明の効果】本発明によれば、使用する各色に対して
最良の分光分布を有する撮像素子を提供できるので、感
度に与える影響が極めて大きく、画質に多大な貢献をす
る効果を持つ。

【図面の簡単な説明】

【図１】本発明による三板式カメラのブロックを示す図
である。

【図２】本発明によるＲ，Ｇ，Ｂ各色用センサーの分光
感度を示す図である。

【図３】ポリシリコン（１００Å）の屈折率を示す図で
ある。

【図４】ポリシリコン（３０００Å）の屈折率を示す図
である。

【図５】バルクシリコンの屈折率を示す図である。

【図６】基体電荷変調型素子を説明する図（感光セルの
平面図）である。

【図７】基体電荷変調型素子を説明する図（感光セルの
断面図）である。

【図８】基体電荷変調型素子を説明する図（感光セルの
ポテンシャル図）である。

【図９】基体電荷変調型素子を説明する図（素子の等価
回路）である。

【符号の説明】

１　　光学系、　　２　　プリズム、　　３　　赤色セ
ンサー、　　４　　緑色センサー、５　　青色センサー
、　　６　　処理回路、　　７　　エンコーダ、１１　
　シリコン基板、　　１８　　ドレイン領域、　　２４
　　ゲート領域、　　２６ソース領域、　　２８　　ゲ
ートコンダクタ、　　３０　　信号読み出し線（ソース
コンダクタ）、３４　　埋込チャンネル、　　３６　　
Ｎ型層、　　３８　　Ｐ型層、　　４０酸化物層、　　
４２　　酸化物層。

Claims (1)

【特許請求の範囲】
1. 【請求項１】　　開口部にゲートコンダクタを有する撮
   像素子を複数個用いる撮像装置であって、入射光を光学
   的色分離手段によって複数の色光に分離し、かつその色
   光の分光分布のピークと対応する撮像素子の分光感度分
   布のピークとが同一又は近接した波長となるように、そ
   れぞれの撮像素子の前記ゲートコンダクタ厚を設定した
   撮像装置。