JPH04320114A - 符号化／復号化回路 - Google Patents
符号化／復号化回路Info
- Publication number
- JPH04320114A JPH04320114A JP4022945A JP2294592A JPH04320114A JP H04320114 A JPH04320114 A JP H04320114A JP 4022945 A JP4022945 A JP 4022945A JP 2294592 A JP2294592 A JP 2294592A JP H04320114 A JPH04320114 A JP H04320114A
- Authority
- JP
- Japan
- Prior art keywords
- parity symbols
- circuit
- data
- encoding
- code
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012937 correction Methods 0.000 claims abstract description 81
- 230000015654 memory Effects 0.000 claims abstract description 53
- 238000001514 detection method Methods 0.000 claims description 22
- 238000012546 transfer Methods 0.000 claims description 7
- 238000003384 imaging method Methods 0.000 claims description 3
- 238000000034 method Methods 0.000 claims description 3
- 230000010363 phase shift Effects 0.000 claims description 2
- 241000276457 Gadidae Species 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 3
- 238000004364 calculation method Methods 0.000 description 2
- 238000013139 quantization Methods 0.000 description 2
- 238000012935 Averaging Methods 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000033764 rhythmic process Effects 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/79—Processing of colour television signals in connection with recording
- H04N9/87—Regeneration of colour television signals
- H04N9/88—Signal drop-out compensation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/79—Processing of colour television signals in connection with recording
- H04N9/80—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback
- H04N9/804—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback involving pulse code modulation of the colour picture signal components
- H04N9/806—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback involving pulse code modulation of the colour picture signal components with processing of the sound signal
- H04N9/8063—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback involving pulse code modulation of the colour picture signal components with processing of the sound signal using time division multiplex of the PCM audio and PCM video signals
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
- G11B20/1806—Pulse code modulation systems for audio signals
- G11B20/1813—Pulse code modulation systems for audio signals by adding special bits or symbols to the coded information
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
- G11B20/1833—Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B27/00—Editing; Indexing; Addressing; Timing or synchronising; Monitoring; Measuring tape travel
- G11B27/36—Monitoring, i.e. supervising the progress of recording or reproducing
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
- H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/91—Television signal processing therefor
- H04N5/92—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback
- H04N5/926—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback by pulse code modulation
- H04N5/9261—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback by pulse code modulation involving data reduction
- H04N5/9264—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback by pulse code modulation involving data reduction using transform coding
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/91—Television signal processing therefor
- H04N5/93—Regeneration of the television signal or of selected parts thereof
- H04N5/94—Signal drop-out compensation
- H04N5/945—Signal drop-out compensation for signals recorded by pulse code modulation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/79—Processing of colour television signals in connection with recording
- H04N9/80—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback
- H04N9/804—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback involving pulse code modulation of the colour picture signal components
- H04N9/8042—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback involving pulse code modulation of the colour picture signal components involving data reduction
- H04N9/8047—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback involving pulse code modulation of the colour picture signal components involving data reduction using transform coding
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/78—Television signal recording using magnetic recording
- H04N5/782—Television signal recording using magnetic recording on tape
- H04N5/783—Adaptations for reproducing at a rate different from the recording rate
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Multimedia (AREA)
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- General Physics & Mathematics (AREA)
- Algebra (AREA)
- Pure & Applied Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Error Detection And Correction (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
- Television Signal Processing For Recording (AREA)
- Color Television Systems (AREA)
- Reduction Or Emphasis Of Bandwidth Of Signals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明はデジタルデータを誤り訂
正符号により符号化および復号化する回路に関するもの
である。又、本発明はかかる回路を具えるデジタルビデ
オ装置に関するものである。
正符号により符号化および復号化する回路に関するもの
である。又、本発明はかかる回路を具えるデジタルビデ
オ装置に関するものである。
【０００２】
【従来の技術】この種の符号化／復号化回路においては
、デジタルデータワードはデジタルデータの流れ中に形
成され、各データワードは所定の誤り訂正符号に従って
符号化され（即ち、いわゆるパリティシンボルを設ける
）、その後これら符号を（記録時）記憶媒体に符号ワー
ドとして記憶する。（再生時）記憶媒体から再生された
後任意の種類の妨害または損傷により符号ワードがもは
や元の符号ワードに完全に一致しなくなるものとすると
、パリティシンボルの冗長情報によって復号時に誤り訂
正を行うようにする。この場合、２種類の誤り訂正符号
を組合わせて用いるのが有利である。
、デジタルデータワードはデジタルデータの流れ中に形
成され、各データワードは所定の誤り訂正符号に従って
符号化され（即ち、いわゆるパリティシンボルを設ける
）、その後これら符号を（記録時）記憶媒体に符号ワー
ドとして記憶する。（再生時）記憶媒体から再生された
後任意の種類の妨害または損傷により符号ワードがもは
や元の符号ワードに完全に一致しなくなるものとすると
、パリティシンボルの冗長情報によって復号時に誤り訂
正を行うようにする。この場合、２種類の誤り訂正符号
を組合わせて用いるのが有利である。
【０００３】
【発明が解決しようとする課題】この目的のため、（バ
イトのような）デジタルデータシンボルを例えば長方形
ブロックに配列してデータワードが水平方向および垂直
方向に形成されるようになる。従って水平データワード
および垂直データワードは２種類の可能には異なる符号
によって保護することができる。これら符号は湊合する
と積符号と称されることもある。符号化および復号化を
行う場合にはデジタルデータを一時的にブロック状とし
て余分のフレームメモリに記憶する必要がある。かかる
余分なフレームメモリに読出しおよび書込みを簡単且つ
迅速に行うためには、およびこれに付随して電力消費を
低くし且つ配線の使用が制限されるために、１つの標準
的なメモリで事足りるようにするのが有利である。
イトのような）デジタルデータシンボルを例えば長方形
ブロックに配列してデータワードが水平方向および垂直
方向に形成されるようになる。従って水平データワード
および垂直データワードは２種類の可能には異なる符号
によって保護することができる。これら符号は湊合する
と積符号と称されることもある。符号化および復号化を
行う場合にはデジタルデータを一時的にブロック状とし
て余分のフレームメモリに記憶する必要がある。かかる
余分なフレームメモリに読出しおよび書込みを簡単且つ
迅速に行うためには、およびこれに付随して電力消費を
低くし且つ配線の使用が制限されるために、１つの標準
的なメモリで事足りるようにするのが有利である。
【０００４】本発明の目的は小型の外部フレームメモリ
を必要とする符号化／復号化回路を提供せんとするにあ
る。
を必要とする符号化／復号化回路を提供せんとするにあ
る。
【０００５】
【課題を解決するための手段】本発明符号化／復号化回
路は符号化するとともに再生モードで第１誤り補正符号
に従ってデータを復号化する第１サブ回路と、記録モー
ドでデータを符号化するとともに再生モードで第２誤り
補正符号に従ってデータを復号化する第２サブ回路と、
記録モードで非符号化データを供給するとともに再生モ
ードで符号化されたデータをを出力する第３サブ回路と
を具え、前記第１サブ回路は記録モードで符号化された
データを出力するとともに再生モードで符号化されたデ
ータを供給するに好適とし、各サブ回路はある周波数の
システムクロックからのクロック信号を受けるに好適と
し、またこの回路は前記サブ回路に接続され制御手段に
より制御されたスイッチング手段を具え、この制御手段
により前記スイッチング手段を経て前記サブ回路をデー
タ転送用端子と、前記サブ回路のシステムクロックの周
波数の和に少なくとも等しい周波数で外部フレームメモ
リに周期的に接続するようにしたことを特徴とする。
路は符号化するとともに再生モードで第１誤り補正符号
に従ってデータを復号化する第１サブ回路と、記録モー
ドでデータを符号化するとともに再生モードで第２誤り
補正符号に従ってデータを復号化する第２サブ回路と、
記録モードで非符号化データを供給するとともに再生モ
ードで符号化されたデータをを出力する第３サブ回路と
を具え、前記第１サブ回路は記録モードで符号化された
データを出力するとともに再生モードで符号化されたデ
ータを供給するに好適とし、各サブ回路はある周波数の
システムクロックからのクロック信号を受けるに好適と
し、またこの回路は前記サブ回路に接続され制御手段に
より制御されたスイッチング手段を具え、この制御手段
により前記スイッチング手段を経て前記サブ回路をデー
タ転送用端子と、前記サブ回路のシステムクロックの周
波数の和に少なくとも等しい周波数で外部フレームメモ
リに周期的に接続するようにしたことを特徴とする。
【０００６】
【作用】本発明によれば、例えばサブ回路のシステムク
ロックの周波数の和に少なくとも等しい周波数で制御さ
れるマルチプレクサのような迅速なスイッチング手段を
用いるため、全部で３つのサブ回路をこれが単一の外部
メモリと並列に配置されているかのように相互通信する
ことができる。これがため、全てのサブ回路により充分
長期に亘ってメモリにアクセスし得る高い周波数で１つ
のサブ回路を毎回外部メモリに周期的に接続することが
できる。従って１サイクルはシステムクロックの周波数
によって決めることができる。これがため、サブ回路は
メモリに必ずしも交互に接続する必要はない。
ロックの周波数の和に少なくとも等しい周波数で制御さ
れるマルチプレクサのような迅速なスイッチング手段を
用いるため、全部で３つのサブ回路をこれが単一の外部
メモリと並列に配置されているかのように相互通信する
ことができる。これがため、全てのサブ回路により充分
長期に亘ってメモリにアクセスし得る高い周波数で１つ
のサブ回路を毎回外部メモリに周期的に接続することが
できる。従って１サイクルはシステムクロックの周波数
によって決めることができる。これがため、サブ回路は
メモリに必ずしも交互に接続する必要はない。
【０００７】前記システムクロックは同一の周波数を有
するとともにこの周波数を相互に位相推移する場合には
これらクロックは３倍高い周波数を有するクロック信号
から簡単に取出すことができる。
するとともにこの周波数を相互に位相推移する場合には
これらクロックは３倍高い周波数を有するクロック信号
から簡単に取出すことができる。
【０００８】本発明符号化／復号化回路の１例では、前
記サブ回路のデータ転送端子への接続は記録および再生
中逆の順序で行うようにする。これがため初期化の問題
を回避することができる。
記サブ回路のデータ転送端子への接続は記録および再生
中逆の順序で行うようにする。これがため初期化の問題
を回避することができる。
【０００９】本発明符号化／復号化回路の他の例では前
記アウター符号は（８８，８１，８）リードソロモン符
号（７パリティシンボル）とし、前記インナー符号は（
１３６，１２８，９）リードソロモン符号（８パリティ
シンボル）とし、双方のリードソロモン符号は共にＧＦ
（２５６）に亘ってまたは原始多項式Ｘ８ ＋Ｘ４ ＋
Ｘ３ ＋Ｘ２ ＋１から取出した符号とし得るようにす
る。この積符号は容易に達成することができ、従って好
適な結果を得ることができる。
記アウター符号は（８８，８１，８）リードソロモン符
号（７パリティシンボル）とし、前記インナー符号は（
１３６，１２８，９）リードソロモン符号（８パリティ
シンボル）とし、双方のリードソロモン符号は共にＧＦ
（２５６）に亘ってまたは原始多項式Ｘ８ ＋Ｘ４ ＋
Ｘ３ ＋Ｘ２ ＋１から取出した符号とし得るようにす
る。この積符号は容易に達成することができ、従って好
適な結果を得ることができる。
【００１０】本発明符号化／復号化回路の他の例では前
記インナー符号の８パリティシンボルのうちの多くとも
６パリティシンボルは誤り／消去訂正に用い、残りのパ
リティシンボルは追加の検出マージンとして用い、前記
アウター符号の７パリティシンボルのうちの多くとも７
パリティシンボルは誤り／消去訂正に用い、任意の残り
のパリティシンボルは追加の検出マージンとして用いる
ようにする。誤り訂正戦略のこの選択によってビームデ
ータの好適な結果を得ることができる。
記インナー符号の８パリティシンボルのうちの多くとも
６パリティシンボルは誤り／消去訂正に用い、残りのパ
リティシンボルは追加の検出マージンとして用い、前記
アウター符号の７パリティシンボルのうちの多くとも７
パリティシンボルは誤り／消去訂正に用い、任意の残り
のパリティシンボルは追加の検出マージンとして用いる
ようにする。誤り訂正戦略のこの選択によってビームデ
ータの好適な結果を得ることができる。
【００１１】本発明符号化／復号化回路の更に他の例で
は前記インナー符号の８パリティシンボルのうちの多く
とも６パリティシンボルは誤り／消去訂正に用い、残り
のパリティシンボルは追加の検出マージンとして用い、
前記アウター符号の７パリティシンボルのうちの多くと
も６パリティシンボルは誤り／消去訂正に用い、任意の
残りのパリティシンボルは追加の検出マージンとして用
いるようにする。この戦略によればアウター符号は追加
の検出マージンを有するようになる。
は前記インナー符号の８パリティシンボルのうちの多く
とも６パリティシンボルは誤り／消去訂正に用い、残り
のパリティシンボルは追加の検出マージンとして用い、
前記アウター符号の７パリティシンボルのうちの多くと
も６パリティシンボルは誤り／消去訂正に用い、任意の
残りのパリティシンボルは追加の検出マージンとして用
いるようにする。この戦略によればアウター符号は追加
の検出マージンを有するようになる。
【００１２】本発明符号化／復号化回路の更に他の例で
は前記インナー符号の８パリティシンボルのうちの多く
とも６パリティシンボルは誤り訂正に用い、残りのパリ
ティシンボルは追加の検出マージンとして用い、前記ア
ウター符号の７パリティシンボルのうちの多くとも７パ
リティシンボルは消去訂正に用い、任意の残りのパリテ
ィシンボルは追加の検出マージンとして用いるようにす
る。この選択によって簡単で迅速な復号化回路を用いる
ことができる。
は前記インナー符号の８パリティシンボルのうちの多く
とも６パリティシンボルは誤り訂正に用い、残りのパリ
ティシンボルは追加の検出マージンとして用い、前記ア
ウター符号の７パリティシンボルのうちの多くとも７パ
リティシンボルは消去訂正に用い、任意の残りのパリテ
ィシンボルは追加の検出マージンとして用いるようにす
る。この選択によって簡単で迅速な復号化回路を用いる
ことができる。
【００１３】本発明符号化／復号化回路の好適な他の例
では前記インナー符号の８パリティシンボルのうちの多
くとも６パリティシンボルは誤り訂正に用い、残りのパ
リティシンボルは追加の検出マージンとして用い、前記
アウター符号の７パリティシンボルのうちの多くとも２
パリティシンボルは誤り訂正に用い、任意の残りのパリ
ティシンボルは追加の検出マージンとして用いるように
する。これがため、インナー符号により３つの誤りを補
正し、アウター符号により１つの誤り（第１復号器によ
る可能な補正誤り）を補正し、残りの符号により消去を
補正する回路で実行される誤り補正戦略によって実際に
好適な結果が得られるようにする。
では前記インナー符号の８パリティシンボルのうちの多
くとも６パリティシンボルは誤り訂正に用い、残りのパ
リティシンボルは追加の検出マージンとして用い、前記
アウター符号の７パリティシンボルのうちの多くとも２
パリティシンボルは誤り訂正に用い、任意の残りのパリ
ティシンボルは追加の検出マージンとして用いるように
する。これがため、インナー符号により３つの誤りを補
正し、アウター符号により１つの誤り（第１復号器によ
る可能な補正誤り）を補正し、残りの符号により消去を
補正する回路で実行される誤り補正戦略によって実際に
好適な結果が得られるようにする。
【００１４】本発明符号化／復号化回路の更に他の例で
は再生モード中前記第１サブ回路によって前記第１誤り
訂正符号により訂正し得るデータワードのみを前記デー
タ転送端子に供給し得るようにする。従って、これは、
実行すべき動作に関する節約のほかに、いわゆるトリッ
クモード（クイックサーチ、スローモーション等）を実
行するための、（本発明符号化／復号化回路からの復号
化データを受ける）可変長さの符号化／復号化回路に対
し有利である。
は再生モード中前記第１サブ回路によって前記第１誤り
訂正符号により訂正し得るデータワードのみを前記デー
タ転送端子に供給し得るようにする。従って、これは、
実行すべき動作に関する節約のほかに、いわゆるトリッ
クモード（クイックサーチ、スローモーション等）を実
行するための、（本発明符号化／復号化回路からの復号
化データを受ける）可変長さの符号化／復号化回路に対
し有利である。
【００１５】本発明符号化／復号化回路の更に他の例で
は前記インナー符号および前記アウター符号に対しデー
タワード当たりの訂正情報を記憶する内部メモリをさら
に具えるようにする。これがため、外部ＳＲＡＭの記憶
スペースを節約することができる。
は前記インナー符号および前記アウター符号に対しデー
タワード当たりの訂正情報を記憶する内部メモリをさら
に具えるようにする。これがため、外部ＳＲＡＭの記憶
スペースを節約することができる。
【００１６】本発明符号化／復号化回路の更に他の例で
は前記制御回路によって単位当たりの信頼し得ないデー
タシンボルの数が所定スレシホルド値以上となる際に警
報信号を発生し得るようにする。ビデオヘッドまたは使
用するテープの摩耗を極めて迅速に識別することができ
る。
は前記制御回路によって単位当たりの信頼し得ないデー
タシンボルの数が所定スレシホルド値以上となる際に警
報信号を発生し得るようにする。ビデオヘッドまたは使
用するテープの摩耗を極めて迅速に識別することができ
る。
【００１７】本発明符号化／復号化回路の更に他の例で
は前記符号化／復号化回路を完全に集積化し得るように
する。これがため、標準ＳＲＡＭと組合わせて簡単に使
用し得る簡潔な回路を達成することができる。
は前記符号化／復号化回路を完全に集積化し得るように
する。これがため、標準ＳＲＡＭと組合わせて簡単に使
用し得る簡潔な回路を達成することができる。
【００１８】
【実施例】図面につき本発明の実施例を説明する。図１
は本発明符号化／復号化回路に使用するに好適なデジタ
ルビデオ装置を示す。デジタル撮像ユニット１．１を各
々がほぼ４２００００画素を有し、２５フレーム（５０
フィールド）／秒を発生するＣＣＤカメラとし、これに
よってデジタルビデオデータをビデオプロセッサ１．５
に供給する。このビデオプロセッサでは毎回供給される
２フィールドを合成してメモリ１．７、例えば５−ビッ
トＤＲＡＭに記憶する１フレームを形成し得るようにす
る。画素当たりのビデオデータは輝度情報（２５６のグ
レイ値を表わし得る）およびクロミナンス情報の８ビッ
トを含む。一般に、クロミナンス情報のラスタは、輝度
情報のラスタよりも例えば２×２画素のブロック当たり
２種類の８ビット値で決まる１クロミナンス値だけ粗い
。ビデオプロセッサ１．５では、８×８画素のブロック
、いわゆるＤＣＴブロックが形成され、これは輝度ＤＣ
ＴブロックおよびクロミナンスＤＣＴブロックとして識
別することができる。４つの輝度ＤＣＴブロックおよび
これに対応する２つのクロミナンスＤＣＴブロックの組
合わせによっていわゆるＤＣＴユニットを形成する。 シャッフルによりビデオプロセッサ１．５に得られた５
つのＤＣＴブロック毎にいわゆるセグメントを構成する
。シャッフル（混合）には平均化効果があり、これは次
に実行すべきデータの低減に有利である。各ＤＣＴブロ
ックを既知の離散余弦変換（および反転ＤＣＴ）回路１
．９で変換する。次いで、既知の可変長さ符号化／復号
化回路１．１０でセグメント（３０ＤＣＴブロック）当
たり１データの低減を行う。この可変長さ符号化／復号
化回路では、量子化兼可変長さ符号化のような既知の技
術を用いて３０＊６４＊８＝１５，３６０ビットを３０
７２ビットに減少する。所望に応じて、この量子化は種
々の手段で並列に実施することができ、その都度最も好
適な手段を選択する。
は本発明符号化／復号化回路に使用するに好適なデジタ
ルビデオ装置を示す。デジタル撮像ユニット１．１を各
々がほぼ４２００００画素を有し、２５フレーム（５０
フィールド）／秒を発生するＣＣＤカメラとし、これに
よってデジタルビデオデータをビデオプロセッサ１．５
に供給する。このビデオプロセッサでは毎回供給される
２フィールドを合成してメモリ１．７、例えば５−ビッ
トＤＲＡＭに記憶する１フレームを形成し得るようにす
る。画素当たりのビデオデータは輝度情報（２５６のグ
レイ値を表わし得る）およびクロミナンス情報の８ビッ
トを含む。一般に、クロミナンス情報のラスタは、輝度
情報のラスタよりも例えば２×２画素のブロック当たり
２種類の８ビット値で決まる１クロミナンス値だけ粗い
。ビデオプロセッサ１．５では、８×８画素のブロック
、いわゆるＤＣＴブロックが形成され、これは輝度ＤＣ
ＴブロックおよびクロミナンスＤＣＴブロックとして識
別することができる。４つの輝度ＤＣＴブロックおよび
これに対応する２つのクロミナンスＤＣＴブロックの組
合わせによっていわゆるＤＣＴユニットを形成する。 シャッフルによりビデオプロセッサ１．５に得られた５
つのＤＣＴブロック毎にいわゆるセグメントを構成する
。シャッフル（混合）には平均化効果があり、これは次
に実行すべきデータの低減に有利である。各ＤＣＴブロ
ックを既知の離散余弦変換（および反転ＤＣＴ）回路１
．９で変換する。次いで、既知の可変長さ符号化／復号
化回路１．１０でセグメント（３０ＤＣＴブロック）当
たり１データの低減を行う。この可変長さ符号化／復号
化回路では、量子化兼可変長さ符号化のような既知の技
術を用いて３０＊６４＊８＝１５，３６０ビットを３０
７２ビットに減少する。所望に応じて、この量子化は種
々の手段で並列に実施することができ、その都度最も好
適な手段を選択する。
【００１９】１つ以上のマイクロフォン１．３によって
アナログ−デジタル変換器１．１６を経て例えば２５６
−ＫビットＳＲＡＭのようなメモリ１．８に接続された
オーディオデータプロセッサ１．６にデジタルオーディ
オデータを供給する。一般的に言えば、オーディオデー
タの量をビデオデータの量よりも充分に少なくしてオー
ディオデータを減少する必要のないようにする。前記ブ
ロックをも構成するオーディオデータプロセッサ１．６
のオーディオデータおよび可変長さ符号化／復号化回路
１．１０の減少したビデオデータを誤り訂正符号化／復
号化回路１．１１に供給し、ここでデータに既知の誤り
訂正符号、例えばリードソロモン積符号を設けるように
する。この種の符号は米国特許第４，８０２，１７３号
に記載されている。誤り訂正符号により保護すべき多数
のバイト（または他のデータシンボル）を長方形アレイ
に配列し、その後いわゆるパリティシンボルを冗長符号
の規則に従って各水平行および各垂直列（即ち、各水平
および垂直データワード）に追加し得るようにする。こ
の追加パリティシンボルを有するデータワードは符号ワ
ードと称される。これらパリティシンボルによって、こ
れらが存在する冗長情報を用いて、データの転送中また
は記憶媒体の損傷により生じるバイトの配列の誤り訂正
を行うことができる。この点に関してはリチャード
イーブラフトの著書“誤り制御符号の理論および実際”
、１９８３年発行、ウエズレイ社、またはエヌ グロ
ーバ およびティーダドレイの著書“技術者用誤り訂
正の実際的な設計”、１９８２年発行、データシステム
テクノロジー社、コロラド、ブルームフィールドを参照
されたい。
アナログ−デジタル変換器１．１６を経て例えば２５６
−ＫビットＳＲＡＭのようなメモリ１．８に接続された
オーディオデータプロセッサ１．６にデジタルオーディ
オデータを供給する。一般的に言えば、オーディオデー
タの量をビデオデータの量よりも充分に少なくしてオー
ディオデータを減少する必要のないようにする。前記ブ
ロックをも構成するオーディオデータプロセッサ１．６
のオーディオデータおよび可変長さ符号化／復号化回路
１．１０の減少したビデオデータを誤り訂正符号化／復
号化回路１．１１に供給し、ここでデータに既知の誤り
訂正符号、例えばリードソロモン積符号を設けるように
する。この種の符号は米国特許第４，８０２，１７３号
に記載されている。誤り訂正符号により保護すべき多数
のバイト（または他のデータシンボル）を長方形アレイ
に配列し、その後いわゆるパリティシンボルを冗長符号
の規則に従って各水平行および各垂直列（即ち、各水平
および垂直データワード）に追加し得るようにする。こ
の追加パリティシンボルを有するデータワードは符号ワ
ードと称される。これらパリティシンボルによって、こ
れらが存在する冗長情報を用いて、データの転送中また
は記憶媒体の損傷により生じるバイトの配列の誤り訂正
を行うことができる。この点に関してはリチャード
イーブラフトの著書“誤り制御符号の理論および実際”
、１９８３年発行、ウエズレイ社、またはエヌ グロ
ーバ およびティーダドレイの著書“技術者用誤り訂
正の実際的な設計”、１９８２年発行、データシステム
テクノロジー社、コロラド、ブルームフィールドを参照
されたい。
【００２０】フレーム当たりの輝度ＤＣＴブロックの数
は７２０／８＊５７６／８＝９０＊７２＝６４８０であ
る。フレーム当たりでは３６０／８＊２８８／８＊２＝
３２４０輝度ＤＣＴブロックが存在する。これがため、
１６２０ＤＣＴユニット／フレーム、または３２４セグ
メント／フレームが存在する。５０Ｈｚのフィールド周
波数の場合には、１フレームを１２のいわゆるトラック
に分割する（６０Ｈｚのフィールド周波数の場合には、
１フレームを１０トラックに分割する）。かかるトラッ
クにはデータシンボルおよびパリティシンボルのほかに
、特に識別および同期情報が含まれる。１トラックのデ
ータシンボルおよびパリティシンボルを以下ＲＳビデオ
ブロックと称する。これがため、ビデオブロック当たり
では２７セグメントが存在する。３０７２ビット（＝３
８４バイト）の各セグメントによってＲＳビデオブロッ
クに１２８バイトの３ラインを構成する。これには１バ
イトの補助データＡＵＸ／ライン、例えば経過時間また
はフレーム数に関連するデータが含まれる。これがため
、ＲＳビデオブロックは、８１水平データワードおよび
１２８垂直データワードを構成する１２８バイトの８１
ラインを具える。次いで、誤り訂正符号化／復号化回路
１．１１では、構成成分データシンボルはリードソロモ
ン積符号に従って各ＲＳビデオブロックに対して決める
とともに加算する。例えば、まず最初、アウター符号を
垂直データワードに供給し、次いでインナー符号を水平
データワードに供給する。かかるリードソロモン符号に
対する標準式はＲＳ（ｋ＋ｐ，ｋ，ｐ＋１）であり、こ
こにｋは保護すべき符号のデータシンボルの数およびｐ
はパリティシンボルの数である。アウター符号に対して
は、ＲＳ（８８，８１，８）、即ち、ＧＦ（２５６）全
体に亘って、原始多項式ｘ８ ｘ４ ＋ｘ３ ＋ｘ２＋
１から導出した符号を用いることができる。インナー符
号に対しては、ＲＳ（１３６，１２８，９）、即ち、Ｇ
Ｆ（２５６）全体に亘って、原始多項式ｘ８ ＋ｘ４
＋ｘ３ ＋ｘ２ ＋１から導出した符号を用いることが
できる。
は７２０／８＊５７６／８＝９０＊７２＝６４８０であ
る。フレーム当たりでは３６０／８＊２８８／８＊２＝
３２４０輝度ＤＣＴブロックが存在する。これがため、
１６２０ＤＣＴユニット／フレーム、または３２４セグ
メント／フレームが存在する。５０Ｈｚのフィールド周
波数の場合には、１フレームを１２のいわゆるトラック
に分割する（６０Ｈｚのフィールド周波数の場合には、
１フレームを１０トラックに分割する）。かかるトラッ
クにはデータシンボルおよびパリティシンボルのほかに
、特に識別および同期情報が含まれる。１トラックのデ
ータシンボルおよびパリティシンボルを以下ＲＳビデオ
ブロックと称する。これがため、ビデオブロック当たり
では２７セグメントが存在する。３０７２ビット（＝３
８４バイト）の各セグメントによってＲＳビデオブロッ
クに１２８バイトの３ラインを構成する。これには１バ
イトの補助データＡＵＸ／ライン、例えば経過時間また
はフレーム数に関連するデータが含まれる。これがため
、ＲＳビデオブロックは、８１水平データワードおよび
１２８垂直データワードを構成する１２８バイトの８１
ラインを具える。次いで、誤り訂正符号化／復号化回路
１．１１では、構成成分データシンボルはリードソロモ
ン積符号に従って各ＲＳビデオブロックに対して決める
とともに加算する。例えば、まず最初、アウター符号を
垂直データワードに供給し、次いでインナー符号を水平
データワードに供給する。かかるリードソロモン符号に
対する標準式はＲＳ（ｋ＋ｐ，ｋ，ｐ＋１）であり、こ
こにｋは保護すべき符号のデータシンボルの数およびｐ
はパリティシンボルの数である。アウター符号に対して
は、ＲＳ（８８，８１，８）、即ち、ＧＦ（２５６）全
体に亘って、原始多項式ｘ８ ｘ４ ＋ｘ３ ＋ｘ２＋
１から導出した符号を用いることができる。インナー符
号に対しては、ＲＳ（１３６，１２８，９）、即ち、Ｇ
Ｆ（２５６）全体に亘って、原始多項式ｘ８ ＋ｘ４
＋ｘ３ ＋ｘ２ ＋１から導出した符号を用いることが
できる。
【００２１】この目的のため、誤り訂正符号化／復号化
回路１．１１をメモリ１．１２、例えば１ＭビットＳＲ
ＡＭに接続する。かくして、記録モードで符号化された
データ（符号ワード）を既知の変調／復調回路１．１３
に供給し、これにより２つの読取り／書込みヘッド１．
１４および１．１５に供給するためのデータを変調し例
えば磁気テープにデータを記録する。
回路１．１１をメモリ１．１２、例えば１ＭビットＳＲ
ＡＭに接続する。かくして、記録モードで符号化された
データ（符号ワード）を既知の変調／復調回路１．１３
に供給し、これにより２つの読取り／書込みヘッド１．
１４および１．１５に供給するためのデータを変調し例
えば磁気テープにデータを記録する。
【００２２】ビデオおよびオーディオ信号の再生に対し
ては、２つの読取り／書込みヘッド１．１４および１．
１５によって磁気テープに記録された符号ワードを読取
り、且つこれらワードを変調／復調回路１．１３に供給
し、その後リードソロモン積符号を基にして加算された
パリティシンボルによって復調されたデータを誤り訂正
符号化／復号化回路１．１１で訂正する。これがため、
まず最初、水平ビデオおよびオーディオ符号ワードに供
給されたインナー符号を復号し、その後訂正されたデー
タを、オーディオプロセッサ１．６に供給されるオーデ
ィオデータおよび後にアウター符号に従って復号される
ビデオデータに分離し、その後このデータを可変長さ符
号化／復号化回路１．１０に供給する。オーディオプロ
セッサ１．６によってオーディオデータをデジタル−ア
ナログ変換器１．１７を経てオーディオ出力側１．４に
供給する。次いで、可変長さ符号化／復号化回路１．１
０によって可変長さの符号を復号し、これによって得ら
れたデータビットの数を１５，３６０に追加する。次い
で、このデータをＤＣＴ回路１．９に供給し、ここで逆
離散余弦変換を行う。かくして発生したデータをビデオ
プロセッサ１．５に供給し、これによってデータを好適
とするとともにこれをビデオ出力側１．２に供給する。
ては、２つの読取り／書込みヘッド１．１４および１．
１５によって磁気テープに記録された符号ワードを読取
り、且つこれらワードを変調／復調回路１．１３に供給
し、その後リードソロモン積符号を基にして加算された
パリティシンボルによって復調されたデータを誤り訂正
符号化／復号化回路１．１１で訂正する。これがため、
まず最初、水平ビデオおよびオーディオ符号ワードに供
給されたインナー符号を復号し、その後訂正されたデー
タを、オーディオプロセッサ１．６に供給されるオーデ
ィオデータおよび後にアウター符号に従って復号される
ビデオデータに分離し、その後このデータを可変長さ符
号化／復号化回路１．１０に供給する。オーディオプロ
セッサ１．６によってオーディオデータをデジタル−ア
ナログ変換器１．１７を経てオーディオ出力側１．４に
供給する。次いで、可変長さ符号化／復号化回路１．１
０によって可変長さの符号を復号し、これによって得ら
れたデータビットの数を１５，３６０に追加する。次い
で、このデータをＤＣＴ回路１．９に供給し、ここで逆
離散余弦変換を行う。かくして発生したデータをビデオ
プロセッサ１．５に供給し、これによってデータを好適
とするとともにこれをビデオ出力側１．２に供給する。
【００２３】図２は本発明誤り訂正符号化／復号化回路
１．１１を詳細に示す。この誤り訂正符号化／復号化回
路は、記録モードで第１誤り訂正符号に従ってデータを
符号化する第１符号化回路２．２、再生モードで第１誤
り訂正符号に従って符号化されたデータを復号化する第
１復号化回路２．３および第１アドレスカウンタ２．４
を有する第１サブ回路２．１と；記録モードで第２誤り
訂正符号に従ってデータを符号化する第２符号化回路２
．６、再生モードで第２誤り訂正符号に従って符号化さ
れたデータを復号化する第２復号化回路２．７および第
２アドレスカウンタ２．８を有する第２サブ回路２．１
と；記録モードで符号化されていないデータを供給する
とともに再生モードで復号化されたデータを出力するイ
ンターフェース回路２．１０および第３アドレスカウン
タ２．１１を有する第３サブ回路２．９とを具える。 誤り訂正符号化／復号化回路１．１１は、外部メモリ１
．１２をできるだけ小さくし得るとともにこのメモリへ
の必要なアクセスを最小限とし得るように構成する。 かかる構成を達成するために、誤り訂正符号化／復号化
回路にスイッチング手段２．１２および２．１３をさら
に具え、これにより制御回路２．１５の制御のもとでこ
れらサブ回路を外部メモリ１．１２に接続し得るように
する。スイッチング手段２．１２によってアドレスカウ
ンタ２．４，２．８および２．１１をメモリ１．１２の
アドレス入力および出力ＡＤに接続するとともにスイッ
チング手段２．１３によって第１符号化回路２．２、復
号化回路２．３、第２符号化回路２．６、第２復号化回
路２．７およびインターフェース回路２．１０をメッセ
ージ１．１２のデータ入力および出力Ｉ／Ｏに接続する
。各サブ回路はそれ自体のシステムクロックによって制
御する。これらシステムクロックは例えば１３．５ＭＨ
ｚの外部クロック信号から取出し、各システムクロック
は４．５ＭＨｚとするとともに互いに例えば０度、１２
０度および２４０度位相推移する。これがため、これら
システムクロックの全部によって使用する１３．５ＭＨ
ｚの周波数を決めて制御回路２．１５によりスイッチン
グ手段および外部メモリを制御し、この制御回路は外部
クロック信号を受け、システムクロックおよびデータ流
を発生し、アドレスカウンタ２．４，２．８および２．
１１と相俟って誤り訂正符号化／復号化回路１．１１お
よび外部メモリ１．１２において正しいアドレス指定を
行い得るようにする。
１．１１を詳細に示す。この誤り訂正符号化／復号化回
路は、記録モードで第１誤り訂正符号に従ってデータを
符号化する第１符号化回路２．２、再生モードで第１誤
り訂正符号に従って符号化されたデータを復号化する第
１復号化回路２．３および第１アドレスカウンタ２．４
を有する第１サブ回路２．１と；記録モードで第２誤り
訂正符号に従ってデータを符号化する第２符号化回路２
．６、再生モードで第２誤り訂正符号に従って符号化さ
れたデータを復号化する第２復号化回路２．７および第
２アドレスカウンタ２．８を有する第２サブ回路２．１
と；記録モードで符号化されていないデータを供給する
とともに再生モードで復号化されたデータを出力するイ
ンターフェース回路２．１０および第３アドレスカウン
タ２．１１を有する第３サブ回路２．９とを具える。 誤り訂正符号化／復号化回路１．１１は、外部メモリ１
．１２をできるだけ小さくし得るとともにこのメモリへ
の必要なアクセスを最小限とし得るように構成する。 かかる構成を達成するために、誤り訂正符号化／復号化
回路にスイッチング手段２．１２および２．１３をさら
に具え、これにより制御回路２．１５の制御のもとでこ
れらサブ回路を外部メモリ１．１２に接続し得るように
する。スイッチング手段２．１２によってアドレスカウ
ンタ２．４，２．８および２．１１をメモリ１．１２の
アドレス入力および出力ＡＤに接続するとともにスイッ
チング手段２．１３によって第１符号化回路２．２、復
号化回路２．３、第２符号化回路２．６、第２復号化回
路２．７およびインターフェース回路２．１０をメッセ
ージ１．１２のデータ入力および出力Ｉ／Ｏに接続する
。各サブ回路はそれ自体のシステムクロックによって制
御する。これらシステムクロックは例えば１３．５ＭＨ
ｚの外部クロック信号から取出し、各システムクロック
は４．５ＭＨｚとするとともに互いに例えば０度、１２
０度および２４０度位相推移する。これがため、これら
システムクロックの全部によって使用する１３．５ＭＨ
ｚの周波数を決めて制御回路２．１５によりスイッチン
グ手段および外部メモリを制御し、この制御回路は外部
クロック信号を受け、システムクロックおよびデータ流
を発生し、アドレスカウンタ２．４，２．８および２．
１１と相俟って誤り訂正符号化／復号化回路１．１１お
よび外部メモリ１．１２において正しいアドレス指定を
行い得るようにする。
【００２４】記録モードでは、データ流を制御回路２．
１５により次に示すように制御する。可変長さ符号化／
復号化回路１．１０によって加えるべき誤り訂正符号に
関し符号化されなかったデータをインターフェース回路
２．１０に供給し、このデータを第３サブ回路の４．５
ＭＨｚのシステムクロックの背のもとでスイッチング手
段を経て外部ＳＲＡＭ１．１２に低レベルで書込むよう
にする。次いで、制御回路２．１５の制御のもとで、ア
ドレスカウンタ２．１１を外部メモリのポインタとして
用いる。また任意の補助データＡＵＸをインターフェー
ス回路２．１０を経て外部メモリに供給することもでき
る。上述したように、データシンボルはＲＳビデオブロ
ック当たりバイトの８１行および１２８列に配列するた
め、ＲＳビデオブロック当たり１２８バイトの８１水平
データワードおよび８１バイトの１２８垂直データワー
ドが形成されるようになる。第２サブ回路の４．５ＭＨ
ｚシステムクロックの制御のもとで、垂直データワード
を外部ＳＲＡＭから読取り、次いでこのデータワードを
第２誤り（外部）訂正符号に従って第２符号化回路２．
６で符号化し（即ち、関連するパリティシンボルを決め
）、その後第２誤り訂正符号に関連する計算された（垂
直）パリティシンボルを外部ＳＲＡＭに書込むため、対
応するデータワードに関連する符号ワード全体をＳＲＡ
Ｍに記憶し得るようにする。従って制御回路２．１５の
制御のもとで、アドレスカウンタ２．８は外部メモリの
他のポインタとして作動する。第１サブ回路の４．５Ｍ
Ｈｚシステムブロックの制御のもとで、水平データワー
ドを外部ＳＲＡＭから読取り、次いでこのデータワード
を第１符号化回路２．２の第１（インナー）誤り訂正符
号に従って符号化し、このデータワードを第１誤り訂正
符号に関連する計算された（水平）パリティシンボル（
即ち、水平符号ワード）を記憶しないで、変調／復調回
路１．１３に直接供給する。従って制御回路２．１５の
制御のもとで、アドレスカウンタ２．４は外部メモリも
他のポインタとして作動する。また、第２（外部）誤り
訂正符号の前に決められた垂直パリティシンボルも水平
データワードを形成し、従ってこの水平データワードは
第１符号化回路２．２で処理されるようになる。この第
１符号化回路２．２のビデオデータの処理の代わりに、
オーディオデータをも（例えば、多重態様で）処理する
。即ち、オーディオプロセッサ１．６によってオーディ
オデータを第１符号化回路２．２に供給し、この回路に
よりこのデータを第１誤り訂正符号と共に供給し、その
後このデータを関連する計算されたパリティシンボルと
共に変調／復調回路１．１３に供給する。
１５により次に示すように制御する。可変長さ符号化／
復号化回路１．１０によって加えるべき誤り訂正符号に
関し符号化されなかったデータをインターフェース回路
２．１０に供給し、このデータを第３サブ回路の４．５
ＭＨｚのシステムクロックの背のもとでスイッチング手
段を経て外部ＳＲＡＭ１．１２に低レベルで書込むよう
にする。次いで、制御回路２．１５の制御のもとで、ア
ドレスカウンタ２．１１を外部メモリのポインタとして
用いる。また任意の補助データＡＵＸをインターフェー
ス回路２．１０を経て外部メモリに供給することもでき
る。上述したように、データシンボルはＲＳビデオブロ
ック当たりバイトの８１行および１２８列に配列するた
め、ＲＳビデオブロック当たり１２８バイトの８１水平
データワードおよび８１バイトの１２８垂直データワー
ドが形成されるようになる。第２サブ回路の４．５ＭＨ
ｚシステムクロックの制御のもとで、垂直データワード
を外部ＳＲＡＭから読取り、次いでこのデータワードを
第２誤り（外部）訂正符号に従って第２符号化回路２．
６で符号化し（即ち、関連するパリティシンボルを決め
）、その後第２誤り訂正符号に関連する計算された（垂
直）パリティシンボルを外部ＳＲＡＭに書込むため、対
応するデータワードに関連する符号ワード全体をＳＲＡ
Ｍに記憶し得るようにする。従って制御回路２．１５の
制御のもとで、アドレスカウンタ２．８は外部メモリの
他のポインタとして作動する。第１サブ回路の４．５Ｍ
Ｈｚシステムブロックの制御のもとで、水平データワー
ドを外部ＳＲＡＭから読取り、次いでこのデータワード
を第１符号化回路２．２の第１（インナー）誤り訂正符
号に従って符号化し、このデータワードを第１誤り訂正
符号に関連する計算された（水平）パリティシンボル（
即ち、水平符号ワード）を記憶しないで、変調／復調回
路１．１３に直接供給する。従って制御回路２．１５の
制御のもとで、アドレスカウンタ２．４は外部メモリも
他のポインタとして作動する。また、第２（外部）誤り
訂正符号の前に決められた垂直パリティシンボルも水平
データワードを形成し、従ってこの水平データワードは
第１符号化回路２．２で処理されるようになる。この第
１符号化回路２．２のビデオデータの処理の代わりに、
オーディオデータをも（例えば、多重態様で）処理する
。即ち、オーディオプロセッサ１．６によってオーディ
オデータを第１符号化回路２．２に供給し、この回路に
よりこのデータを第１誤り訂正符号と共に供給し、その
後このデータを関連する計算されたパリティシンボルと
共に変調／復調回路１．１３に供給する。
【００２５】再生モードにおけるデータ流は次の通りで
ある。変調／復調回路１．１３によってデータ第１符号
化回路２．３に供給し、これにより変調／復調回路１．
１３に発生しこれにより急送される識別情報に基づき符
号化された水平データワード（即ち、水平符号ワード）
がオーディオデータに関連するかまたはビデオデータに
関連するかを決めるようにする。オーディオデータは第
１（インナー）誤り訂正符号に従って復号されるととも
にオーディオプロセッサ１．６に供給する。即ち、ビデ
オデータを第１（インナー）誤り訂正符号に従って復号
するとともに訂正し得る場合には第１サブ回路の４．５
ＭＨｚシステムクロックの制御のもとで、復号されたデ
ータを外部メモリ１．１２に書込むようにする。従って
、制御回路２．１５の制御のもとで、アドレスカウンタ
２．４は外部メモリのポインタとして作動する。データ
をメモリに記憶するアドレス指定は変調／復調回路１．
１３に発生した識別情報に含まれる。第２サブ回路の４
．５ＭＨｚシステムクロックの制御のもとで、第２符号
化回路２．７によって、垂直符号化データワード（垂直
ビデオ復調ワード）を外部ＳＲＡＭから読取り、これら
ワードを第２誤り訂正符号に従って復号化し、且つ各対
応データワードのこれらデータシンボルのみを復号化に
より訂正された外部メモリに書込む。従って、制御回路
２．１５の制御のもとで、外部メモリにおける更に他の
ポインタとして作動する。第３サブ回路の４．５ＭＨｚ
システムクロックの制御のもとで、復号化データをガメ
モリ１．１２から読取り、且つ可変長さ符号化／復号化
回路１．１０に供給するか、または補助データＡＵＸと
して出力する。従ってアドレスカウンタ２．１１は制御
回路２．１５の制御のもとで、外部メモリにおける更に
他のポインタとして作動する。
ある。変調／復調回路１．１３によってデータ第１符号
化回路２．３に供給し、これにより変調／復調回路１．
１３に発生しこれにより急送される識別情報に基づき符
号化された水平データワード（即ち、水平符号ワード）
がオーディオデータに関連するかまたはビデオデータに
関連するかを決めるようにする。オーディオデータは第
１（インナー）誤り訂正符号に従って復号されるととも
にオーディオプロセッサ１．６に供給する。即ち、ビデ
オデータを第１（インナー）誤り訂正符号に従って復号
するとともに訂正し得る場合には第１サブ回路の４．５
ＭＨｚシステムクロックの制御のもとで、復号されたデ
ータを外部メモリ１．１２に書込むようにする。従って
、制御回路２．１５の制御のもとで、アドレスカウンタ
２．４は外部メモリのポインタとして作動する。データ
をメモリに記憶するアドレス指定は変調／復調回路１．
１３に発生した識別情報に含まれる。第２サブ回路の４
．５ＭＨｚシステムクロックの制御のもとで、第２符号
化回路２．７によって、垂直符号化データワード（垂直
ビデオ復調ワード）を外部ＳＲＡＭから読取り、これら
ワードを第２誤り訂正符号に従って復号化し、且つ各対
応データワードのこれらデータシンボルのみを復号化に
より訂正された外部メモリに書込む。従って、制御回路
２．１５の制御のもとで、外部メモリにおける更に他の
ポインタとして作動する。第３サブ回路の４．５ＭＨｚ
システムクロックの制御のもとで、復号化データをガメ
モリ１．１２から読取り、且つ可変長さ符号化／復号化
回路１．１０に供給するか、または補助データＡＵＸと
して出力する。従ってアドレスカウンタ２．１１は制御
回路２．１５の制御のもとで、外部メモリにおける更に
他のポインタとして作動する。
【００２６】外部メモリに完全なフレームを記憶するた
めには１２８＊８１＊１２＊８＝９９５３２８ビット（
♯バイト／ライン回数♯ライン／ＲＳビデオブロック回
数♯ＲＳブロック／フレーム♯ビット／バイト）を必要
とする。１−ＭビットＳＲＡＭは標準メモリとして用い
る。即ち、これをほぼ１０４９Ｋビットとする。残りの
５３ビットは対応フレームの６ＲＳビットブロックの他
のパリティシンボルの記憶に用いる（図３参照）。各サ
ブ回路に関連するアドレスカウンタまたはポインタＡ１
，Ａ２およびＡ３によって外部メモリを周期的に且つ同
時に走査し、制御回路２．１５によってポインタが互い
に追い越しを行わず、従ってこれらシステムクロックの
リズムで進行し得るようにする。制御回路２．１５の制
御のもとで、外部メモリのかかる同時且つ周期的な走査
は記憶モードおよび再生モード中逆の順序となるように
する。更に、６ＲＳビデオブロックの垂直パリティシン
ボルは適宜な記憶スペースＶＰ１／７−ＶＰ６／１２に
周期的に記憶する。例えば記憶スペースＶＰ１／７には
アドレスカウンタのサイクルで位相に依存しＲＳビデオ
ブロック１のパリティシンボルまたはＲＳビデオブロッ
ク７のパリティシンボルが含まれる。制御回路２．１５
によって、記憶モードにおいてアドレスカウンタＡ２に
より対応垂直パリティシンボルをこれらがアドレスカウ
ンタＡ１により読取られた後にのみ消去するとともに再
生モードにおいてアドレスカウンタＡ１により対応垂直
パリティシンボルをこれらがアドレスカウンタＡ２によ
り読取られた後にのみ消去し得るようにする。使用すべ
き１ＭビットＳＲＡＭの詳細は１２８Ｋビット＊８，周
波数１３．５ＭＨｚ．双方向８−ビットバスである。
めには１２８＊８１＊１２＊８＝９９５３２８ビット（
♯バイト／ライン回数♯ライン／ＲＳビデオブロック回
数♯ＲＳブロック／フレーム♯ビット／バイト）を必要
とする。１−ＭビットＳＲＡＭは標準メモリとして用い
る。即ち、これをほぼ１０４９Ｋビットとする。残りの
５３ビットは対応フレームの６ＲＳビットブロックの他
のパリティシンボルの記憶に用いる（図３参照）。各サ
ブ回路に関連するアドレスカウンタまたはポインタＡ１
，Ａ２およびＡ３によって外部メモリを周期的に且つ同
時に走査し、制御回路２．１５によってポインタが互い
に追い越しを行わず、従ってこれらシステムクロックの
リズムで進行し得るようにする。制御回路２．１５の制
御のもとで、外部メモリのかかる同時且つ周期的な走査
は記憶モードおよび再生モード中逆の順序となるように
する。更に、６ＲＳビデオブロックの垂直パリティシン
ボルは適宜な記憶スペースＶＰ１／７−ＶＰ６／１２に
周期的に記憶する。例えば記憶スペースＶＰ１／７には
アドレスカウンタのサイクルで位相に依存しＲＳビデオ
ブロック１のパリティシンボルまたはＲＳビデオブロッ
ク７のパリティシンボルが含まれる。制御回路２．１５
によって、記憶モードにおいてアドレスカウンタＡ２に
より対応垂直パリティシンボルをこれらがアドレスカウ
ンタＡ１により読取られた後にのみ消去するとともに再
生モードにおいてアドレスカウンタＡ１により対応垂直
パリティシンボルをこれらがアドレスカウンタＡ２によ
り読取られた後にのみ消去し得るようにする。使用すべ
き１ＭビットＳＲＡＭの詳細は１２８Ｋビット＊８，周
波数１３．５ＭＨｚ．双方向８−ビットバスである。
【００２７】上述したように、使用するリードソロモン
積符号は垂直データワードに作動するアウター符号およ
び水平データワードに作動するインナー符号を用いる。 このインナー符号は８パリティシンボルを有し、アウタ
ー符号は７パリティシンボルを有する。誤り訂正戦略は
次の通りである。インナー符号によって単一ビット誤り
（付随的な誤り）を訂正するとともにバースト誤り（ビ
ーム誤りの一群）を検出する。アウター符号によって水
平検出誤り（消去）を訂正するとともに水平復号器によ
る任意の訂正誤りを訂正し得るようにする。この目的の
ため、インナー符号の８パリティシンボルのうちの６パ
リティシンボルを用いて３つの誤りを訂正する。従って
残りの２パリティシンボルは追加の検出マージンとして
作動する。これがため、訂正計算の結果（６つの未知数
を有する６つの式）をこれら目的をチェックする残りの
７番目および８番目の式に挿入して追加の確実性が計算
された訂正の正しさに関して得られるようにする。従っ
て訂正誤りの確率は水平復号器に対しほぼ３＊１０−７
程度となる（例えば、ＩＥＥＥ トランザクションズ
オン インフォーメイション、１９８６年Ｔｈ．
ＩＴ−３２，５，第７０１−７０３頁にアール ジェ
ーマクエリースおよびエル スワンソンにより発表さ
れた論文“復号器誤りに関するリードソロモン符号の確
率”参照）。３以上の誤りが水平データワードで検出さ
れる場合には、バースト誤りが関連することは明らかで
ある。 この場合には後述するように、データワード全体はＳＲ
ＡＭに書込まないで訂正ビットによって全体を消去する
。従って前のフレームからの関連する先行データワード
はメモリ内に留まったままである。或は又インナー符号
の８パリティシンボルのうちの４パリティシンボルを用
いて多くとも２つの誤りの訂正に用いることができる。 この場合には残りの４パリティシンボルを追加の検出マ
ージンとして用いる。アウター符号の７パリティシンボ
ルはその全部を用いて多くとも７つの検出された消去の
訂正に用いることができる。或は又２つのパリティシン
ボルを１つの誤りの訂正に用い、残りの５つのパリティ
シンボルを検出された消去の訂正に用いることもできる
。これがため任意の訂正誤りをも訂正することができる
。また、１つのパリティシンボルを追加の検出マージン
として用いることもできる。
積符号は垂直データワードに作動するアウター符号およ
び水平データワードに作動するインナー符号を用いる。 このインナー符号は８パリティシンボルを有し、アウタ
ー符号は７パリティシンボルを有する。誤り訂正戦略は
次の通りである。インナー符号によって単一ビット誤り
（付随的な誤り）を訂正するとともにバースト誤り（ビ
ーム誤りの一群）を検出する。アウター符号によって水
平検出誤り（消去）を訂正するとともに水平復号器によ
る任意の訂正誤りを訂正し得るようにする。この目的の
ため、インナー符号の８パリティシンボルのうちの６パ
リティシンボルを用いて３つの誤りを訂正する。従って
残りの２パリティシンボルは追加の検出マージンとして
作動する。これがため、訂正計算の結果（６つの未知数
を有する６つの式）をこれら目的をチェックする残りの
７番目および８番目の式に挿入して追加の確実性が計算
された訂正の正しさに関して得られるようにする。従っ
て訂正誤りの確率は水平復号器に対しほぼ３＊１０−７
程度となる（例えば、ＩＥＥＥ トランザクションズ
オン インフォーメイション、１９８６年Ｔｈ．
ＩＴ−３２，５，第７０１−７０３頁にアール ジェ
ーマクエリースおよびエル スワンソンにより発表さ
れた論文“復号器誤りに関するリードソロモン符号の確
率”参照）。３以上の誤りが水平データワードで検出さ
れる場合には、バースト誤りが関連することは明らかで
ある。 この場合には後述するように、データワード全体はＳＲ
ＡＭに書込まないで訂正ビットによって全体を消去する
。従って前のフレームからの関連する先行データワード
はメモリ内に留まったままである。或は又インナー符号
の８パリティシンボルのうちの４パリティシンボルを用
いて多くとも２つの誤りの訂正に用いることができる。 この場合には残りの４パリティシンボルを追加の検出マ
ージンとして用いる。アウター符号の７パリティシンボ
ルはその全部を用いて多くとも７つの検出された消去の
訂正に用いることができる。或は又２つのパリティシン
ボルを１つの誤りの訂正に用い、残りの５つのパリティ
シンボルを検出された消去の訂正に用いることもできる
。これがため任意の訂正誤りをも訂正することができる
。また、１つのパリティシンボルを追加の検出マージン
として用いることもできる。
【００２８】これがため、インナー符号およびアウター
符号は共働して作動する。即ち、インナー符号によって
僅かなランダム誤りを訂正するとともにバースト誤りを
検出してアウター符号が既に訂正された消去の位置を確
認しているようにする。インナー復号器およびアウター
復号器間をかように共働させるために、誤り訂正符号化
／復号化回路１．１１は第１および第２サブ回路のアド
レスカウンタ２．４および２．８、符号化回路２．２お
よび２．６並びに復号化回路２．３および２．７に接続
された埋設ＳＲＡＭ２．１４を具える（図２参照）。再
生モードでは、復号化回路２．３における第１（インナ
ー）誤り訂正符号に従ってビデオデータを復号化した後
および訂正可能な（訂正されたまたは誤りのない）水平
データワードのみをメモリ１．１２に書込んだ後、いわ
ゆる訂正ビット各水平データワードに対しメモリ２．１
４に記憶し得るようにする。この訂正ビットは（訂正さ
れたまたは誤りの無い、従って正しい）インナー符号に
よって対応するデータワードが訂正されたか否かを示す
。この場合には発生確率が極めて少ない任意の訂正誤り
は無視する。データワードが正しい場合には訂正ビット
は論理値１を有し、正しくない場合には論理値０を有す
る。これがため論理値０を有する各訂正ビットは消去よ
りなる水平データワードに関連するようになる。第２復
号回路２．７が再生モードにおいて外部メモリからの垂
直データワードを読取る場合には水平データワードに関
連する訂正ビットもメモリ２．１４から読取るようにす
る。これがためアウター復号回路によって訂正すべき消
去が位置する箇所を知ることができる。メモリ２．１４
においては、垂直データワードに対しこれらが正しいか
否かをも記憶することができる。データワードが正しい
場合には訂正ビットは論理値１を有し、正しくない場合
には論理値０を有する。これがため制御回路によって各
バイトに対する信頼し得る表示を行うことができる。 即ち、対応すバイトを含む水平データワードまたは垂直
データワードが正しい場合には（即ち、バイトに関する
２つの訂正ビットの少なくとも１つが論理値１を有する
場合には）バイトは信頼し得るようになる。この信頼し
得る情報はインターフェース回路２．１０を経て可変長
さ符号化／復号化回路１．１０に供給することができる
。さらに、信頼し得ないバイトの数に関する所定のスレ
シホルド値を越える場合には表示信号を発生させてテー
プまたはヘッドの品質が不充分であることを示すことが
できる。
符号は共働して作動する。即ち、インナー符号によって
僅かなランダム誤りを訂正するとともにバースト誤りを
検出してアウター符号が既に訂正された消去の位置を確
認しているようにする。インナー復号器およびアウター
復号器間をかように共働させるために、誤り訂正符号化
／復号化回路１．１１は第１および第２サブ回路のアド
レスカウンタ２．４および２．８、符号化回路２．２お
よび２．６並びに復号化回路２．３および２．７に接続
された埋設ＳＲＡＭ２．１４を具える（図２参照）。再
生モードでは、復号化回路２．３における第１（インナ
ー）誤り訂正符号に従ってビデオデータを復号化した後
および訂正可能な（訂正されたまたは誤りのない）水平
データワードのみをメモリ１．１２に書込んだ後、いわ
ゆる訂正ビット各水平データワードに対しメモリ２．１
４に記憶し得るようにする。この訂正ビットは（訂正さ
れたまたは誤りの無い、従って正しい）インナー符号に
よって対応するデータワードが訂正されたか否かを示す
。この場合には発生確率が極めて少ない任意の訂正誤り
は無視する。データワードが正しい場合には訂正ビット
は論理値１を有し、正しくない場合には論理値０を有す
る。これがため論理値０を有する各訂正ビットは消去よ
りなる水平データワードに関連するようになる。第２復
号回路２．７が再生モードにおいて外部メモリからの垂
直データワードを読取る場合には水平データワードに関
連する訂正ビットもメモリ２．１４から読取るようにす
る。これがためアウター復号回路によって訂正すべき消
去が位置する箇所を知ることができる。メモリ２．１４
においては、垂直データワードに対しこれらが正しいか
否かをも記憶することができる。データワードが正しい
場合には訂正ビットは論理値１を有し、正しくない場合
には論理値０を有する。これがため制御回路によって各
バイトに対する信頼し得る表示を行うことができる。 即ち、対応すバイトを含む水平データワードまたは垂直
データワードが正しい場合には（即ち、バイトに関する
２つの訂正ビットの少なくとも１つが論理値１を有する
場合には）バイトは信頼し得るようになる。この信頼し
得る情報はインターフェース回路２．１０を経て可変長
さ符号化／復号化回路１．１０に供給することができる
。さらに、信頼し得ないバイトの数に関する所定のスレ
シホルド値を越える場合には表示信号を発生させてテー
プまたはヘッドの品質が不充分であることを示すことが
できる。
【００２９】再生モードでは第２（アウター）復号化回
路２．７によって垂直符号ワードの復号中時間を次のよ
うに節約することができる。使用するリードソロモン復
号回路により消去の訂正中正しい値と正しくない値との
間に相違値を発生する（位置が知られている正しくない
バイトの正しい値の計算）場合には論理値“０”を復号
回路に導入するのが有利である。その理由はこの回路に
よって、外部メモリに単に書込む必要のある正しい値を
直接発生するからである。
路２．７によって垂直符号ワードの復号中時間を次のよ
うに節約することができる。使用するリードソロモン復
号回路により消去の訂正中正しい値と正しくない値との
間に相違値を発生する（位置が知られている正しくない
バイトの正しい値の計算）場合には論理値“０”を復号
回路に導入するのが有利である。その理由はこの回路に
よって、外部メモリに単に書込む必要のある正しい値を
直接発生するからである。
【００３０】１３．５ＭＨｚのような高いクロック周波
数で作動し得ない外部ＳＲＡＭ１．１２を用いる場合に
は８−ビデータバス構体の代わりに１６−ビットデータ
バス構体を用いることができ、従って周波数を半分とす
ることができる。この場合には例えば同一のアドレス指
定を用いる２つの標準１Ｍビットメモリを並列に使用す
ることができ、従ってサブ回路により存在する８ビット
を１６ビットとしてバッファ処理することができ、これ
ら１６ビットはその都度スイッチング手段２．１３によ
って８−ビット部分に分割し、これら分割部分を１／２
周波数で２つのメモリの各データ入力および出力Ｉ／Ｏ
に供給する。また逆に、２つのメモリにより１／２周波
数供給される８−ビット部分をスイッチング手段により
合成してその都度その８−ビット部分を元の周波数でサ
ブ回路に供給することができる。
数で作動し得ない外部ＳＲＡＭ１．１２を用いる場合に
は８−ビデータバス構体の代わりに１６−ビットデータ
バス構体を用いることができ、従って周波数を半分とす
ることができる。この場合には例えば同一のアドレス指
定を用いる２つの標準１Ｍビットメモリを並列に使用す
ることができ、従ってサブ回路により存在する８ビット
を１６ビットとしてバッファ処理することができ、これ
ら１６ビットはその都度スイッチング手段２．１３によ
って８−ビット部分に分割し、これら分割部分を１／２
周波数で２つのメモリの各データ入力および出力Ｉ／Ｏ
に供給する。また逆に、２つのメモリにより１／２周波
数供給される８−ビット部分をスイッチング手段により
合成してその都度その８−ビット部分を元の周波数でサ
ブ回路に供給することができる。
【図１】本発明符号化／復号化回路に用いるに好適なデ
ジタルビデオ装置の回路を示すブロック図である。
ジタルビデオ装置の回路を示すブロック図である。
【図２】本発明符号化／復号化回路の構成を示すブロッ
ク図である。
ク図である。
【図３】外部フレームメモリを用いる場合の態様を示す
説明図である。
説明図である。
１．１ デジタル撮像ユニット
１．２
１．３ マイクロフォン
１．４ オーディオ出力
１．５ ビームプロセッサ
１．６ オーディオデータプロセッサ１．７
メモリ １．８ メモリ １．９ 離散余弦変換回路 １．１０ 可変長さ符号化／復号化回路１．１１
誤り訂正符号化／復号化回路１．１２ メモリ １．１３ 変調／復調回路 １．１４ 読取り／書込みヘッド １．１５ 読取り／書込みヘッド １．１６ デジタル−アナログ変換器１．１７ デ
ジタルーアナログ変換器２．１ 第１サブ回路 ２．２ 第１符号化回路 ２．３ 第１復号化回路 ２．４ 第１アドレスカウンタ ２．５ 第２サブ回路 ２．６ 第２符号化回路 ２．７ 第２復号化回路 ２．８ 第２アドレスカウンタ ２．９ 第３サブ回路 ２．１０ インターフェース回路 ２．１１ 第３アドレスカウンタ ２．１２ スイッチング手段 ２．１３ スイッチング手段 ２．１４ ＳＲＡＭ ２．１５ 制御回路
メモリ １．８ メモリ １．９ 離散余弦変換回路 １．１０ 可変長さ符号化／復号化回路１．１１
誤り訂正符号化／復号化回路１．１２ メモリ １．１３ 変調／復調回路 １．１４ 読取り／書込みヘッド １．１５ 読取り／書込みヘッド １．１６ デジタル−アナログ変換器１．１７ デ
ジタルーアナログ変換器２．１ 第１サブ回路 ２．２ 第１符号化回路 ２．３ 第１復号化回路 ２．４ 第１アドレスカウンタ ２．５ 第２サブ回路 ２．６ 第２符号化回路 ２．７ 第２復号化回路 ２．８ 第２アドレスカウンタ ２．９ 第３サブ回路 ２．１０ インターフェース回路 ２．１１ 第３アドレスカウンタ ２．１２ スイッチング手段 ２．１３ スイッチング手段 ２．１４ ＳＲＡＭ ２．１５ 制御回路
Claims (18)
- 【請求項１】 符号化するとともに再生モードで第１
誤り補正符号に従ってデータを復号化する第１サブ回路
と、記録モードでデータを符号化するとともに再生モー
ドで第２誤り補正符号に従ってデータを復号化する第２
サブ回路と、記録モードで未符号化データを供給すると
ともに再生モードで符号化されたデータをを出力する第
３サブ回路とを具え、前記第１サブ回路は記録モードで
符号化されたデータを出力するとともに再生モードで符
号化されたデータを供給するに好適とし、各サブ回路は
ある周波数のシステムクロックからのクロック信号を受
けるに好適とし、またこの回路は前記サブ回路に接続さ
れ制御手段により制御されたスイッチング手段を具え、
この制御手段により前記スイッチング手段を経て前記サ
ブ回路をデータ転送用端子と、前記サブ回路のシステム
クロックの周波数の和に少なくとも等しい周波数で外部
フレームメモリに周期的に接続するようにしたことを特
徴とする符号化／復号化回路。 - 【請求項２】 前記システムクロックは同一の周波数
を有するとともに相互に位相推移することを特徴とする
請求項１に記載の符号化／復号化回路。 - 【請求項３】 前記サブ回路のデータ転送端子への接
続は記録および再生中逆の順序で行う用にしたことを特
徴とする請求項１または２に記載の符号化／復号化回路
。 - 【請求項４】 前記第１および第２誤り訂正符号はリ
ードソロモン積符号のそれぞれインナー符号およびアウ
ター符号とすることを特徴とする請求項１に記載の符号
化／復号化回路。 - 【請求項５】 前記アウター符号は（８８，８１，８
）リードソロモン符号（７パリティシンボル）とし、前
記インナー符号は（１３６，１２８，９）リードソロモ
ン符号（８パリティシンボル）とし、双方のリードソロ
モン符号は共にＧＦ（２５６）に亘ってまたは原始多項
式Ｘ８ ＋Ｘ４ ＋Ｘ３ ＋Ｘ２ ＋１から取出した符
号とすることを特徴とする請求項４に記載の符号化／復
号化回路。 - 【請求項６】 前記インナー符号の８パリティシンボ
ルのうちの多くとも６パリティシンボルは誤り／消去訂
正に用い、残りのパリティシンボルは追加の検出マージ
ンとして用い、前記アウター符号の７パリティシンボル
のうちの多くとも７パリティシンボルは誤り／消去訂正
に用い、任意の残りのパリティシンボルは追加の検出マ
ージンとして用いるようにしたことを特徴とする請求項
５に記載の符号化／復号化回路。 - 【請求項７】 前記インナー符号の８パリティシンボ
ルのうちの多くとも６パリティシンボルは誤り／消去訂
正に用い、残りのパリティシンボルは追加の検出マージ
ンとして用い、前記アウター符号の７パリティシンボル
のうちの多くとも６パリティシンボルは誤り／消去訂正
に用い、任意の残りのパリティシンボルは追加の検出マ
ージンとして用いるようにしたことを特徴とする請求項
５に記載の符号化／復号化回路。 - 【請求項８】 前記インナー符号の８パリティシンボ
ルのうちの多くとも６パリティシンボルは誤り訂正に用
い、残りのパリティシンボルは追加の検出マージンとし
て用い、前記アウター符号の７パリティシンボルのうち
の多くとも７パリティシンボルは消去訂正に用い、任意
の残りのパリティシンボルは追加の検出マージンとして
用いるようにしたことを特徴とする請求項５に記載の符
号化／復号化回路。 - 【請求項９】 前記インナー符号の８パリティシンボ
ルのうちの多くとも６パリティシンボルは誤り訂正に用
い、残りのパリティシンボルは追加の検出マージンとし
て用い、前記アウター符号の７パリティシンボルのうち
の多くとも２パリティシンボルは誤り訂正に用い、任意
の残りのパリティシンボルは追加の検出マージンとして
用いるようにしたことを特徴とする請求項５に記載の符
号化／復号化回路。 - 【請求項１０】 前記アウター符号の７パリティシン
ボルのうちの多くとも２パリティシンボルは誤り訂正に
用い、任意の残りのパリティシンボルのうちの少なくと
も１パリティシンボルは追加の検出マージンとして用い
るようにしたことを特徴とする請求項９に記載の符号化
／復号化回路。 - 【請求項１１】 再生モード中前記第１サブ回路によ
って前記第１誤り訂正符号により訂正し得るデータワー
ドのみを前記データ転送端子に供給するようにしたこと
を特徴とする請求項１〜１０の何れかの項に記載の符号
化／復号化回路。 - 【請求項１２】 前記インナー符号および前記アウタ
ー符号に対しデータワード当たりの訂正情報を記憶する
内部メモリをさらに具えることを特徴とする請求項１〜
１１の何れかの項に記載の符号化／復号化回路。 - 【請求項１３】 前記制御回路によって前記インナー
符号および前記アウター符号に対しデータワード当たり
の訂正情報からデータシンボル当たりの信頼性のある信
号を発生するようにしたことを特徴とする請求項１２に
記載の符号化／復号化回路。 - 【請求項１４】 前記制御回路によって単位当たりの
信頼し得ないデータシンボルの数が所定スレシホルド値
以上となる際に警報信号を発生するようにしたことを特
徴とする請求項１３に記載の符号化／復号化回路。 - 【請求項１５】 デジタル撮像ユニット、ビデオプロ
セッサ、ＤＣＴ回路、可変長さ符号化／復号化回路、変
調／復調回路、少なくとも１つの読出し／書込みヘッド
、および請求項１〜１４の何れかの項に記載の符号化／
復号化回路を具えることを特徴とするデジタルビデオ装
置。 - 【請求項１６】 前記符号化／復号化回路を完全に集
積化するようにしたことを特徴とする請求項１に記載の
デジタルビデオ装置。 - 【請求項１７】 １つの標準フレームメモリを具える
ことを特徴とする請求項１５または１６に記載のデジタ
ルビデオ装置。 - 【請求項１８】 前記フレームメモリを１ＭビットＳ
ＲＡＭとしたことを特徴とする請求項１７に記載のデジ
タルビデオ装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NL9100218 | 1991-02-07 | ||
| NL9100218A NL9100218A (nl) | 1991-02-07 | 1991-02-07 | Encodeer/decodeer-schakeling, alsmede digitaal video-systeem voorzien van de schakeling. |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04320114A true JPH04320114A (ja) | 1992-11-10 |
| JP3255681B2 JP3255681B2 (ja) | 2002-02-12 |
Family
ID=19858846
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02294592A Expired - Fee Related JP3255681B2 (ja) | 1991-02-07 | 1992-02-07 | 符号化／復号化回路 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US5469448A (ja) |
| EP (1) | EP0498501B1 (ja) |
| JP (1) | JP3255681B2 (ja) |
| KR (1) | KR100250590B1 (ja) |
| AT (1) | ATE151191T1 (ja) |
| DE (1) | DE69218648T2 (ja) |
| NL (1) | NL9100218A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014507732A (ja) * | 2011-02-24 | 2014-03-27 | エー９．・コム・インコーポレーテッド | グループ形式を用いた可変長データの改良型符号化および復号 |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100269748B1 (ko) * | 1993-01-30 | 2000-10-16 | 윤종용 | 디지탈 vtr의 영상데이타처리방법 및 그 장치 |
| KR100285109B1 (ko) * | 1993-04-27 | 2001-03-15 | 윤종용 | 디지탈 영상데이타 처리방법 |
| KR100319990B1 (ko) * | 1993-09-29 | 2002-04-22 | 이데이 노부유끼 | 데이타재생방법및데이타재생장치 |
| US5583562A (en) * | 1993-12-03 | 1996-12-10 | Scientific-Atlanta, Inc. | System and method for transmitting a plurality of digital services including imaging services |
| DE69430293D1 (de) * | 1993-12-16 | 2002-05-08 | Koninkl Philips Electronics Nv | Vorrichtung zur Kodierung und Dekodierung mit einem in Seiten organisierten Speicher (paged memory) |
| US5638227A (en) * | 1993-12-17 | 1997-06-10 | Matsushita Electric Industrial Co., Ltd. | Digital data recording and reproducing apparatus |
| US6330644B1 (en) * | 1994-10-27 | 2001-12-11 | Canon Kabushiki Kaisha | Signal processor with a plurality of kinds of processors and a shared memory accessed through a versatile control means |
| WO1997009789A2 (en) * | 1995-09-08 | 1997-03-13 | Philips Electronics N.V. | Transmitter and receiver apparatus, method for transmitting and method for receiving and record carrier obtained by the method or the transmitter apparatus |
| EP0803094B1 (en) * | 1995-11-10 | 2002-02-20 | Koninklijke Philips Electronics N.V. | Method and device for error protection of programmable memories |
| US6052415A (en) * | 1997-08-26 | 2000-04-18 | International Business Machines Corporation | Early error detection within an MPEG decoder |
| JP3256517B2 (ja) * | 1999-04-06 | 2002-02-12 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 符号化回路、回路、パリティ生成方法及び記憶媒体 |
| US6651214B1 (en) * | 2000-01-06 | 2003-11-18 | Maxtor Corporation | Bi-directional decodable Reed-Solomon codes |
| KR100566911B1 (ko) * | 2001-06-25 | 2006-04-03 | 주식회사 삼양사 | 약물 전달체용 음이온기-함유 양친성 블록 공중합체 및 그의 양이온성 약물과의 복합체 |
| US8055979B2 (en) * | 2006-01-20 | 2011-11-08 | Marvell World Trade Ltd. | Flash memory with coding and signal processing |
| US7844879B2 (en) * | 2006-01-20 | 2010-11-30 | Marvell World Trade Ltd. | Method and system for error correction in flash memory |
| US7962827B2 (en) * | 2006-03-08 | 2011-06-14 | Marvell World Trade Ltd. | Systems and methods for achieving higher coding rate using parity interleaving |
| US8583981B2 (en) * | 2006-12-29 | 2013-11-12 | Marvell World Trade Ltd. | Concatenated codes for holographic storage |
| MX2010004148A (es) | 2007-10-15 | 2010-05-17 | Thomson Licensing | Aparatos y metodos para comunicar actividad de modo de rafaga. |
| JP2009100222A (ja) * | 2007-10-16 | 2009-05-07 | Toshiba Corp | 低密度パリティ検査符号の復号装置およびその方法 |
| US8615698B1 (en) * | 2011-09-28 | 2013-12-24 | Google Inc. | Skewed orthogonal coding techniques |
| CN104919433B (zh) | 2013-01-11 | 2017-10-31 | 英派尔科技开发有限公司 | 用于闪存的页面分配 |
| CN105074826B (zh) | 2013-02-27 | 2018-01-16 | 英派尔科技开发有限公司 | 存储器装置的基于线性规划的解码 |
| US9859925B2 (en) * | 2013-12-13 | 2018-01-02 | Empire Technology Development Llc | Low-complexity flash memory data-encoding techniques using simplified belief propagation |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3831143A (en) * | 1971-11-26 | 1974-08-20 | Computer Science Corp | Concatenated burst-trapping codes |
| US4276646A (en) * | 1979-11-05 | 1981-06-30 | Texas Instruments Incorporated | Method and apparatus for detecting errors in a data set |
| SG28340G (en) * | 1983-12-16 | 1995-09-18 | Sony Corp | Disk reproducing apparatus |
| AU597576B2 (en) * | 1985-05-21 | 1990-06-07 | Sony Corporation | Apparatus for decoding error correcting code |
| NL8601446A (nl) * | 1986-06-05 | 1988-01-04 | Philips Nv | Werkwijze en inrichting voor het dekoderen van een blok kodesymbolen dat op twee manieren verdeeld is over kodewoorden die elk door een minimum-afstandssepareerbare kode beschermd zijn. |
| JPS63274222A (ja) * | 1987-05-01 | 1988-11-11 | Matsushita Electric Ind Co Ltd | インタ−リ−ブ方法 |
| US4998252A (en) * | 1987-08-06 | 1991-03-05 | Sony Corporation | Method and apparatus for transmitting digital data |
| US4943964A (en) * | 1987-08-12 | 1990-07-24 | Hitachi, Ltd. | PCM signal reproducing device |
| JPS6462027A (en) * | 1987-09-01 | 1989-03-08 | Nippon Conlux Co Ltd | Error correcting circuit |
| JP2692096B2 (ja) * | 1987-12-24 | 1997-12-17 | 日本電気株式会社 | 符号誤り訂正回路 |
| US5220568A (en) * | 1988-05-31 | 1993-06-15 | Eastman Kodak Company | Shift correcting code for channel encoded data |
| DE3838234A1 (de) * | 1988-11-11 | 1990-05-17 | Broadcast Television Syst | Verfahren und schaltungsanordnung zur detektion und korrektur von fehlern in datenworten |
| EP0398651B1 (en) * | 1989-05-16 | 1997-04-23 | Canon Kabushiki Kaisha | Device for processing transmitted digital video signal |
| US5247523A (en) * | 1989-07-12 | 1993-09-21 | Hitachi, Ltd. | Code error correction apparatus |
| JP2870843B2 (ja) * | 1989-08-31 | 1999-03-17 | ソニー株式会社 | 情報伝送装置 |
| US5140596A (en) * | 1990-02-20 | 1992-08-18 | Eastman Kodak Company | High speed encoder for non-systematic codes |
-
1991
- 1991-02-07 NL NL9100218A patent/NL9100218A/nl not_active Application Discontinuation
-
1992
- 1992-01-31 AT AT92200268T patent/ATE151191T1/de not_active IP Right Cessation
- 1992-01-31 DE DE69218648T patent/DE69218648T2/de not_active Expired - Fee Related
- 1992-01-31 EP EP92200268A patent/EP0498501B1/en not_active Expired - Lifetime
- 1992-02-01 KR KR1019920001583A patent/KR100250590B1/ko not_active IP Right Cessation
- 1992-02-07 JP JP02294592A patent/JP3255681B2/ja not_active Expired - Fee Related
-
1994
- 1994-02-08 US US08/193,613 patent/US5469448A/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014507732A (ja) * | 2011-02-24 | 2014-03-27 | エー９．・コム・インコーポレーテッド | グループ形式を用いた可変長データの改良型符号化および復号 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0498501B1 (en) | 1997-04-02 |
| ATE151191T1 (de) | 1997-04-15 |
| NL9100218A (nl) | 1992-09-01 |
| EP0498501A1 (en) | 1992-08-12 |
| US5469448A (en) | 1995-11-21 |
| JP3255681B2 (ja) | 2002-02-12 |
| KR920017378A (ko) | 1992-09-26 |
| DE69218648D1 (de) | 1997-05-07 |
| DE69218648T2 (de) | 1997-10-02 |
| KR100250590B1 (ko) | 2000-04-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04320114A (ja) | 符号化／復号化回路 | |
| US5757824A (en) | Code error correction apparatus | |
| US5060077A (en) | Reproduction apparatus having means for initializing flag memories during slow motion and freeze reproduction | |
| KR100264505B1 (ko) | 디지탈 데이타 처리장치 | |
| KR100200801B1 (ko) | 오류정정장치 | |
| JPS6133417B2 (ja) | ||
| US5396504A (en) | Error correction system of digital data | |
| US5740187A (en) | Data processing using interpolation of first and second information based on different criteria | |
| US6047398A (en) | Reproducing method, reproducing apparatus and recording and reproducing apparatus using the same reproducing method, and recording medium having the same method recorded therein | |
| JP3809719B2 (ja) | ディジタルビデオ信号処理装置および方法、ディジタルビデオ信号再生装置、復号装置および方法、ならびに、再生装置および方法 | |
| US5805618A (en) | Reproducing apparatus for reproducing video information recorded together with error correction codes | |
| KR100196927B1 (ko) | 디지털 영상신호 기록/재생장치의 오류정정방법 | |
| JP3304217B2 (ja) | 誤り訂正符号化回路、誤り訂正復号化回路、誤り訂正符号化・復号化回路、および、それを用いたディジタル装置 | |
| KR0144975B1 (ko) | 싱크코드 인터리브장치 및 방법 | |
| JPH0783275B2 (ja) | エラ−訂正符号の復号装置 | |
| KR0170653B1 (ko) | 디지탈 비데오테이프레코더의 디코더 | |
| JPH07176149A (ja) | データ記録方法 | |
| JP3768640B2 (ja) | 再生装置 | |
| JPH09246996A (ja) | エラー訂正装置 | |
| KR20000020028A (ko) | 플래시 메모리의 엔코딩 및 디코딩 방법 | |
| JPH09246998A (ja) | エラー訂正装置 | |
| JPH07107785B2 (ja) | 再生ビデオデータの処理装置 | |
| JPH09246997A (ja) | エラー訂正装置 | |
| JPH06284396A (ja) | 画像再生装置 | |
| JPH0644696A (ja) | ディジタルビデオ信号の記録装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |