JPH04320114A - 符号化/復号化回路 - Google Patents
符号化/復号化回路Info
- Publication number
- JPH04320114A JPH04320114A JP4022945A JP2294592A JPH04320114A JP H04320114 A JPH04320114 A JP H04320114A JP 4022945 A JP4022945 A JP 4022945A JP 2294592 A JP2294592 A JP 2294592A JP H04320114 A JPH04320114 A JP H04320114A
- Authority
- JP
- Japan
- Prior art keywords
- parity symbols
- circuit
- data
- encoding
- code
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012937 correction Methods 0.000 claims abstract description 81
- 230000015654 memory Effects 0.000 claims abstract description 53
- 238000001514 detection method Methods 0.000 claims description 22
- 238000012546 transfer Methods 0.000 claims description 7
- 238000003384 imaging method Methods 0.000 claims description 3
- 238000000034 method Methods 0.000 claims description 3
- 230000010363 phase shift Effects 0.000 claims description 2
- 241000276457 Gadidae Species 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 3
- 238000004364 calculation method Methods 0.000 description 2
- 238000013139 quantization Methods 0.000 description 2
- 238000012935 Averaging Methods 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000033764 rhythmic process Effects 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/79—Processing of colour television signals in connection with recording
- H04N9/87—Regeneration of colour television signals
- H04N9/88—Signal drop-out compensation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/79—Processing of colour television signals in connection with recording
- H04N9/80—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback
- H04N9/804—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback involving pulse code modulation of the colour picture signal components
- H04N9/806—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback involving pulse code modulation of the colour picture signal components with processing of the sound signal
- H04N9/8063—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback involving pulse code modulation of the colour picture signal components with processing of the sound signal using time division multiplex of the PCM audio and PCM video signals
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
- G11B20/1806—Pulse code modulation systems for audio signals
- G11B20/1813—Pulse code modulation systems for audio signals by adding special bits or symbols to the coded information
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
- G11B20/1833—Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B27/00—Editing; Indexing; Addressing; Timing or synchronising; Monitoring; Measuring tape travel
- G11B27/36—Monitoring, i.e. supervising the progress of recording or reproducing
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
- H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/91—Television signal processing therefor
- H04N5/92—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback
- H04N5/926—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback by pulse code modulation
- H04N5/9261—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback by pulse code modulation involving data reduction
- H04N5/9264—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback by pulse code modulation involving data reduction using transform coding
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/91—Television signal processing therefor
- H04N5/93—Regeneration of the television signal or of selected parts thereof
- H04N5/94—Signal drop-out compensation
- H04N5/945—Signal drop-out compensation for signals recorded by pulse code modulation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/79—Processing of colour television signals in connection with recording
- H04N9/80—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback
- H04N9/804—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback involving pulse code modulation of the colour picture signal components
- H04N9/8042—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback involving pulse code modulation of the colour picture signal components involving data reduction
- H04N9/8047—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback involving pulse code modulation of the colour picture signal components involving data reduction using transform coding
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/78—Television signal recording using magnetic recording
- H04N5/782—Television signal recording using magnetic recording on tape
- H04N5/783—Adaptations for reproducing at a rate different from the recording rate
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Multimedia (AREA)
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- General Physics & Mathematics (AREA)
- Algebra (AREA)
- Pure & Applied Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Error Detection And Correction (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
- Television Signal Processing For Recording (AREA)
- Color Television Systems (AREA)
- Reduction Or Emphasis Of Bandwidth Of Signals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【0001】
【産業上の利用分野】本発明はデジタルデータを誤り訂
正符号により符号化および復号化する回路に関するもの
である。又、本発明はかかる回路を具えるデジタルビデ
オ装置に関するものである。
正符号により符号化および復号化する回路に関するもの
である。又、本発明はかかる回路を具えるデジタルビデ
オ装置に関するものである。
【0002】
【従来の技術】この種の符号化/復号化回路においては
、デジタルデータワードはデジタルデータの流れ中に形
成され、各データワードは所定の誤り訂正符号に従って
符号化され(即ち、いわゆるパリティシンボルを設ける
)、その後これら符号を(記録時)記憶媒体に符号ワー
ドとして記憶する。(再生時)記憶媒体から再生された
後任意の種類の妨害または損傷により符号ワードがもは
や元の符号ワードに完全に一致しなくなるものとすると
、パリティシンボルの冗長情報によって復号時に誤り訂
正を行うようにする。この場合、2種類の誤り訂正符号
を組合わせて用いるのが有利である。
、デジタルデータワードはデジタルデータの流れ中に形
成され、各データワードは所定の誤り訂正符号に従って
符号化され(即ち、いわゆるパリティシンボルを設ける
)、その後これら符号を(記録時)記憶媒体に符号ワー
ドとして記憶する。(再生時)記憶媒体から再生された
後任意の種類の妨害または損傷により符号ワードがもは
や元の符号ワードに完全に一致しなくなるものとすると
、パリティシンボルの冗長情報によって復号時に誤り訂
正を行うようにする。この場合、2種類の誤り訂正符号
を組合わせて用いるのが有利である。
【0003】
【発明が解決しようとする課題】この目的のため、(バ
イトのような)デジタルデータシンボルを例えば長方形
ブロックに配列してデータワードが水平方向および垂直
方向に形成されるようになる。従って水平データワード
および垂直データワードは2種類の可能には異なる符号
によって保護することができる。これら符号は湊合する
と積符号と称されることもある。符号化および復号化を
行う場合にはデジタルデータを一時的にブロック状とし
て余分のフレームメモリに記憶する必要がある。かかる
余分なフレームメモリに読出しおよび書込みを簡単且つ
迅速に行うためには、およびこれに付随して電力消費を
低くし且つ配線の使用が制限されるために、1つの標準
的なメモリで事足りるようにするのが有利である。
イトのような)デジタルデータシンボルを例えば長方形
ブロックに配列してデータワードが水平方向および垂直
方向に形成されるようになる。従って水平データワード
および垂直データワードは2種類の可能には異なる符号
によって保護することができる。これら符号は湊合する
と積符号と称されることもある。符号化および復号化を
行う場合にはデジタルデータを一時的にブロック状とし
て余分のフレームメモリに記憶する必要がある。かかる
余分なフレームメモリに読出しおよび書込みを簡単且つ
迅速に行うためには、およびこれに付随して電力消費を
低くし且つ配線の使用が制限されるために、1つの標準
的なメモリで事足りるようにするのが有利である。
【0004】本発明の目的は小型の外部フレームメモリ
を必要とする符号化/復号化回路を提供せんとするにあ
る。
を必要とする符号化/復号化回路を提供せんとするにあ
る。
【0005】
【課題を解決するための手段】本発明符号化/復号化回
路は符号化するとともに再生モードで第1誤り補正符号
に従ってデータを復号化する第1サブ回路と、記録モー
ドでデータを符号化するとともに再生モードで第2誤り
補正符号に従ってデータを復号化する第2サブ回路と、
記録モードで非符号化データを供給するとともに再生モ
ードで符号化されたデータをを出力する第3サブ回路と
を具え、前記第1サブ回路は記録モードで符号化された
データを出力するとともに再生モードで符号化されたデ
ータを供給するに好適とし、各サブ回路はある周波数の
システムクロックからのクロック信号を受けるに好適と
し、またこの回路は前記サブ回路に接続され制御手段に
より制御されたスイッチング手段を具え、この制御手段
により前記スイッチング手段を経て前記サブ回路をデー
タ転送用端子と、前記サブ回路のシステムクロックの周
波数の和に少なくとも等しい周波数で外部フレームメモ
リに周期的に接続するようにしたことを特徴とする。
路は符号化するとともに再生モードで第1誤り補正符号
に従ってデータを復号化する第1サブ回路と、記録モー
ドでデータを符号化するとともに再生モードで第2誤り
補正符号に従ってデータを復号化する第2サブ回路と、
記録モードで非符号化データを供給するとともに再生モ
ードで符号化されたデータをを出力する第3サブ回路と
を具え、前記第1サブ回路は記録モードで符号化された
データを出力するとともに再生モードで符号化されたデ
ータを供給するに好適とし、各サブ回路はある周波数の
システムクロックからのクロック信号を受けるに好適と
し、またこの回路は前記サブ回路に接続され制御手段に
より制御されたスイッチング手段を具え、この制御手段
により前記スイッチング手段を経て前記サブ回路をデー
タ転送用端子と、前記サブ回路のシステムクロックの周
波数の和に少なくとも等しい周波数で外部フレームメモ
リに周期的に接続するようにしたことを特徴とする。
【0006】
【作用】本発明によれば、例えばサブ回路のシステムク
ロックの周波数の和に少なくとも等しい周波数で制御さ
れるマルチプレクサのような迅速なスイッチング手段を
用いるため、全部で3つのサブ回路をこれが単一の外部
メモリと並列に配置されているかのように相互通信する
ことができる。これがため、全てのサブ回路により充分
長期に亘ってメモリにアクセスし得る高い周波数で1つ
のサブ回路を毎回外部メモリに周期的に接続することが
できる。従って1サイクルはシステムクロックの周波数
によって決めることができる。これがため、サブ回路は
メモリに必ずしも交互に接続する必要はない。
ロックの周波数の和に少なくとも等しい周波数で制御さ
れるマルチプレクサのような迅速なスイッチング手段を
用いるため、全部で3つのサブ回路をこれが単一の外部
メモリと並列に配置されているかのように相互通信する
ことができる。これがため、全てのサブ回路により充分
長期に亘ってメモリにアクセスし得る高い周波数で1つ
のサブ回路を毎回外部メモリに周期的に接続することが
できる。従って1サイクルはシステムクロックの周波数
によって決めることができる。これがため、サブ回路は
メモリに必ずしも交互に接続する必要はない。
【0007】前記システムクロックは同一の周波数を有
するとともにこの周波数を相互に位相推移する場合には
これらクロックは3倍高い周波数を有するクロック信号
から簡単に取出すことができる。
するとともにこの周波数を相互に位相推移する場合には
これらクロックは3倍高い周波数を有するクロック信号
から簡単に取出すことができる。
【0008】本発明符号化/復号化回路の1例では、前
記サブ回路のデータ転送端子への接続は記録および再生
中逆の順序で行うようにする。これがため初期化の問題
を回避することができる。
記サブ回路のデータ転送端子への接続は記録および再生
中逆の順序で行うようにする。これがため初期化の問題
を回避することができる。
【0009】本発明符号化/復号化回路の他の例では前
記アウター符号は(88,81,8)リードソロモン符
号(7パリティシンボル)とし、前記インナー符号は(
136,128,9)リードソロモン符号(8パリティ
シンボル)とし、双方のリードソロモン符号は共にGF
(256)に亘ってまたは原始多項式X8 +X4 +
X3 +X2 +1から取出した符号とし得るようにす
る。この積符号は容易に達成することができ、従って好
適な結果を得ることができる。
記アウター符号は(88,81,8)リードソロモン符
号(7パリティシンボル)とし、前記インナー符号は(
136,128,9)リードソロモン符号(8パリティ
シンボル)とし、双方のリードソロモン符号は共にGF
(256)に亘ってまたは原始多項式X8 +X4 +
X3 +X2 +1から取出した符号とし得るようにす
る。この積符号は容易に達成することができ、従って好
適な結果を得ることができる。
【0010】本発明符号化/復号化回路の他の例では前
記インナー符号の8パリティシンボルのうちの多くとも
6パリティシンボルは誤り/消去訂正に用い、残りのパ
リティシンボルは追加の検出マージンとして用い、前記
アウター符号の7パリティシンボルのうちの多くとも7
パリティシンボルは誤り/消去訂正に用い、任意の残り
のパリティシンボルは追加の検出マージンとして用いる
ようにする。誤り訂正戦略のこの選択によってビームデ
ータの好適な結果を得ることができる。
記インナー符号の8パリティシンボルのうちの多くとも
6パリティシンボルは誤り/消去訂正に用い、残りのパ
リティシンボルは追加の検出マージンとして用い、前記
アウター符号の7パリティシンボルのうちの多くとも7
パリティシンボルは誤り/消去訂正に用い、任意の残り
のパリティシンボルは追加の検出マージンとして用いる
ようにする。誤り訂正戦略のこの選択によってビームデ
ータの好適な結果を得ることができる。
【0011】本発明符号化/復号化回路の更に他の例で
は前記インナー符号の8パリティシンボルのうちの多く
とも6パリティシンボルは誤り/消去訂正に用い、残り
のパリティシンボルは追加の検出マージンとして用い、
前記アウター符号の7パリティシンボルのうちの多くと
も6パリティシンボルは誤り/消去訂正に用い、任意の
残りのパリティシンボルは追加の検出マージンとして用
いるようにする。この戦略によればアウター符号は追加
の検出マージンを有するようになる。
は前記インナー符号の8パリティシンボルのうちの多く
とも6パリティシンボルは誤り/消去訂正に用い、残り
のパリティシンボルは追加の検出マージンとして用い、
前記アウター符号の7パリティシンボルのうちの多くと
も6パリティシンボルは誤り/消去訂正に用い、任意の
残りのパリティシンボルは追加の検出マージンとして用
いるようにする。この戦略によればアウター符号は追加
の検出マージンを有するようになる。
【0012】本発明符号化/復号化回路の更に他の例で
は前記インナー符号の8パリティシンボルのうちの多く
とも6パリティシンボルは誤り訂正に用い、残りのパリ
ティシンボルは追加の検出マージンとして用い、前記ア
ウター符号の7パリティシンボルのうちの多くとも7パ
リティシンボルは消去訂正に用い、任意の残りのパリテ
ィシンボルは追加の検出マージンとして用いるようにす
る。この選択によって簡単で迅速な復号化回路を用いる
ことができる。
は前記インナー符号の8パリティシンボルのうちの多く
とも6パリティシンボルは誤り訂正に用い、残りのパリ
ティシンボルは追加の検出マージンとして用い、前記ア
ウター符号の7パリティシンボルのうちの多くとも7パ
リティシンボルは消去訂正に用い、任意の残りのパリテ
ィシンボルは追加の検出マージンとして用いるようにす
る。この選択によって簡単で迅速な復号化回路を用いる
ことができる。
【0013】本発明符号化/復号化回路の好適な他の例
では前記インナー符号の8パリティシンボルのうちの多
くとも6パリティシンボルは誤り訂正に用い、残りのパ
リティシンボルは追加の検出マージンとして用い、前記
アウター符号の7パリティシンボルのうちの多くとも2
パリティシンボルは誤り訂正に用い、任意の残りのパリ
ティシンボルは追加の検出マージンとして用いるように
する。これがため、インナー符号により3つの誤りを補
正し、アウター符号により1つの誤り(第1復号器によ
る可能な補正誤り)を補正し、残りの符号により消去を
補正する回路で実行される誤り補正戦略によって実際に
好適な結果が得られるようにする。
では前記インナー符号の8パリティシンボルのうちの多
くとも6パリティシンボルは誤り訂正に用い、残りのパ
リティシンボルは追加の検出マージンとして用い、前記
アウター符号の7パリティシンボルのうちの多くとも2
パリティシンボルは誤り訂正に用い、任意の残りのパリ
ティシンボルは追加の検出マージンとして用いるように
する。これがため、インナー符号により3つの誤りを補
正し、アウター符号により1つの誤り(第1復号器によ
る可能な補正誤り)を補正し、残りの符号により消去を
補正する回路で実行される誤り補正戦略によって実際に
好適な結果が得られるようにする。
【0014】本発明符号化/復号化回路の更に他の例で
は再生モード中前記第1サブ回路によって前記第1誤り
訂正符号により訂正し得るデータワードのみを前記デー
タ転送端子に供給し得るようにする。従って、これは、
実行すべき動作に関する節約のほかに、いわゆるトリッ
クモード(クイックサーチ、スローモーション等)を実
行するための、(本発明符号化/復号化回路からの復号
化データを受ける)可変長さの符号化/復号化回路に対
し有利である。
は再生モード中前記第1サブ回路によって前記第1誤り
訂正符号により訂正し得るデータワードのみを前記デー
タ転送端子に供給し得るようにする。従って、これは、
実行すべき動作に関する節約のほかに、いわゆるトリッ
クモード(クイックサーチ、スローモーション等)を実
行するための、(本発明符号化/復号化回路からの復号
化データを受ける)可変長さの符号化/復号化回路に対
し有利である。
【0015】本発明符号化/復号化回路の更に他の例で
は前記インナー符号および前記アウター符号に対しデー
タワード当たりの訂正情報を記憶する内部メモリをさら
に具えるようにする。これがため、外部SRAMの記憶
スペースを節約することができる。
は前記インナー符号および前記アウター符号に対しデー
タワード当たりの訂正情報を記憶する内部メモリをさら
に具えるようにする。これがため、外部SRAMの記憶
スペースを節約することができる。
【0016】本発明符号化/復号化回路の更に他の例で
は前記制御回路によって単位当たりの信頼し得ないデー
タシンボルの数が所定スレシホルド値以上となる際に警
報信号を発生し得るようにする。ビデオヘッドまたは使
用するテープの摩耗を極めて迅速に識別することができ
る。
は前記制御回路によって単位当たりの信頼し得ないデー
タシンボルの数が所定スレシホルド値以上となる際に警
報信号を発生し得るようにする。ビデオヘッドまたは使
用するテープの摩耗を極めて迅速に識別することができ
る。
【0017】本発明符号化/復号化回路の更に他の例で
は前記符号化/復号化回路を完全に集積化し得るように
する。これがため、標準SRAMと組合わせて簡単に使
用し得る簡潔な回路を達成することができる。
は前記符号化/復号化回路を完全に集積化し得るように
する。これがため、標準SRAMと組合わせて簡単に使
用し得る簡潔な回路を達成することができる。
【0018】
【実施例】図面につき本発明の実施例を説明する。図1
は本発明符号化/復号化回路に使用するに好適なデジタ
ルビデオ装置を示す。デジタル撮像ユニット1.1を各
々がほぼ420000画素を有し、25フレーム(50
フィールド)/秒を発生するCCDカメラとし、これに
よってデジタルビデオデータをビデオプロセッサ1.5
に供給する。このビデオプロセッサでは毎回供給される
2フィールドを合成してメモリ1.7、例えば5−ビッ
トDRAMに記憶する1フレームを形成し得るようにす
る。画素当たりのビデオデータは輝度情報(256のグ
レイ値を表わし得る)およびクロミナンス情報の8ビッ
トを含む。一般に、クロミナンス情報のラスタは、輝度
情報のラスタよりも例えば2×2画素のブロック当たり
2種類の8ビット値で決まる1クロミナンス値だけ粗い
。ビデオプロセッサ1.5では、8×8画素のブロック
、いわゆるDCTブロックが形成され、これは輝度DC
TブロックおよびクロミナンスDCTブロックとして識
別することができる。4つの輝度DCTブロックおよび
これに対応する2つのクロミナンスDCTブロックの組
合わせによっていわゆるDCTユニットを形成する。 シャッフルによりビデオプロセッサ1.5に得られた5
つのDCTブロック毎にいわゆるセグメントを構成する
。シャッフル(混合)には平均化効果があり、これは次
に実行すべきデータの低減に有利である。各DCTブロ
ックを既知の離散余弦変換(および反転DCT)回路1
.9で変換する。次いで、既知の可変長さ符号化/復号
化回路1.10でセグメント(30DCTブロック)当
たり1データの低減を行う。この可変長さ符号化/復号
化回路では、量子化兼可変長さ符号化のような既知の技
術を用いて30*64*8=15,360ビットを30
72ビットに減少する。所望に応じて、この量子化は種
々の手段で並列に実施することができ、その都度最も好
適な手段を選択する。
は本発明符号化/復号化回路に使用するに好適なデジタ
ルビデオ装置を示す。デジタル撮像ユニット1.1を各
々がほぼ420000画素を有し、25フレーム(50
フィールド)/秒を発生するCCDカメラとし、これに
よってデジタルビデオデータをビデオプロセッサ1.5
に供給する。このビデオプロセッサでは毎回供給される
2フィールドを合成してメモリ1.7、例えば5−ビッ
トDRAMに記憶する1フレームを形成し得るようにす
る。画素当たりのビデオデータは輝度情報(256のグ
レイ値を表わし得る)およびクロミナンス情報の8ビッ
トを含む。一般に、クロミナンス情報のラスタは、輝度
情報のラスタよりも例えば2×2画素のブロック当たり
2種類の8ビット値で決まる1クロミナンス値だけ粗い
。ビデオプロセッサ1.5では、8×8画素のブロック
、いわゆるDCTブロックが形成され、これは輝度DC
TブロックおよびクロミナンスDCTブロックとして識
別することができる。4つの輝度DCTブロックおよび
これに対応する2つのクロミナンスDCTブロックの組
合わせによっていわゆるDCTユニットを形成する。 シャッフルによりビデオプロセッサ1.5に得られた5
つのDCTブロック毎にいわゆるセグメントを構成する
。シャッフル(混合)には平均化効果があり、これは次
に実行すべきデータの低減に有利である。各DCTブロ
ックを既知の離散余弦変換(および反転DCT)回路1
.9で変換する。次いで、既知の可変長さ符号化/復号
化回路1.10でセグメント(30DCTブロック)当
たり1データの低減を行う。この可変長さ符号化/復号
化回路では、量子化兼可変長さ符号化のような既知の技
術を用いて30*64*8=15,360ビットを30
72ビットに減少する。所望に応じて、この量子化は種
々の手段で並列に実施することができ、その都度最も好
適な手段を選択する。
【0019】1つ以上のマイクロフォン1.3によって
アナログ−デジタル変換器1.16を経て例えば256
−KビットSRAMのようなメモリ1.8に接続された
オーディオデータプロセッサ1.6にデジタルオーディ
オデータを供給する。一般的に言えば、オーディオデー
タの量をビデオデータの量よりも充分に少なくしてオー
ディオデータを減少する必要のないようにする。前記ブ
ロックをも構成するオーディオデータプロセッサ1.6
のオーディオデータおよび可変長さ符号化/復号化回路
1.10の減少したビデオデータを誤り訂正符号化/復
号化回路1.11に供給し、ここでデータに既知の誤り
訂正符号、例えばリードソロモン積符号を設けるように
する。この種の符号は米国特許第4,802,173号
に記載されている。誤り訂正符号により保護すべき多数
のバイト(または他のデータシンボル)を長方形アレイ
に配列し、その後いわゆるパリティシンボルを冗長符号
の規則に従って各水平行および各垂直列(即ち、各水平
および垂直データワード)に追加し得るようにする。こ
の追加パリティシンボルを有するデータワードは符号ワ
ードと称される。これらパリティシンボルによって、こ
れらが存在する冗長情報を用いて、データの転送中また
は記憶媒体の損傷により生じるバイトの配列の誤り訂正
を行うことができる。この点に関してはリチャード
イーブラフトの著書“誤り制御符号の理論および実際”
、1983年発行、ウエズレイ社、またはエヌ グロ
ーバ およびティーダドレイの著書“技術者用誤り訂
正の実際的な設計”、1982年発行、データシステム
テクノロジー社、コロラド、ブルームフィールドを参照
されたい。
アナログ−デジタル変換器1.16を経て例えば256
−KビットSRAMのようなメモリ1.8に接続された
オーディオデータプロセッサ1.6にデジタルオーディ
オデータを供給する。一般的に言えば、オーディオデー
タの量をビデオデータの量よりも充分に少なくしてオー
ディオデータを減少する必要のないようにする。前記ブ
ロックをも構成するオーディオデータプロセッサ1.6
のオーディオデータおよび可変長さ符号化/復号化回路
1.10の減少したビデオデータを誤り訂正符号化/復
号化回路1.11に供給し、ここでデータに既知の誤り
訂正符号、例えばリードソロモン積符号を設けるように
する。この種の符号は米国特許第4,802,173号
に記載されている。誤り訂正符号により保護すべき多数
のバイト(または他のデータシンボル)を長方形アレイ
に配列し、その後いわゆるパリティシンボルを冗長符号
の規則に従って各水平行および各垂直列(即ち、各水平
および垂直データワード)に追加し得るようにする。こ
の追加パリティシンボルを有するデータワードは符号ワ
ードと称される。これらパリティシンボルによって、こ
れらが存在する冗長情報を用いて、データの転送中また
は記憶媒体の損傷により生じるバイトの配列の誤り訂正
を行うことができる。この点に関してはリチャード
イーブラフトの著書“誤り制御符号の理論および実際”
、1983年発行、ウエズレイ社、またはエヌ グロ
ーバ およびティーダドレイの著書“技術者用誤り訂
正の実際的な設計”、1982年発行、データシステム
テクノロジー社、コロラド、ブルームフィールドを参照
されたい。
【0020】フレーム当たりの輝度DCTブロックの数
は720/8*576/8=90*72=6480であ
る。フレーム当たりでは360/8*288/8*2=
3240輝度DCTブロックが存在する。これがため、
1620DCTユニット/フレーム、または324セグ
メント/フレームが存在する。50Hzのフィールド周
波数の場合には、1フレームを12のいわゆるトラック
に分割する(60Hzのフィールド周波数の場合には、
1フレームを10トラックに分割する)。かかるトラッ
クにはデータシンボルおよびパリティシンボルのほかに
、特に識別および同期情報が含まれる。1トラックのデ
ータシンボルおよびパリティシンボルを以下RSビデオ
ブロックと称する。これがため、ビデオブロック当たり
では27セグメントが存在する。3072ビット(=3
84バイト)の各セグメントによってRSビデオブロッ
クに128バイトの3ラインを構成する。これには1バ
イトの補助データAUX/ライン、例えば経過時間また
はフレーム数に関連するデータが含まれる。これがため
、RSビデオブロックは、81水平データワードおよび
128垂直データワードを構成する128バイトの81
ラインを具える。次いで、誤り訂正符号化/復号化回路
1.11では、構成成分データシンボルはリードソロモ
ン積符号に従って各RSビデオブロックに対して決める
とともに加算する。例えば、まず最初、アウター符号を
垂直データワードに供給し、次いでインナー符号を水平
データワードに供給する。かかるリードソロモン符号に
対する標準式はRS(k+p,k,p+1)であり、こ
こにkは保護すべき符号のデータシンボルの数およびp
はパリティシンボルの数である。アウター符号に対して
は、RS(88,81,8)、即ち、GF(256)全
体に亘って、原始多項式x8 x4 +x3 +x2+
1から導出した符号を用いることができる。インナー符
号に対しては、RS(136,128,9)、即ち、G
F(256)全体に亘って、原始多項式x8 +x4
+x3 +x2 +1から導出した符号を用いることが
できる。
は720/8*576/8=90*72=6480であ
る。フレーム当たりでは360/8*288/8*2=
3240輝度DCTブロックが存在する。これがため、
1620DCTユニット/フレーム、または324セグ
メント/フレームが存在する。50Hzのフィールド周
波数の場合には、1フレームを12のいわゆるトラック
に分割する(60Hzのフィールド周波数の場合には、
1フレームを10トラックに分割する)。かかるトラッ
クにはデータシンボルおよびパリティシンボルのほかに
、特に識別および同期情報が含まれる。1トラックのデ
ータシンボルおよびパリティシンボルを以下RSビデオ
ブロックと称する。これがため、ビデオブロック当たり
では27セグメントが存在する。3072ビット(=3
84バイト)の各セグメントによってRSビデオブロッ
クに128バイトの3ラインを構成する。これには1バ
イトの補助データAUX/ライン、例えば経過時間また
はフレーム数に関連するデータが含まれる。これがため
、RSビデオブロックは、81水平データワードおよび
128垂直データワードを構成する128バイトの81
ラインを具える。次いで、誤り訂正符号化/復号化回路
1.11では、構成成分データシンボルはリードソロモ
ン積符号に従って各RSビデオブロックに対して決める
とともに加算する。例えば、まず最初、アウター符号を
垂直データワードに供給し、次いでインナー符号を水平
データワードに供給する。かかるリードソロモン符号に
対する標準式はRS(k+p,k,p+1)であり、こ
こにkは保護すべき符号のデータシンボルの数およびp
はパリティシンボルの数である。アウター符号に対して
は、RS(88,81,8)、即ち、GF(256)全
体に亘って、原始多項式x8 x4 +x3 +x2+
1から導出した符号を用いることができる。インナー符
号に対しては、RS(136,128,9)、即ち、G
F(256)全体に亘って、原始多項式x8 +x4
+x3 +x2 +1から導出した符号を用いることが
できる。
【0021】この目的のため、誤り訂正符号化/復号化
回路1.11をメモリ1.12、例えば1MビットSR
AMに接続する。かくして、記録モードで符号化された
データ(符号ワード)を既知の変調/復調回路1.13
に供給し、これにより2つの読取り/書込みヘッド1.
14および1.15に供給するためのデータを変調し例
えば磁気テープにデータを記録する。
回路1.11をメモリ1.12、例えば1MビットSR
AMに接続する。かくして、記録モードで符号化された
データ(符号ワード)を既知の変調/復調回路1.13
に供給し、これにより2つの読取り/書込みヘッド1.
14および1.15に供給するためのデータを変調し例
えば磁気テープにデータを記録する。
【0022】ビデオおよびオーディオ信号の再生に対し
ては、2つの読取り/書込みヘッド1.14および1.
15によって磁気テープに記録された符号ワードを読取
り、且つこれらワードを変調/復調回路1.13に供給
し、その後リードソロモン積符号を基にして加算された
パリティシンボルによって復調されたデータを誤り訂正
符号化/復号化回路1.11で訂正する。これがため、
まず最初、水平ビデオおよびオーディオ符号ワードに供
給されたインナー符号を復号し、その後訂正されたデー
タを、オーディオプロセッサ1.6に供給されるオーデ
ィオデータおよび後にアウター符号に従って復号される
ビデオデータに分離し、その後このデータを可変長さ符
号化/復号化回路1.10に供給する。オーディオプロ
セッサ1.6によってオーディオデータをデジタル−ア
ナログ変換器1.17を経てオーディオ出力側1.4に
供給する。次いで、可変長さ符号化/復号化回路1.1
0によって可変長さの符号を復号し、これによって得ら
れたデータビットの数を15,360に追加する。次い
で、このデータをDCT回路1.9に供給し、ここで逆
離散余弦変換を行う。かくして発生したデータをビデオ
プロセッサ1.5に供給し、これによってデータを好適
とするとともにこれをビデオ出力側1.2に供給する。
ては、2つの読取り/書込みヘッド1.14および1.
15によって磁気テープに記録された符号ワードを読取
り、且つこれらワードを変調/復調回路1.13に供給
し、その後リードソロモン積符号を基にして加算された
パリティシンボルによって復調されたデータを誤り訂正
符号化/復号化回路1.11で訂正する。これがため、
まず最初、水平ビデオおよびオーディオ符号ワードに供
給されたインナー符号を復号し、その後訂正されたデー
タを、オーディオプロセッサ1.6に供給されるオーデ
ィオデータおよび後にアウター符号に従って復号される
ビデオデータに分離し、その後このデータを可変長さ符
号化/復号化回路1.10に供給する。オーディオプロ
セッサ1.6によってオーディオデータをデジタル−ア
ナログ変換器1.17を経てオーディオ出力側1.4に
供給する。次いで、可変長さ符号化/復号化回路1.1
0によって可変長さの符号を復号し、これによって得ら
れたデータビットの数を15,360に追加する。次い
で、このデータをDCT回路1.9に供給し、ここで逆
離散余弦変換を行う。かくして発生したデータをビデオ
プロセッサ1.5に供給し、これによってデータを好適
とするとともにこれをビデオ出力側1.2に供給する。
【0023】図2は本発明誤り訂正符号化/復号化回路
1.11を詳細に示す。この誤り訂正符号化/復号化回
路は、記録モードで第1誤り訂正符号に従ってデータを
符号化する第1符号化回路2.2、再生モードで第1誤
り訂正符号に従って符号化されたデータを復号化する第
1復号化回路2.3および第1アドレスカウンタ2.4
を有する第1サブ回路2.1と;記録モードで第2誤り
訂正符号に従ってデータを符号化する第2符号化回路2
.6、再生モードで第2誤り訂正符号に従って符号化さ
れたデータを復号化する第2復号化回路2.7および第
2アドレスカウンタ2.8を有する第2サブ回路2.1
と;記録モードで符号化されていないデータを供給する
とともに再生モードで復号化されたデータを出力するイ
ンターフェース回路2.10および第3アドレスカウン
タ2.11を有する第3サブ回路2.9とを具える。 誤り訂正符号化/復号化回路1.11は、外部メモリ1
.12をできるだけ小さくし得るとともにこのメモリへ
の必要なアクセスを最小限とし得るように構成する。 かかる構成を達成するために、誤り訂正符号化/復号化
回路にスイッチング手段2.12および2.13をさら
に具え、これにより制御回路2.15の制御のもとでこ
れらサブ回路を外部メモリ1.12に接続し得るように
する。スイッチング手段2.12によってアドレスカウ
ンタ2.4,2.8および2.11をメモリ1.12の
アドレス入力および出力ADに接続するとともにスイッ
チング手段2.13によって第1符号化回路2.2、復
号化回路2.3、第2符号化回路2.6、第2復号化回
路2.7およびインターフェース回路2.10をメッセ
ージ1.12のデータ入力および出力I/Oに接続する
。各サブ回路はそれ自体のシステムクロックによって制
御する。これらシステムクロックは例えば13.5MH
zの外部クロック信号から取出し、各システムクロック
は4.5MHzとするとともに互いに例えば0度、12
0度および240度位相推移する。これがため、これら
システムクロックの全部によって使用する13.5MH
zの周波数を決めて制御回路2.15によりスイッチン
グ手段および外部メモリを制御し、この制御回路は外部
クロック信号を受け、システムクロックおよびデータ流
を発生し、アドレスカウンタ2.4,2.8および2.
11と相俟って誤り訂正符号化/復号化回路1.11お
よび外部メモリ1.12において正しいアドレス指定を
行い得るようにする。
1.11を詳細に示す。この誤り訂正符号化/復号化回
路は、記録モードで第1誤り訂正符号に従ってデータを
符号化する第1符号化回路2.2、再生モードで第1誤
り訂正符号に従って符号化されたデータを復号化する第
1復号化回路2.3および第1アドレスカウンタ2.4
を有する第1サブ回路2.1と;記録モードで第2誤り
訂正符号に従ってデータを符号化する第2符号化回路2
.6、再生モードで第2誤り訂正符号に従って符号化さ
れたデータを復号化する第2復号化回路2.7および第
2アドレスカウンタ2.8を有する第2サブ回路2.1
と;記録モードで符号化されていないデータを供給する
とともに再生モードで復号化されたデータを出力するイ
ンターフェース回路2.10および第3アドレスカウン
タ2.11を有する第3サブ回路2.9とを具える。 誤り訂正符号化/復号化回路1.11は、外部メモリ1
.12をできるだけ小さくし得るとともにこのメモリへ
の必要なアクセスを最小限とし得るように構成する。 かかる構成を達成するために、誤り訂正符号化/復号化
回路にスイッチング手段2.12および2.13をさら
に具え、これにより制御回路2.15の制御のもとでこ
れらサブ回路を外部メモリ1.12に接続し得るように
する。スイッチング手段2.12によってアドレスカウ
ンタ2.4,2.8および2.11をメモリ1.12の
アドレス入力および出力ADに接続するとともにスイッ
チング手段2.13によって第1符号化回路2.2、復
号化回路2.3、第2符号化回路2.6、第2復号化回
路2.7およびインターフェース回路2.10をメッセ
ージ1.12のデータ入力および出力I/Oに接続する
。各サブ回路はそれ自体のシステムクロックによって制
御する。これらシステムクロックは例えば13.5MH
zの外部クロック信号から取出し、各システムクロック
は4.5MHzとするとともに互いに例えば0度、12
0度および240度位相推移する。これがため、これら
システムクロックの全部によって使用する13.5MH
zの周波数を決めて制御回路2.15によりスイッチン
グ手段および外部メモリを制御し、この制御回路は外部
クロック信号を受け、システムクロックおよびデータ流
を発生し、アドレスカウンタ2.4,2.8および2.
11と相俟って誤り訂正符号化/復号化回路1.11お
よび外部メモリ1.12において正しいアドレス指定を
行い得るようにする。
【0024】記録モードでは、データ流を制御回路2.
15により次に示すように制御する。可変長さ符号化/
復号化回路1.10によって加えるべき誤り訂正符号に
関し符号化されなかったデータをインターフェース回路
2.10に供給し、このデータを第3サブ回路の4.5
MHzのシステムクロックの背のもとでスイッチング手
段を経て外部SRAM1.12に低レベルで書込むよう
にする。次いで、制御回路2.15の制御のもとで、ア
ドレスカウンタ2.11を外部メモリのポインタとして
用いる。また任意の補助データAUXをインターフェー
ス回路2.10を経て外部メモリに供給することもでき
る。上述したように、データシンボルはRSビデオブロ
ック当たりバイトの81行および128列に配列するた
め、RSビデオブロック当たり128バイトの81水平
データワードおよび81バイトの128垂直データワー
ドが形成されるようになる。第2サブ回路の4.5MH
zシステムクロックの制御のもとで、垂直データワード
を外部SRAMから読取り、次いでこのデータワードを
第2誤り(外部)訂正符号に従って第2符号化回路2.
6で符号化し(即ち、関連するパリティシンボルを決め
)、その後第2誤り訂正符号に関連する計算された(垂
直)パリティシンボルを外部SRAMに書込むため、対
応するデータワードに関連する符号ワード全体をSRA
Mに記憶し得るようにする。従って制御回路2.15の
制御のもとで、アドレスカウンタ2.8は外部メモリの
他のポインタとして作動する。第1サブ回路の4.5M
Hzシステムブロックの制御のもとで、水平データワー
ドを外部SRAMから読取り、次いでこのデータワード
を第1符号化回路2.2の第1(インナー)誤り訂正符
号に従って符号化し、このデータワードを第1誤り訂正
符号に関連する計算された(水平)パリティシンボル(
即ち、水平符号ワード)を記憶しないで、変調/復調回
路1.13に直接供給する。従って制御回路2.15の
制御のもとで、アドレスカウンタ2.4は外部メモリも
他のポインタとして作動する。また、第2(外部)誤り
訂正符号の前に決められた垂直パリティシンボルも水平
データワードを形成し、従ってこの水平データワードは
第1符号化回路2.2で処理されるようになる。この第
1符号化回路2.2のビデオデータの処理の代わりに、
オーディオデータをも(例えば、多重態様で)処理する
。即ち、オーディオプロセッサ1.6によってオーディ
オデータを第1符号化回路2.2に供給し、この回路に
よりこのデータを第1誤り訂正符号と共に供給し、その
後このデータを関連する計算されたパリティシンボルと
共に変調/復調回路1.13に供給する。
15により次に示すように制御する。可変長さ符号化/
復号化回路1.10によって加えるべき誤り訂正符号に
関し符号化されなかったデータをインターフェース回路
2.10に供給し、このデータを第3サブ回路の4.5
MHzのシステムクロックの背のもとでスイッチング手
段を経て外部SRAM1.12に低レベルで書込むよう
にする。次いで、制御回路2.15の制御のもとで、ア
ドレスカウンタ2.11を外部メモリのポインタとして
用いる。また任意の補助データAUXをインターフェー
ス回路2.10を経て外部メモリに供給することもでき
る。上述したように、データシンボルはRSビデオブロ
ック当たりバイトの81行および128列に配列するた
め、RSビデオブロック当たり128バイトの81水平
データワードおよび81バイトの128垂直データワー
ドが形成されるようになる。第2サブ回路の4.5MH
zシステムクロックの制御のもとで、垂直データワード
を外部SRAMから読取り、次いでこのデータワードを
第2誤り(外部)訂正符号に従って第2符号化回路2.
6で符号化し(即ち、関連するパリティシンボルを決め
)、その後第2誤り訂正符号に関連する計算された(垂
直)パリティシンボルを外部SRAMに書込むため、対
応するデータワードに関連する符号ワード全体をSRA
Mに記憶し得るようにする。従って制御回路2.15の
制御のもとで、アドレスカウンタ2.8は外部メモリの
他のポインタとして作動する。第1サブ回路の4.5M
Hzシステムブロックの制御のもとで、水平データワー
ドを外部SRAMから読取り、次いでこのデータワード
を第1符号化回路2.2の第1(インナー)誤り訂正符
号に従って符号化し、このデータワードを第1誤り訂正
符号に関連する計算された(水平)パリティシンボル(
即ち、水平符号ワード)を記憶しないで、変調/復調回
路1.13に直接供給する。従って制御回路2.15の
制御のもとで、アドレスカウンタ2.4は外部メモリも
他のポインタとして作動する。また、第2(外部)誤り
訂正符号の前に決められた垂直パリティシンボルも水平
データワードを形成し、従ってこの水平データワードは
第1符号化回路2.2で処理されるようになる。この第
1符号化回路2.2のビデオデータの処理の代わりに、
オーディオデータをも(例えば、多重態様で)処理する
。即ち、オーディオプロセッサ1.6によってオーディ
オデータを第1符号化回路2.2に供給し、この回路に
よりこのデータを第1誤り訂正符号と共に供給し、その
後このデータを関連する計算されたパリティシンボルと
共に変調/復調回路1.13に供給する。
【0025】再生モードにおけるデータ流は次の通りで
ある。変調/復調回路1.13によってデータ第1符号
化回路2.3に供給し、これにより変調/復調回路1.
13に発生しこれにより急送される識別情報に基づき符
号化された水平データワード(即ち、水平符号ワード)
がオーディオデータに関連するかまたはビデオデータに
関連するかを決めるようにする。オーディオデータは第
1(インナー)誤り訂正符号に従って復号されるととも
にオーディオプロセッサ1.6に供給する。即ち、ビデ
オデータを第1(インナー)誤り訂正符号に従って復号
するとともに訂正し得る場合には第1サブ回路の4.5
MHzシステムクロックの制御のもとで、復号されたデ
ータを外部メモリ1.12に書込むようにする。従って
、制御回路2.15の制御のもとで、アドレスカウンタ
2.4は外部メモリのポインタとして作動する。データ
をメモリに記憶するアドレス指定は変調/復調回路1.
13に発生した識別情報に含まれる。第2サブ回路の4
.5MHzシステムクロックの制御のもとで、第2符号
化回路2.7によって、垂直符号化データワード(垂直
ビデオ復調ワード)を外部SRAMから読取り、これら
ワードを第2誤り訂正符号に従って復号化し、且つ各対
応データワードのこれらデータシンボルのみを復号化に
より訂正された外部メモリに書込む。従って、制御回路
2.15の制御のもとで、外部メモリにおける更に他の
ポインタとして作動する。第3サブ回路の4.5MHz
システムクロックの制御のもとで、復号化データをガメ
モリ1.12から読取り、且つ可変長さ符号化/復号化
回路1.10に供給するか、または補助データAUXと
して出力する。従ってアドレスカウンタ2.11は制御
回路2.15の制御のもとで、外部メモリにおける更に
他のポインタとして作動する。
ある。変調/復調回路1.13によってデータ第1符号
化回路2.3に供給し、これにより変調/復調回路1.
13に発生しこれにより急送される識別情報に基づき符
号化された水平データワード(即ち、水平符号ワード)
がオーディオデータに関連するかまたはビデオデータに
関連するかを決めるようにする。オーディオデータは第
1(インナー)誤り訂正符号に従って復号されるととも
にオーディオプロセッサ1.6に供給する。即ち、ビデ
オデータを第1(インナー)誤り訂正符号に従って復号
するとともに訂正し得る場合には第1サブ回路の4.5
MHzシステムクロックの制御のもとで、復号されたデ
ータを外部メモリ1.12に書込むようにする。従って
、制御回路2.15の制御のもとで、アドレスカウンタ
2.4は外部メモリのポインタとして作動する。データ
をメモリに記憶するアドレス指定は変調/復調回路1.
13に発生した識別情報に含まれる。第2サブ回路の4
.5MHzシステムクロックの制御のもとで、第2符号
化回路2.7によって、垂直符号化データワード(垂直
ビデオ復調ワード)を外部SRAMから読取り、これら
ワードを第2誤り訂正符号に従って復号化し、且つ各対
応データワードのこれらデータシンボルのみを復号化に
より訂正された外部メモリに書込む。従って、制御回路
2.15の制御のもとで、外部メモリにおける更に他の
ポインタとして作動する。第3サブ回路の4.5MHz
システムクロックの制御のもとで、復号化データをガメ
モリ1.12から読取り、且つ可変長さ符号化/復号化
回路1.10に供給するか、または補助データAUXと
して出力する。従ってアドレスカウンタ2.11は制御
回路2.15の制御のもとで、外部メモリにおける更に
他のポインタとして作動する。
【0026】外部メモリに完全なフレームを記憶するた
めには128*81*12*8=995328ビット(
♯バイト/ライン回数♯ライン/RSビデオブロック回
数♯RSブロック/フレーム♯ビット/バイト)を必要
とする。1−MビットSRAMは標準メモリとして用い
る。即ち、これをほぼ1049Kビットとする。残りの
53ビットは対応フレームの6RSビットブロックの他
のパリティシンボルの記憶に用いる(図3参照)。各サ
ブ回路に関連するアドレスカウンタまたはポインタA1
,A2およびA3によって外部メモリを周期的に且つ同
時に走査し、制御回路2.15によってポインタが互い
に追い越しを行わず、従ってこれらシステムクロックの
リズムで進行し得るようにする。制御回路2.15の制
御のもとで、外部メモリのかかる同時且つ周期的な走査
は記憶モードおよび再生モード中逆の順序となるように
する。更に、6RSビデオブロックの垂直パリティシン
ボルは適宜な記憶スペースVP1/7−VP6/12に
周期的に記憶する。例えば記憶スペースVP1/7には
アドレスカウンタのサイクルで位相に依存しRSビデオ
ブロック1のパリティシンボルまたはRSビデオブロッ
ク7のパリティシンボルが含まれる。制御回路2.15
によって、記憶モードにおいてアドレスカウンタA2に
より対応垂直パリティシンボルをこれらがアドレスカウ
ンタA1により読取られた後にのみ消去するとともに再
生モードにおいてアドレスカウンタA1により対応垂直
パリティシンボルをこれらがアドレスカウンタA2によ
り読取られた後にのみ消去し得るようにする。使用すべ
き1MビットSRAMの詳細は128Kビット*8,周
波数13.5MHz.双方向8−ビットバスである。
めには128*81*12*8=995328ビット(
♯バイト/ライン回数♯ライン/RSビデオブロック回
数♯RSブロック/フレーム♯ビット/バイト)を必要
とする。1−MビットSRAMは標準メモリとして用い
る。即ち、これをほぼ1049Kビットとする。残りの
53ビットは対応フレームの6RSビットブロックの他
のパリティシンボルの記憶に用いる(図3参照)。各サ
ブ回路に関連するアドレスカウンタまたはポインタA1
,A2およびA3によって外部メモリを周期的に且つ同
時に走査し、制御回路2.15によってポインタが互い
に追い越しを行わず、従ってこれらシステムクロックの
リズムで進行し得るようにする。制御回路2.15の制
御のもとで、外部メモリのかかる同時且つ周期的な走査
は記憶モードおよび再生モード中逆の順序となるように
する。更に、6RSビデオブロックの垂直パリティシン
ボルは適宜な記憶スペースVP1/7−VP6/12に
周期的に記憶する。例えば記憶スペースVP1/7には
アドレスカウンタのサイクルで位相に依存しRSビデオ
ブロック1のパリティシンボルまたはRSビデオブロッ
ク7のパリティシンボルが含まれる。制御回路2.15
によって、記憶モードにおいてアドレスカウンタA2に
より対応垂直パリティシンボルをこれらがアドレスカウ
ンタA1により読取られた後にのみ消去するとともに再
生モードにおいてアドレスカウンタA1により対応垂直
パリティシンボルをこれらがアドレスカウンタA2によ
り読取られた後にのみ消去し得るようにする。使用すべ
き1MビットSRAMの詳細は128Kビット*8,周
波数13.5MHz.双方向8−ビットバスである。
【0027】上述したように、使用するリードソロモン
積符号は垂直データワードに作動するアウター符号およ
び水平データワードに作動するインナー符号を用いる。 このインナー符号は8パリティシンボルを有し、アウタ
ー符号は7パリティシンボルを有する。誤り訂正戦略は
次の通りである。インナー符号によって単一ビット誤り
(付随的な誤り)を訂正するとともにバースト誤り(ビ
ーム誤りの一群)を検出する。アウター符号によって水
平検出誤り(消去)を訂正するとともに水平復号器によ
る任意の訂正誤りを訂正し得るようにする。この目的の
ため、インナー符号の8パリティシンボルのうちの6パ
リティシンボルを用いて3つの誤りを訂正する。従って
残りの2パリティシンボルは追加の検出マージンとして
作動する。これがため、訂正計算の結果(6つの未知数
を有する6つの式)をこれら目的をチェックする残りの
7番目および8番目の式に挿入して追加の確実性が計算
された訂正の正しさに関して得られるようにする。従っ
て訂正誤りの確率は水平復号器に対しほぼ3*10−7
程度となる(例えば、IEEE トランザクションズ
オン インフォーメイション、1986年Th.
IT−32,5,第701−703頁にアール ジェ
ーマクエリースおよびエル スワンソンにより発表さ
れた論文“復号器誤りに関するリードソロモン符号の確
率”参照)。3以上の誤りが水平データワードで検出さ
れる場合には、バースト誤りが関連することは明らかで
ある。 この場合には後述するように、データワード全体はSR
AMに書込まないで訂正ビットによって全体を消去する
。従って前のフレームからの関連する先行データワード
はメモリ内に留まったままである。或は又インナー符号
の8パリティシンボルのうちの4パリティシンボルを用
いて多くとも2つの誤りの訂正に用いることができる。 この場合には残りの4パリティシンボルを追加の検出マ
ージンとして用いる。アウター符号の7パリティシンボ
ルはその全部を用いて多くとも7つの検出された消去の
訂正に用いることができる。或は又2つのパリティシン
ボルを1つの誤りの訂正に用い、残りの5つのパリティ
シンボルを検出された消去の訂正に用いることもできる
。これがため任意の訂正誤りをも訂正することができる
。また、1つのパリティシンボルを追加の検出マージン
として用いることもできる。
積符号は垂直データワードに作動するアウター符号およ
び水平データワードに作動するインナー符号を用いる。 このインナー符号は8パリティシンボルを有し、アウタ
ー符号は7パリティシンボルを有する。誤り訂正戦略は
次の通りである。インナー符号によって単一ビット誤り
(付随的な誤り)を訂正するとともにバースト誤り(ビ
ーム誤りの一群)を検出する。アウター符号によって水
平検出誤り(消去)を訂正するとともに水平復号器によ
る任意の訂正誤りを訂正し得るようにする。この目的の
ため、インナー符号の8パリティシンボルのうちの6パ
リティシンボルを用いて3つの誤りを訂正する。従って
残りの2パリティシンボルは追加の検出マージンとして
作動する。これがため、訂正計算の結果(6つの未知数
を有する6つの式)をこれら目的をチェックする残りの
7番目および8番目の式に挿入して追加の確実性が計算
された訂正の正しさに関して得られるようにする。従っ
て訂正誤りの確率は水平復号器に対しほぼ3*10−7
程度となる(例えば、IEEE トランザクションズ
オン インフォーメイション、1986年Th.
IT−32,5,第701−703頁にアール ジェ
ーマクエリースおよびエル スワンソンにより発表さ
れた論文“復号器誤りに関するリードソロモン符号の確
率”参照)。3以上の誤りが水平データワードで検出さ
れる場合には、バースト誤りが関連することは明らかで
ある。 この場合には後述するように、データワード全体はSR
AMに書込まないで訂正ビットによって全体を消去する
。従って前のフレームからの関連する先行データワード
はメモリ内に留まったままである。或は又インナー符号
の8パリティシンボルのうちの4パリティシンボルを用
いて多くとも2つの誤りの訂正に用いることができる。 この場合には残りの4パリティシンボルを追加の検出マ
ージンとして用いる。アウター符号の7パリティシンボ
ルはその全部を用いて多くとも7つの検出された消去の
訂正に用いることができる。或は又2つのパリティシン
ボルを1つの誤りの訂正に用い、残りの5つのパリティ
シンボルを検出された消去の訂正に用いることもできる
。これがため任意の訂正誤りをも訂正することができる
。また、1つのパリティシンボルを追加の検出マージン
として用いることもできる。
【0028】これがため、インナー符号およびアウター
符号は共働して作動する。即ち、インナー符号によって
僅かなランダム誤りを訂正するとともにバースト誤りを
検出してアウター符号が既に訂正された消去の位置を確
認しているようにする。インナー復号器およびアウター
復号器間をかように共働させるために、誤り訂正符号化
/復号化回路1.11は第1および第2サブ回路のアド
レスカウンタ2.4および2.8、符号化回路2.2お
よび2.6並びに復号化回路2.3および2.7に接続
された埋設SRAM2.14を具える(図2参照)。再
生モードでは、復号化回路2.3における第1(インナ
ー)誤り訂正符号に従ってビデオデータを復号化した後
および訂正可能な(訂正されたまたは誤りのない)水平
データワードのみをメモリ1.12に書込んだ後、いわ
ゆる訂正ビット各水平データワードに対しメモリ2.1
4に記憶し得るようにする。この訂正ビットは(訂正さ
れたまたは誤りの無い、従って正しい)インナー符号に
よって対応するデータワードが訂正されたか否かを示す
。この場合には発生確率が極めて少ない任意の訂正誤り
は無視する。データワードが正しい場合には訂正ビット
は論理値1を有し、正しくない場合には論理値0を有す
る。これがため論理値0を有する各訂正ビットは消去よ
りなる水平データワードに関連するようになる。第2復
号回路2.7が再生モードにおいて外部メモリからの垂
直データワードを読取る場合には水平データワードに関
連する訂正ビットもメモリ2.14から読取るようにす
る。これがためアウター復号回路によって訂正すべき消
去が位置する箇所を知ることができる。メモリ2.14
においては、垂直データワードに対しこれらが正しいか
否かをも記憶することができる。データワードが正しい
場合には訂正ビットは論理値1を有し、正しくない場合
には論理値0を有する。これがため制御回路によって各
バイトに対する信頼し得る表示を行うことができる。 即ち、対応すバイトを含む水平データワードまたは垂直
データワードが正しい場合には(即ち、バイトに関する
2つの訂正ビットの少なくとも1つが論理値1を有する
場合には)バイトは信頼し得るようになる。この信頼し
得る情報はインターフェース回路2.10を経て可変長
さ符号化/復号化回路1.10に供給することができる
。さらに、信頼し得ないバイトの数に関する所定のスレ
シホルド値を越える場合には表示信号を発生させてテー
プまたはヘッドの品質が不充分であることを示すことが
できる。
符号は共働して作動する。即ち、インナー符号によって
僅かなランダム誤りを訂正するとともにバースト誤りを
検出してアウター符号が既に訂正された消去の位置を確
認しているようにする。インナー復号器およびアウター
復号器間をかように共働させるために、誤り訂正符号化
/復号化回路1.11は第1および第2サブ回路のアド
レスカウンタ2.4および2.8、符号化回路2.2お
よび2.6並びに復号化回路2.3および2.7に接続
された埋設SRAM2.14を具える(図2参照)。再
生モードでは、復号化回路2.3における第1(インナ
ー)誤り訂正符号に従ってビデオデータを復号化した後
および訂正可能な(訂正されたまたは誤りのない)水平
データワードのみをメモリ1.12に書込んだ後、いわ
ゆる訂正ビット各水平データワードに対しメモリ2.1
4に記憶し得るようにする。この訂正ビットは(訂正さ
れたまたは誤りの無い、従って正しい)インナー符号に
よって対応するデータワードが訂正されたか否かを示す
。この場合には発生確率が極めて少ない任意の訂正誤り
は無視する。データワードが正しい場合には訂正ビット
は論理値1を有し、正しくない場合には論理値0を有す
る。これがため論理値0を有する各訂正ビットは消去よ
りなる水平データワードに関連するようになる。第2復
号回路2.7が再生モードにおいて外部メモリからの垂
直データワードを読取る場合には水平データワードに関
連する訂正ビットもメモリ2.14から読取るようにす
る。これがためアウター復号回路によって訂正すべき消
去が位置する箇所を知ることができる。メモリ2.14
においては、垂直データワードに対しこれらが正しいか
否かをも記憶することができる。データワードが正しい
場合には訂正ビットは論理値1を有し、正しくない場合
には論理値0を有する。これがため制御回路によって各
バイトに対する信頼し得る表示を行うことができる。 即ち、対応すバイトを含む水平データワードまたは垂直
データワードが正しい場合には(即ち、バイトに関する
2つの訂正ビットの少なくとも1つが論理値1を有する
場合には)バイトは信頼し得るようになる。この信頼し
得る情報はインターフェース回路2.10を経て可変長
さ符号化/復号化回路1.10に供給することができる
。さらに、信頼し得ないバイトの数に関する所定のスレ
シホルド値を越える場合には表示信号を発生させてテー
プまたはヘッドの品質が不充分であることを示すことが
できる。
【0029】再生モードでは第2(アウター)復号化回
路2.7によって垂直符号ワードの復号中時間を次のよ
うに節約することができる。使用するリードソロモン復
号回路により消去の訂正中正しい値と正しくない値との
間に相違値を発生する(位置が知られている正しくない
バイトの正しい値の計算)場合には論理値“0”を復号
回路に導入するのが有利である。その理由はこの回路に
よって、外部メモリに単に書込む必要のある正しい値を
直接発生するからである。
路2.7によって垂直符号ワードの復号中時間を次のよ
うに節約することができる。使用するリードソロモン復
号回路により消去の訂正中正しい値と正しくない値との
間に相違値を発生する(位置が知られている正しくない
バイトの正しい値の計算)場合には論理値“0”を復号
回路に導入するのが有利である。その理由はこの回路に
よって、外部メモリに単に書込む必要のある正しい値を
直接発生するからである。
【0030】13.5MHzのような高いクロック周波
数で作動し得ない外部SRAM1.12を用いる場合に
は8−ビデータバス構体の代わりに16−ビットデータ
バス構体を用いることができ、従って周波数を半分とす
ることができる。この場合には例えば同一のアドレス指
定を用いる2つの標準1Mビットメモリを並列に使用す
ることができ、従ってサブ回路により存在する8ビット
を16ビットとしてバッファ処理することができ、これ
ら16ビットはその都度スイッチング手段2.13によ
って8−ビット部分に分割し、これら分割部分を1/2
周波数で2つのメモリの各データ入力および出力I/O
に供給する。また逆に、2つのメモリにより1/2周波
数供給される8−ビット部分をスイッチング手段により
合成してその都度その8−ビット部分を元の周波数でサ
ブ回路に供給することができる。
数で作動し得ない外部SRAM1.12を用いる場合に
は8−ビデータバス構体の代わりに16−ビットデータ
バス構体を用いることができ、従って周波数を半分とす
ることができる。この場合には例えば同一のアドレス指
定を用いる2つの標準1Mビットメモリを並列に使用す
ることができ、従ってサブ回路により存在する8ビット
を16ビットとしてバッファ処理することができ、これ
ら16ビットはその都度スイッチング手段2.13によ
って8−ビット部分に分割し、これら分割部分を1/2
周波数で2つのメモリの各データ入力および出力I/O
に供給する。また逆に、2つのメモリにより1/2周波
数供給される8−ビット部分をスイッチング手段により
合成してその都度その8−ビット部分を元の周波数でサ
ブ回路に供給することができる。
【図1】本発明符号化/復号化回路に用いるに好適なデ
ジタルビデオ装置の回路を示すブロック図である。
ジタルビデオ装置の回路を示すブロック図である。
【図2】本発明符号化/復号化回路の構成を示すブロッ
ク図である。
ク図である。
【図3】外部フレームメモリを用いる場合の態様を示す
説明図である。
説明図である。
1.1 デジタル撮像ユニット
1.2
1.3 マイクロフォン
1.4 オーディオ出力
1.5 ビームプロセッサ
1.6 オーディオデータプロセッサ1.7
メモリ 1.8 メモリ 1.9 離散余弦変換回路 1.10 可変長さ符号化/復号化回路1.11
誤り訂正符号化/復号化回路1.12 メモリ 1.13 変調/復調回路 1.14 読取り/書込みヘッド 1.15 読取り/書込みヘッド 1.16 デジタル−アナログ変換器1.17 デ
ジタルーアナログ変換器2.1 第1サブ回路 2.2 第1符号化回路 2.3 第1復号化回路 2.4 第1アドレスカウンタ 2.5 第2サブ回路 2.6 第2符号化回路 2.7 第2復号化回路 2.8 第2アドレスカウンタ 2.9 第3サブ回路 2.10 インターフェース回路 2.11 第3アドレスカウンタ 2.12 スイッチング手段 2.13 スイッチング手段 2.14 SRAM 2.15 制御回路
メモリ 1.8 メモリ 1.9 離散余弦変換回路 1.10 可変長さ符号化/復号化回路1.11
誤り訂正符号化/復号化回路1.12 メモリ 1.13 変調/復調回路 1.14 読取り/書込みヘッド 1.15 読取り/書込みヘッド 1.16 デジタル−アナログ変換器1.17 デ
ジタルーアナログ変換器2.1 第1サブ回路 2.2 第1符号化回路 2.3 第1復号化回路 2.4 第1アドレスカウンタ 2.5 第2サブ回路 2.6 第2符号化回路 2.7 第2復号化回路 2.8 第2アドレスカウンタ 2.9 第3サブ回路 2.10 インターフェース回路 2.11 第3アドレスカウンタ 2.12 スイッチング手段 2.13 スイッチング手段 2.14 SRAM 2.15 制御回路
Claims (18)
- 【請求項1】 符号化するとともに再生モードで第1
誤り補正符号に従ってデータを復号化する第1サブ回路
と、記録モードでデータを符号化するとともに再生モー
ドで第2誤り補正符号に従ってデータを復号化する第2
サブ回路と、記録モードで未符号化データを供給すると
ともに再生モードで符号化されたデータをを出力する第
3サブ回路とを具え、前記第1サブ回路は記録モードで
符号化されたデータを出力するとともに再生モードで符
号化されたデータを供給するに好適とし、各サブ回路は
ある周波数のシステムクロックからのクロック信号を受
けるに好適とし、またこの回路は前記サブ回路に接続さ
れ制御手段により制御されたスイッチング手段を具え、
この制御手段により前記スイッチング手段を経て前記サ
ブ回路をデータ転送用端子と、前記サブ回路のシステム
クロックの周波数の和に少なくとも等しい周波数で外部
フレームメモリに周期的に接続するようにしたことを特
徴とする符号化/復号化回路。 - 【請求項2】 前記システムクロックは同一の周波数
を有するとともに相互に位相推移することを特徴とする
請求項1に記載の符号化/復号化回路。 - 【請求項3】 前記サブ回路のデータ転送端子への接
続は記録および再生中逆の順序で行う用にしたことを特
徴とする請求項1または2に記載の符号化/復号化回路
。 - 【請求項4】 前記第1および第2誤り訂正符号はリ
ードソロモン積符号のそれぞれインナー符号およびアウ
ター符号とすることを特徴とする請求項1に記載の符号
化/復号化回路。 - 【請求項5】 前記アウター符号は(88,81,8
)リードソロモン符号(7パリティシンボル)とし、前
記インナー符号は(136,128,9)リードソロモ
ン符号(8パリティシンボル)とし、双方のリードソロ
モン符号は共にGF(256)に亘ってまたは原始多項
式X8 +X4 +X3 +X2 +1から取出した符
号とすることを特徴とする請求項4に記載の符号化/復
号化回路。 - 【請求項6】 前記インナー符号の8パリティシンボ
ルのうちの多くとも6パリティシンボルは誤り/消去訂
正に用い、残りのパリティシンボルは追加の検出マージ
ンとして用い、前記アウター符号の7パリティシンボル
のうちの多くとも7パリティシンボルは誤り/消去訂正
に用い、任意の残りのパリティシンボルは追加の検出マ
ージンとして用いるようにしたことを特徴とする請求項
5に記載の符号化/復号化回路。 - 【請求項7】 前記インナー符号の8パリティシンボ
ルのうちの多くとも6パリティシンボルは誤り/消去訂
正に用い、残りのパリティシンボルは追加の検出マージ
ンとして用い、前記アウター符号の7パリティシンボル
のうちの多くとも6パリティシンボルは誤り/消去訂正
に用い、任意の残りのパリティシンボルは追加の検出マ
ージンとして用いるようにしたことを特徴とする請求項
5に記載の符号化/復号化回路。 - 【請求項8】 前記インナー符号の8パリティシンボ
ルのうちの多くとも6パリティシンボルは誤り訂正に用
い、残りのパリティシンボルは追加の検出マージンとし
て用い、前記アウター符号の7パリティシンボルのうち
の多くとも7パリティシンボルは消去訂正に用い、任意
の残りのパリティシンボルは追加の検出マージンとして
用いるようにしたことを特徴とする請求項5に記載の符
号化/復号化回路。 - 【請求項9】 前記インナー符号の8パリティシンボ
ルのうちの多くとも6パリティシンボルは誤り訂正に用
い、残りのパリティシンボルは追加の検出マージンとし
て用い、前記アウター符号の7パリティシンボルのうち
の多くとも2パリティシンボルは誤り訂正に用い、任意
の残りのパリティシンボルは追加の検出マージンとして
用いるようにしたことを特徴とする請求項5に記載の符
号化/復号化回路。 - 【請求項10】 前記アウター符号の7パリティシン
ボルのうちの多くとも2パリティシンボルは誤り訂正に
用い、任意の残りのパリティシンボルのうちの少なくと
も1パリティシンボルは追加の検出マージンとして用い
るようにしたことを特徴とする請求項9に記載の符号化
/復号化回路。 - 【請求項11】 再生モード中前記第1サブ回路によ
って前記第1誤り訂正符号により訂正し得るデータワー
ドのみを前記データ転送端子に供給するようにしたこと
を特徴とする請求項1〜10の何れかの項に記載の符号
化/復号化回路。 - 【請求項12】 前記インナー符号および前記アウタ
ー符号に対しデータワード当たりの訂正情報を記憶する
内部メモリをさらに具えることを特徴とする請求項1〜
11の何れかの項に記載の符号化/復号化回路。 - 【請求項13】 前記制御回路によって前記インナー
符号および前記アウター符号に対しデータワード当たり
の訂正情報からデータシンボル当たりの信頼性のある信
号を発生するようにしたことを特徴とする請求項12に
記載の符号化/復号化回路。 - 【請求項14】 前記制御回路によって単位当たりの
信頼し得ないデータシンボルの数が所定スレシホルド値
以上となる際に警報信号を発生するようにしたことを特
徴とする請求項13に記載の符号化/復号化回路。 - 【請求項15】 デジタル撮像ユニット、ビデオプロ
セッサ、DCT回路、可変長さ符号化/復号化回路、変
調/復調回路、少なくとも1つの読出し/書込みヘッド
、および請求項1〜14の何れかの項に記載の符号化/
復号化回路を具えることを特徴とするデジタルビデオ装
置。 - 【請求項16】 前記符号化/復号化回路を完全に集
積化するようにしたことを特徴とする請求項1に記載の
デジタルビデオ装置。 - 【請求項17】 1つの標準フレームメモリを具える
ことを特徴とする請求項15または16に記載のデジタ
ルビデオ装置。 - 【請求項18】 前記フレームメモリを1MビットS
RAMとしたことを特徴とする請求項17に記載のデジ
タルビデオ装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
NL9100218 | 1991-02-07 | ||
NL9100218A NL9100218A (nl) | 1991-02-07 | 1991-02-07 | Encodeer/decodeer-schakeling, alsmede digitaal video-systeem voorzien van de schakeling. |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04320114A true JPH04320114A (ja) | 1992-11-10 |
JP3255681B2 JP3255681B2 (ja) | 2002-02-12 |
Family
ID=19858846
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP02294592A Expired - Fee Related JP3255681B2 (ja) | 1991-02-07 | 1992-02-07 | 符号化/復号化回路 |
Country Status (7)
Country | Link |
---|---|
US (1) | US5469448A (ja) |
EP (1) | EP0498501B1 (ja) |
JP (1) | JP3255681B2 (ja) |
KR (1) | KR100250590B1 (ja) |
AT (1) | ATE151191T1 (ja) |
DE (1) | DE69218648T2 (ja) |
NL (1) | NL9100218A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014507732A (ja) * | 2011-02-24 | 2014-03-27 | エー9.・コム・インコーポレーテッド | グループ形式を用いた可変長データの改良型符号化および復号 |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100269748B1 (ko) * | 1993-01-30 | 2000-10-16 | 윤종용 | 디지탈 vtr의 영상데이타처리방법 및 그 장치 |
KR100285109B1 (ko) * | 1993-04-27 | 2001-03-15 | 윤종용 | 디지탈 영상데이타 처리방법 |
KR100319990B1 (ko) * | 1993-09-29 | 2002-04-22 | 이데이 노부유끼 | 데이타재생방법및데이타재생장치 |
US5583562A (en) * | 1993-12-03 | 1996-12-10 | Scientific-Atlanta, Inc. | System and method for transmitting a plurality of digital services including imaging services |
DE69430293D1 (de) * | 1993-12-16 | 2002-05-08 | Koninkl Philips Electronics Nv | Vorrichtung zur Kodierung und Dekodierung mit einem in Seiten organisierten Speicher (paged memory) |
US5638227A (en) * | 1993-12-17 | 1997-06-10 | Matsushita Electric Industrial Co., Ltd. | Digital data recording and reproducing apparatus |
US6330644B1 (en) * | 1994-10-27 | 2001-12-11 | Canon Kabushiki Kaisha | Signal processor with a plurality of kinds of processors and a shared memory accessed through a versatile control means |
WO1997009789A2 (en) * | 1995-09-08 | 1997-03-13 | Philips Electronics N.V. | Transmitter and receiver apparatus, method for transmitting and method for receiving and record carrier obtained by the method or the transmitter apparatus |
EP0803094B1 (en) * | 1995-11-10 | 2002-02-20 | Koninklijke Philips Electronics N.V. | Method and device for error protection of programmable memories |
US6052415A (en) * | 1997-08-26 | 2000-04-18 | International Business Machines Corporation | Early error detection within an MPEG decoder |
JP3256517B2 (ja) * | 1999-04-06 | 2002-02-12 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 符号化回路、回路、パリティ生成方法及び記憶媒体 |
US6651214B1 (en) * | 2000-01-06 | 2003-11-18 | Maxtor Corporation | Bi-directional decodable Reed-Solomon codes |
KR100566911B1 (ko) * | 2001-06-25 | 2006-04-03 | 주식회사 삼양사 | 약물 전달체용 음이온기-함유 양친성 블록 공중합체 및 그의 양이온성 약물과의 복합체 |
US8055979B2 (en) * | 2006-01-20 | 2011-11-08 | Marvell World Trade Ltd. | Flash memory with coding and signal processing |
US7844879B2 (en) * | 2006-01-20 | 2010-11-30 | Marvell World Trade Ltd. | Method and system for error correction in flash memory |
US7962827B2 (en) * | 2006-03-08 | 2011-06-14 | Marvell World Trade Ltd. | Systems and methods for achieving higher coding rate using parity interleaving |
US8583981B2 (en) * | 2006-12-29 | 2013-11-12 | Marvell World Trade Ltd. | Concatenated codes for holographic storage |
MX2010004148A (es) | 2007-10-15 | 2010-05-17 | Thomson Licensing | Aparatos y metodos para comunicar actividad de modo de rafaga. |
JP2009100222A (ja) * | 2007-10-16 | 2009-05-07 | Toshiba Corp | 低密度パリティ検査符号の復号装置およびその方法 |
US8615698B1 (en) * | 2011-09-28 | 2013-12-24 | Google Inc. | Skewed orthogonal coding techniques |
CN104919433B (zh) | 2013-01-11 | 2017-10-31 | 英派尔科技开发有限公司 | 用于闪存的页面分配 |
CN105074826B (zh) | 2013-02-27 | 2018-01-16 | 英派尔科技开发有限公司 | 存储器装置的基于线性规划的解码 |
US9859925B2 (en) * | 2013-12-13 | 2018-01-02 | Empire Technology Development Llc | Low-complexity flash memory data-encoding techniques using simplified belief propagation |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3831143A (en) * | 1971-11-26 | 1974-08-20 | Computer Science Corp | Concatenated burst-trapping codes |
US4276646A (en) * | 1979-11-05 | 1981-06-30 | Texas Instruments Incorporated | Method and apparatus for detecting errors in a data set |
SG28340G (en) * | 1983-12-16 | 1995-09-18 | Sony Corp | Disk reproducing apparatus |
AU597576B2 (en) * | 1985-05-21 | 1990-06-07 | Sony Corporation | Apparatus for decoding error correcting code |
NL8601446A (nl) * | 1986-06-05 | 1988-01-04 | Philips Nv | Werkwijze en inrichting voor het dekoderen van een blok kodesymbolen dat op twee manieren verdeeld is over kodewoorden die elk door een minimum-afstandssepareerbare kode beschermd zijn. |
JPS63274222A (ja) * | 1987-05-01 | 1988-11-11 | Matsushita Electric Ind Co Ltd | インタ−リ−ブ方法 |
US4998252A (en) * | 1987-08-06 | 1991-03-05 | Sony Corporation | Method and apparatus for transmitting digital data |
US4943964A (en) * | 1987-08-12 | 1990-07-24 | Hitachi, Ltd. | PCM signal reproducing device |
JPS6462027A (en) * | 1987-09-01 | 1989-03-08 | Nippon Conlux Co Ltd | Error correcting circuit |
JP2692096B2 (ja) * | 1987-12-24 | 1997-12-17 | 日本電気株式会社 | 符号誤り訂正回路 |
US5220568A (en) * | 1988-05-31 | 1993-06-15 | Eastman Kodak Company | Shift correcting code for channel encoded data |
DE3838234A1 (de) * | 1988-11-11 | 1990-05-17 | Broadcast Television Syst | Verfahren und schaltungsanordnung zur detektion und korrektur von fehlern in datenworten |
EP0398651B1 (en) * | 1989-05-16 | 1997-04-23 | Canon Kabushiki Kaisha | Device for processing transmitted digital video signal |
US5247523A (en) * | 1989-07-12 | 1993-09-21 | Hitachi, Ltd. | Code error correction apparatus |
JP2870843B2 (ja) * | 1989-08-31 | 1999-03-17 | ソニー株式会社 | 情報伝送装置 |
US5140596A (en) * | 1990-02-20 | 1992-08-18 | Eastman Kodak Company | High speed encoder for non-systematic codes |
-
1991
- 1991-02-07 NL NL9100218A patent/NL9100218A/nl not_active Application Discontinuation
-
1992
- 1992-01-31 AT AT92200268T patent/ATE151191T1/de not_active IP Right Cessation
- 1992-01-31 DE DE69218648T patent/DE69218648T2/de not_active Expired - Fee Related
- 1992-01-31 EP EP92200268A patent/EP0498501B1/en not_active Expired - Lifetime
- 1992-02-01 KR KR1019920001583A patent/KR100250590B1/ko not_active IP Right Cessation
- 1992-02-07 JP JP02294592A patent/JP3255681B2/ja not_active Expired - Fee Related
-
1994
- 1994-02-08 US US08/193,613 patent/US5469448A/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014507732A (ja) * | 2011-02-24 | 2014-03-27 | エー9.・コム・インコーポレーテッド | グループ形式を用いた可変長データの改良型符号化および復号 |
Also Published As
Publication number | Publication date |
---|---|
EP0498501B1 (en) | 1997-04-02 |
ATE151191T1 (de) | 1997-04-15 |
NL9100218A (nl) | 1992-09-01 |
EP0498501A1 (en) | 1992-08-12 |
US5469448A (en) | 1995-11-21 |
JP3255681B2 (ja) | 2002-02-12 |
KR920017378A (ko) | 1992-09-26 |
DE69218648D1 (de) | 1997-05-07 |
DE69218648T2 (de) | 1997-10-02 |
KR100250590B1 (ko) | 2000-04-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH04320114A (ja) | 符号化/復号化回路 | |
US5757824A (en) | Code error correction apparatus | |
US5060077A (en) | Reproduction apparatus having means for initializing flag memories during slow motion and freeze reproduction | |
KR100264505B1 (ko) | 디지탈 데이타 처리장치 | |
KR100200801B1 (ko) | 오류정정장치 | |
JPS6133417B2 (ja) | ||
US5396504A (en) | Error correction system of digital data | |
US5740187A (en) | Data processing using interpolation of first and second information based on different criteria | |
US6047398A (en) | Reproducing method, reproducing apparatus and recording and reproducing apparatus using the same reproducing method, and recording medium having the same method recorded therein | |
JP3809719B2 (ja) | ディジタルビデオ信号処理装置および方法、ディジタルビデオ信号再生装置、復号装置および方法、ならびに、再生装置および方法 | |
US5805618A (en) | Reproducing apparatus for reproducing video information recorded together with error correction codes | |
KR100196927B1 (ko) | 디지털 영상신호 기록/재생장치의 오류정정방법 | |
JP3304217B2 (ja) | 誤り訂正符号化回路、誤り訂正復号化回路、誤り訂正符号化・復号化回路、および、それを用いたディジタル装置 | |
KR0144975B1 (ko) | 싱크코드 인터리브장치 및 방법 | |
JPH0783275B2 (ja) | エラ−訂正符号の復号装置 | |
KR0170653B1 (ko) | 디지탈 비데오테이프레코더의 디코더 | |
JPH07176149A (ja) | データ記録方法 | |
JP3768640B2 (ja) | 再生装置 | |
JPH09246996A (ja) | エラー訂正装置 | |
KR20000020028A (ko) | 플래시 메모리의 엔코딩 및 디코딩 방법 | |
JPH09246998A (ja) | エラー訂正装置 | |
JPH07107785B2 (ja) | 再生ビデオデータの処理装置 | |
JPH09246997A (ja) | エラー訂正装置 | |
JPH06284396A (ja) | 画像再生装置 | |
JPH0644696A (ja) | ディジタルビデオ信号の記録装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |