JPH0431773A - Measuring device for impedance - Google Patents
Measuring device for impedanceInfo
- Publication number
- JPH0431773A JPH0431773A JP13687090A JP13687090A JPH0431773A JP H0431773 A JPH0431773 A JP H0431773A JP 13687090 A JP13687090 A JP 13687090A JP 13687090 A JP13687090 A JP 13687090A JP H0431773 A JPH0431773 A JP H0431773A
- Authority
- JP
- Japan
- Prior art keywords
- current
- sine wave
- signal
- voltage
- measured
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 claims abstract description 40
- 238000012360 testing method Methods 0.000 claims description 17
- 238000002847 impedance measurement Methods 0.000 claims 1
- 238000006243 chemical reaction Methods 0.000 abstract description 10
- 230000015654 memory Effects 0.000 description 24
- 238000012937 correction Methods 0.000 description 23
- 238000005259 measurement Methods 0.000 description 16
- 238000004364 calculation method Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 230000010363 phase shift Effects 0.000 description 7
- 230000001360 synchronised effect Effects 0.000 description 7
- 230000006870 function Effects 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000005283 ground state Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 101100444142 Neurospora crassa (strain ATCC 24698 / 74-OR23-1A / CBS 708.71 / DSM 1257 / FGSC 987) dut-1 gene Proteins 0.000 description 1
- 101710104624 Proline/betaine transporter Proteins 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 230000001186 cumulative effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000001915 proofreading effect Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Landscapes
- Measurement Of Resistance Or Impedance (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は各種の抵抗器、インダクタ、キャパシタ、或
はこれらの複合回路のインピーダンスを測定するインピ
ーダンス測定装置に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an impedance measuring device for measuring the impedance of various resistors, inductors, capacitors, or composite circuits thereof.
被測定体に交流電圧を印加し、被測定体に流れる電流を
正弦波成分と余弦波成分に同期検波し、その検波出力信
号により被測定体のインピーダンスを求めるようにした
インピーダンス測定装置が実用されている。An impedance measuring device has been put into practical use that applies an alternating current voltage to the measured object, synchronously detects the current flowing through the measured object into sine wave components and cosine wave components, and determines the impedance of the measured object from the detected output signal. ing.
第7図及び第8図に従来のこの種のインピーダンス測定
装置を示す、第7図のインピーダンス測定装置では、方
形波発生器11は互に90°位相が異なる0°位相方形
波信号と、90°位相方形波信号とを出力する。7 and 8 show conventional impedance measuring devices of this kind. In the impedance measuring device shown in FIG. Outputs a phase square wave signal.
0@位相方形波信号は低域通過が波器12により正弦波
信号に変換され、その正弦波信号はバッファ増幅器13
で増幅されて被測定体14に印加される。The low pass of the 0@phase square wave signal is converted into a sine wave signal by the wave generator 12, and the sine wave signal is converted to a sine wave signal by the buffer amplifier 13.
The signal is amplified and applied to the object to be measured 14.
被測定体14を流れる電流IDII〒が電流−電圧変換
器15に取込まれ、電圧信号IP1に変換されて切替ス
イッチ16の一方の固定接点Aに与えられる。The current IDII〒 flowing through the object to be measured 14 is taken into the current-voltage converter 15, converted into a voltage signal IP1, and applied to one fixed contact A of the changeover switch 16.
切替スイッチ16の他方の入力端子には被測定体14に
印加した電圧信号VMを与える。The voltage signal VM applied to the object to be measured 14 is applied to the other input terminal of the changeover switch 16 .
V□にv8
1□i 二 17ノRt
R2は電流−電圧変換器15の帰還抵抗器の抵抗値であ
る。V□ to v8 1□i 2 17 no Rt R2 is the resistance value of the feedback resistor of the current-voltage converter 15.
Vn、lxは切替スイッチ16によって同期検波器21
と22に選択的に与えられる。同期検波器21には基準
信号として0°位相方形波信号が与えられ、また同期検
波信号22には90°位相方形波信号が与えられ、これ
ら同期検波信号21と22で電圧信号V工と18の正弦
波成分と余弦波成分に分離して同期検波(ベクトル検波
)される、同期検波器21.22の検波出力は積分回路
23.24で積分し、平滑化して切替スイッチ25に与
えられる。Vn and lx are connected to the synchronous detector 21 by the changeover switch 16.
and 22 are selectively given. A 0° phase square wave signal is given to the synchronous detector 21 as a reference signal, and a 90° phase square wave signal is given to the synchronous detection signal 22. These synchronous detection signals 21 and 22 generate voltage signals V and 18. The detection outputs of the synchronous detectors 21 and 22 are separated into a sine wave component and a cosine wave component and subjected to synchronous detection (vector detection).
切替スイッチ25は正弦波成分の検波出力V。The selector switch 25 outputs the detected output V of the sine wave component.
と、余弦波成分の検波出力■、とを選択して取出し、A
D変換器26でAD変換して演算表示器27に与え、Z
ntrr−(VN /111 ) ・Reを演算し、そ
の演算結果を被測定体14のインピーダンス値として表
示する。Select and extract the detection output of the cosine wave component and A.
It is AD converted by the D converter 26 and given to the calculation display 27, and the Z
ntrr-(VN/111)·Re is calculated, and the calculation result is displayed as an impedance value of the object to be measured 14.
■ 電流−電圧変換回路の周波数応答特性の為に被測定
体14に与える正弦波信号の周波数を変えると同期検波
器2工と22に与えられる電圧信号IMの振幅及び位相
が変化し、これにより測定誤差が生じる。■ Due to the frequency response characteristics of the current-voltage conversion circuit, when the frequency of the sine wave signal applied to the object under test 14 is changed, the amplitude and phase of the voltage signal IM applied to the synchronous detectors 2 and 22 change. Measurement errors will occur.
■ 電流−電圧変換器15で用いられる演算増幅器のオ
ープンループ利得は、入力側が開放されたとき発振しな
い程度の利得に制限されるため、利得が不足し、電流−
電圧変換器の入力点が完全な仮想接地状態にならない、
このために■9とVIIUTに差が生じ測定誤差が生じ
る。■ The open-loop gain of the operational amplifier used in the current-voltage converter 15 is limited to a gain that does not oscillate when the input side is open, so the gain is insufficient and the current -
The input point of the voltage converter is not completely virtual grounded,
For this reason, there is a difference between ■9 and VIIUT, resulting in a measurement error.
■ 電流−電圧変換器I5の入力が完全に仮想接地状態
にならないから被測定体14に流れる電1IDt+アの
一部がケーブル等の容量C6を流れる。(2) Since the input of the current-voltage converter I5 is not completely in a virtual ground state, a portion of the current 1IDt+a flowing to the object to be measured 14 flows through the capacitor C6 of the cable or the like.
これによって被測定体14を流れる電流I DUTと電
圧信号に変換されたI工との間に差が止し、これも測定
誤差となる。第8図はこれらの欠点を解決するために電
流−電圧変換回路15を改良した従来例である。As a result, there is no difference between the current I DUT flowing through the object to be measured 14 and the I output converted into a voltage signal, which also causes a measurement error. FIG. 8 shows a conventional example in which the current-voltage conversion circuit 15 is improved in order to solve these drawbacks.
第8図a点にはI DUTが流れ込みb点の電圧■。The I DUT flows into point a in Figure 8, and the voltage at point b is ■.
■。■.
がIIILI7=−となるように帰還ループが動作R1 する。The feedback loop operates so that IIILI7=- do.
この方式では、電流−電圧変換回路15の周波数応答特
性、オープンループ利得の制限、a点の仮想接地誤差が
すべて解決され正確なインピーダンス解析が可能となる
。In this method, the frequency response characteristic of the current-voltage conversion circuit 15, the limit on the open loop gain, and the virtual grounding error at point a are all resolved, making it possible to perform accurate impedance analysis.
しかし、構成が複雑でしかも電流−電圧変換回路15の
ループ安定後にさらにベクトル検波を行うため高速化し
にくい欠点がある。However, the configuration is complicated, and since vector detection is further performed after the loop of the current-voltage conversion circuit 15 is stabilized, it is difficult to increase the speed.
また、試験周波数を変更する場合第7図に示す低域通過
が波器12及び第8図に示す低域通過が波器12’、1
2”の遮断周波数を変更する必要がある。In addition, when changing the test frequency, the low-pass wave generator 12 shown in FIG. 7 and the low-pass wave wave generators 12' and 1 shown in FIG.
It is necessary to change the cutoff frequency of 2”.
この発明の目的は被測定体に与える正弦波信号の周波数
を変えても誤差が生じることがなく。また電流−電圧変
換器を構成する演算増幅器の利得を高く採り、演算増幅
器の入力端子を完全に仮想接地することができる高速、
高精度インピーダンス測定装置を比較的簡単な構成でし
かも安価に提供しようとするものである。An object of the present invention is to prevent errors from occurring even if the frequency of the sine wave signal applied to the object to be measured is changed. In addition, the gain of the operational amplifier constituting the current-voltage converter is high, and the input terminal of the operational amplifier can be completely virtually grounded.
The objective is to provide a high-precision impedance measuring device with a relatively simple configuration and at low cost.
第1図にこの発明によるインピーダンス測定装置の構成
概念図を示す。FIG. 1 shows a conceptual diagram of the structure of an impedance measuring device according to the present invention.
正弦波発生器31がら被測定体14に正弦波信号が与え
られ、被測定体14に電流I DtJTが流れる。この
電流111t17は電流−電圧変換器15を構成する演
算増幅器15Aの仮想設地点に流れ込む。A sine wave signal is applied to the object under test 14 from the sine wave generator 31, and a current IDtJT flows through the object under test 14. This current 111t17 flows into the virtual installation point of the operational amplifier 15A that constitutes the current-voltage converter 15.
演算増幅15Aで増幅した信号は乗算器21゜22に入
力される。The signal amplified by the operational amplifier 15A is input to multipliers 21 and 22.
乗算器21と22には基準信号として正弦波信号sin
と、余弦信号cosとがそれぞれ正弦波発生器32、余
弦信号発生器33がら与えられ、ベクトル検波する。Multipliers 21 and 22 receive a sine wave signal sin as a reference signal.
and cosine signal cos are provided by a sine wave generator 32 and a cosine signal generator 33, respectively, and vector detection is performed.
乗算器21と22の検波出力は積分i23と24で積分
され、平滑化されて切替スイッチ25に取出される。切
替スイッチ25はAD変換器26にベクトル検波された
正弦波成分(実部)と余弦波成分(虚部)とを選択して
入力し、AD変換して演算表示部27に入力し、被測定
体I4のインピーダンスを表示する。The detection outputs of the multipliers 21 and 22 are integrated by integrations i23 and 24, smoothed, and taken out to the changeover switch 25. The changeover switch 25 selects and inputs the vector-detected sine wave component (real part) and cosine wave component (imaginary part) to the AD converter 26, converts them into AD, and inputs them to the arithmetic display section 27. The impedance of body I4 is displayed.
この発明の特徴とする構成は第1図に示す点線で囲んだ
帰還回路40の構成である。The characteristic configuration of the present invention is the configuration of the feedback circuit 40 shown in FIG. 1 and surrounded by a dotted line.
つまり積分器23と24で平滑化したベクトル検波信号
を乗算器34.35に与え、乗算器34では乗算器21
においてベクトル検波された正弦波成分■、に正弦波発
生器36から出力される正弦波Sinを乗算する0乗算
器35では乗算器22においてベクトル検波された余弦
波成分v五に余弦波発生器37から出力される余弦波c
osを乗算し、その東軍結果を加算器38で加算し、既
知の抵抗値Rfを持つ帰還抵抗器39を通して演算増幅
器15Aの入力端子に帰還させた構成を特徴とするもの
である。In other words, the vector detection signal smoothed by the integrators 23 and 24 is applied to the multiplier 34.
A 0 multiplier 35 multiplies the vector-detected sine wave component V5 by the sine wave Sin output from the sine wave generator 36, and a cosine wave generator 37 multiplies the vector-detected cosine wave component cosine wave c output from
os is multiplied, the East Force result is added by an adder 38, and the result is fed back to the input terminal of the operational amplifier 15A through a feedback resistor 39 having a known resistance value Rf.
二の帰還回路40の接続によって演算増幅器15Aは電
流−電圧変換器として動作する。つまり演算増幅器15
Aと帰還回路4oとによって電流−電圧変換器15が構
成される。By connecting the second feedback circuit 40, the operational amplifier 15A operates as a current-voltage converter. In other words, operational amplifier 15
A and the feedback circuit 4o constitute a current-voltage converter 15.
帰還抵抗器39を通じて演算増幅器15Aに帰還される
電流ifは被測定体14を流れる電流工□アと同じ値I
エア=Lとなる。つまり演算増幅器15Aから出力され
る電圧■、11が常にV、、、=Qとなるように帰還電
流i、が変化し、自動平衡ループが構成される。The current if fed back to the operational amplifier 15A through the feedback resistor 39 has the same value I as the current I flowing through the object under test 14.
Air=L. In other words, the feedback current i changes so that the voltages 1, 11 output from the operational amplifier 15A are always V, . . . =Q, and an automatic balancing loop is formed.
被測定体14のインピーダンス特性によって1!JUT
が正弦波成分であったとすると、V mPPはa −5
in(a+ t )となる、このa −5in(a+
t)の成分は乗算器21でベクトル検波され積分器23
がら正弦検波出力■、として出力される。1 depending on the impedance characteristics of the object to be measured 14! JUT
If is a sine wave component, V mPP is a −5
This a −5in(a+
The component of
It is output as a sine detection output.
正弦検波出力■7に乗算器34で正弦波5in(ωt)
乗算されVl ・5rn(ωt)となって抵抗器39に
与えられ、電流jfに変換されて帰還され入力電流1o
ut=−一 ・5in(ωt)と平衡する(Gは演算増
幅器15Aの利得)。Sine detection output ■7 and multiplier 34 generate sine wave 5in (ωt)
The product is multiplied by Vl・5rn(ωt), which is applied to the resistor 39, converted to current jf, and fed back to input current 1o.
Balanced with ut=-1.5in (ωt) (G is the gain of the operational amplifier 15A).
ループが平衡している間、正弦検波出力V、が出力され
続ける。この正弦検波出力■1は切替スイッチ25を通
じてAD変換器26に取込ま、演算表示器27でインピ
ーダンス値が表示される。While the loop is balanced, the sine detection output V continues to be output. This sine detection output (1) is taken into the AD converter 26 through the changeover switch 25, and the impedance value is displayed on the calculation display 27.
一方V 、rrがb −cos(ωt )であった場合
は乗算器22のベクトル検波によって余弦検波出力■。On the other hand, when V and rr are b-cos(ωt), the vector detection of the multiplier 22 produces a cosine detection output ■.
が出力される。この余弦検波出方■iは乗算器35で余
弦波COSが乗算され、帰還抵抗器39で電流ifに変
換されて演算増幅器15Aに帰還されを相殺し、ループ
が平衡する。is output. This cosine detection output (i) is multiplied by a cosine wave COS in a multiplier 35, converted into a current if in a feedback resistor 39, and fed back to the operational amplifier 15A to cancel it out and balance the loop.
ループが平衡している間接分器24は余弦検波出力V、
を出力し続ける。この余弦検波出力v轟を切替スイッチ
25を通じてAD変換器26に取込み、そのAD変換値
を演算表示器27に与えインピーダンス値を表示す。The indirect divider 24 whose loop is balanced has a cosine detection output V,
continues to output. This cosine detection output v is taken into the AD converter 26 through the changeover switch 25, and the AD converted value is given to the calculation display 27 to display the impedance value.
さらにv、11がC−5in(ωt+θ)=a−sin
(ωt) 十b−cos(ωt)であった場合はそれぞ
れ乗算器21.22から正弦検波出力vrと余弦検波出
力■iが出力され、その検波出力V1とV。Furthermore, v, 11 is C-5in(ωt+θ)=a-sin
(ωt) If it is 10b-cos(ωt), a sine detection output vr and a cosine detection output ■i are output from the multipliers 21 and 22, respectively, and the detection outputs V1 and V.
にそれぞれ乗算器34と35で正弦波5in(ωt〕と
余弦波cos (ωt)が乗算されて演算増幅器15A
に帰還され、入力電流−一・5in(ωt+θ)が相殺
されループが平衡する。are multiplied by a sine wave 5in (ωt) and a cosine wave cos (ωt) in multipliers 34 and 35, respectively, and then output to an operational amplifier 15A.
The input current -1.5 in (ωt+θ) is canceled out and the loop is balanced.
ループが平衡している間、積分器23と24は正弦検波
出力v1と余弦検波出力V、を出力し続ける。この正弦
検波出力■、と余弦検波出力■。While the loop is balanced, the integrators 23 and 24 continue to output the sine detection output v1 and the cosine detection output V. This sine detection output ■, and cosine detection output ■.
は切替スイッチ25でAD変換器26に交互に与えられ
、演算表示器27で演算されて被測定体14のインピー
ダンスが表示される。is alternately applied to the AD converter 26 by the changeover switch 25, and is calculated by the calculation display 27 to display the impedance of the object to be measured 14.
第4図及び第5図に乗算器21.22及び3435の構
成を示す、この例では4象限乗算器を構成した場合を示
す、入力端子り、にオフセットバイナリディジタルデー
タ0FBDDATを与える。このオフセットバイナリデ
ィジタフレデータ0FBDDA丁の各ビットの信号は第
5図に示す二つの抵抗ラダー回路RRD、とRRD、の
スイッチs、、St、s、−・・S、、S、、、に与え
られ、これらスイッチ31〜S @ + 1をオン、オ
フ操作してDA変換動作する。FIGS. 4 and 5 show the configurations of the multipliers 21, 22 and 3435. In this example, a four-quadrant multiplier is constructed. Offset binary digital data 0FBDDAT is applied to the input terminal. The signals of each bit of this offset binary digital data 0FBDDA are applied to the switches s, , St, s, ...S, , S, , of the two resistor ladder circuits RRD and RRD shown in Fig. 5. DA conversion is performed by turning on and off these switches 31 to S@+1.
各乗算器21.22及び34.35のアナログ入力端子
R11fに入力されるアナログ入力信号ANは二つの演
算増幅器OP1とOP、の各一方の入力端子に与えられ
る。The analog input signal AN input to the analog input terminal R11f of each multiplier 21.22 and 34.35 is applied to one input terminal of each of the two operational amplifiers OP1 and OP.
演算増幅器OP、とOP、はそれぞれ帰還抵抗Rによっ
て利得1の増幅器として動作する。Operational amplifiers OP and OP operate as amplifiers with a gain of 1 due to feedback resistors R, respectively.
一方の演算増幅器OPIにはその非反転入力端子にアナ
ログ入力信号ANが与えられ、他方の演算増幅器OP
zにはその反転入力端子に与えられる。従って二つの演
算増幅器OP、とOP、は互に位相が逆転したアナログ
電圧信号V、とv2を出力し、これらアナログ電圧信号
V、とV、は抵抗ラダー回路RRD、とRRD、の電圧
入力端子■、に与えられる。One operational amplifier OPI is given an analog input signal AN to its non-inverting input terminal, and the other operational amplifier OP
z is applied to its inverting input terminal. Therefore, the two operational amplifiers OP and OP output analog voltage signals V and v2 whose phases are opposite to each other, and these analog voltage signals V and V are the voltage input terminals of the resistor ladder circuits RRD and RRD. ■, given to.
抵抗ラダー回路RRD、とRRD、の出力端子Q2とQ
lを共通電位点に接続すると共に、抵抗ラダー回路RR
D+ とRRDtの各出力端子Q1とQ2を共通接続し
出力端子1.に接続する。Output terminals Q2 and Q of the resistance ladder circuit RRD, and RRD,
l to a common potential point, and resistor ladder circuit RR
D+ and RRDt output terminals Q1 and Q2 are commonly connected to output terminal 1. Connect to.
この回路構成においてアナログ入力信号ANとオフセッ
トバイナリディジタルデータ0FBDDATがAN=
a −5in(ωt +θン0FBDDAT−1+5
in(ωt )であったとすると、演算増幅器OP +
とOP tの出力電圧V、と■、は
Vl = a −5in(ωt+θ)Vt =
a −5in(ωt+θ)となる。In this circuit configuration, the analog input signal AN and the offset binary digital data 0FBDDAT are AN=
a −5in(ωt +θn0FBDDAT−1+5
If in(ωt), then the operational amplifier OP +
and the output voltage V of OP t, and ■, are Vl = a −5in(ωt+θ)Vt =
a −5in(ωt+θ).
このとき抵抗ラダー回路RRD+ とRRDzの出力電
流i、とi!は
il =b ・(1+sin art) ・V+it
−b ・(1−5in ωt) ・V。At this time, the output currents i, and i! of the resistor ladder circuits RRD+ and RRDz. is il = b ・(1+sin art) ・V+it
-b ・(1-5in ωt) ・V.
となり、出力電流■。、は
1oar=i++it −2a −5in(a+t+θ
) ・5in(ωt )となる。Therefore, the output current is ■. , is 1oar=i++it −2a −5in(a+t+θ
) ・5in(ωt).
この回路構成によれば、演算増幅器OP、とOP、はア
ナログ入力信号ANにのみ周波数帯域が要求されている
ため、理想的なバッファ及び反転出力が可能であり、デ
ィジタル変調出力電流10uアの周波数帯域に制限を与
えない。According to this circuit configuration, since the operational amplifiers OP and OP require a frequency band only for the analog input signal AN, ideal buffering and inverted output are possible, and the frequency of the digital modulation output current 10μA is Does not limit bandwidth.
またディジタル入力端子りに与えるオフセットバイナリ
ディジタルデータ0FBODATの切替わり時に電流1
1のスパイクノイズと電流i!のスパイクノイズが発生
しても、これらのスパイクノイズは互に逆位相で発生し
、相殺される。Also, when the offset binary digital data 0FBODAT applied to the digital input terminal is switched, the current is 1.
1 spike noise and current i! Even if spike noises occur, these spike noises are generated in opposite phases and cancel each other out.
更に出力を流1ouアは2倍になるためSN化が6dB
向上する利点が得られる。Furthermore, since the output current is doubled, the SN conversion is 6 dB.
Benefit from increased benefits.
以上説明したこの発明によれば電流〜電圧変換器15を
構成する帰還ループは乗算器21と22の出力側で直流
信号に変換される。この結果試験角周波数5in(ωt
)に係わりなく、演算増幅器15Aのオーブン利得を高
く採ることができる。つまり演算増幅器15Aのオープ
ン利得を高く採っても発振が起きるおそれがない。According to the invention described above, the feedback loop constituting the current-to-voltage converter 15 is converted into a DC signal at the output side of the multipliers 21 and 22. As a result, the test angular frequency was 5 inches (ωt
), the oven gain of the operational amplifier 15A can be set high. In other words, even if the open gain of the operational amplifier 15A is set high, there is no risk of oscillation occurring.
従って演算増幅器15Aの入力点の仮想接地は完全な状
態となり、被測定体14の電圧測定誤差及び電流測定誤
差を著るしく小さくすることができる。Therefore, the virtual grounding of the input point of the operational amplifier 15A becomes perfect, and the voltage measurement error and current measurement error of the object to be measured 14 can be significantly reduced.
一方上述では特に説明しなかったが、正弦波発生器31
と余弦波発生器37に位相調整機能を持たせると更に測
定確度を高めることができる。On the other hand, although not specifically explained above, the sine wave generator 31
If the cosine wave generator 37 is provided with a phase adjustment function, the measurement accuracy can be further improved.
その様子を第2図を用いて説明する。The situation will be explained using FIG. 2.
第2図に示す31,32.及び36は第1図で説明した
と同じ正弦波発生器、33.37は余弦波発生器を示す
、これらの構成は第3図で説明する。31, 32 shown in FIG. and 36 are the same sine wave generators as explained in FIG. 1, and 33 and 37 are cosine wave generators. Their configurations will be explained in FIG.
第2回で特に説明する点は校正機能を持たせた点である
。つまり被試験体14と電流−電圧変換器15を構成す
る演算増幅器15Aとの間にモード切替スイッチ41を
設け、モード切替スイッチ41の切替によって電流測定
モード(接点aに倒す)と電圧測定及び校正モード(接
点すに倒す)とに切替ることかできるように構成してい
る。The point that will be explained in particular in Part 2 is the provision of a proofreading function. In other words, a mode changeover switch 41 is provided between the test object 14 and the operational amplifier 15A constituting the current-voltage converter 15, and by switching the mode changeover switch 41, the current measurement mode (closed to contact a) and voltage measurement and calibration are performed. It is configured so that it can be switched to either mode (contacts are pushed down).
電流測定モードでは第1図に示したと同捧に被測定体1
4の一端側に正弦波発生器31から与えられる正弦波電
圧vl、otが与えられ、他端側はモード切替スイッチ
41を通じて演算増幅器15Aの反転入力端子に接続さ
れる。In the current measurement mode, the object to be measured 1 is
A sine wave voltage vl, ot from a sine wave generator 31 is applied to one end of 4, and the other end is connected to an inverting input terminal of an operational amplifier 15A through a mode changeover switch 41.
モード切替スイッチ41を接点a側に倒し、校正モード
に切替ると、被測定体14の他端はモード切替スイッチ
41によって共通電位に接続され、演算増幅器15Aの
反転入力端子には被測定体14の代りに校正用抵抗器4
2が接続される。この校正用抵抗器42は広い周波数範
囲にわたって純抵抗として動作する特性のものを使用す
る。When the mode changeover switch 41 is turned to the contact a side to switch to the calibration mode, the other end of the object under test 14 is connected to the common potential by the mode changeover switch 41, and the inverting input terminal of the operational amplifier 15A is connected to the object under test 14. Calibration resistor 4 instead of
2 is connected. The calibration resistor 42 used has the characteristic of operating as a pure resistance over a wide frequency range.
従って被測定体14の代りに校正用抵抗器42を接続し
た場合には演算増幅器15Aから出力される電圧信号V
errは正弦波成分だけになるはずである。Therefore, when the calibration resistor 42 is connected instead of the object to be measured 14, the voltage signal V output from the operational amplifier 15A
err should be only a sine wave component.
然し乍ら回路の位相特性等によって乗算器22に与えら
れる信号に位相回転が生じると、乗算器22で直交誤差
が生じる。このためこの位相回転量を修正して正弦波発
生器32から乗算器21に与えられる正弦波信号と校正
用抵抗器42を通じて演算増幅器15Aに与えられる信
号の位相差がゼロとなるように校正する。However, if a phase rotation occurs in the signal applied to the multiplier 22 due to the phase characteristics of the circuit, an orthogonal error occurs in the multiplier 22. Therefore, the amount of phase rotation is corrected to calibrate so that the phase difference between the sine wave signal given from the sine wave generator 32 to the multiplier 21 and the signal given to the operational amplifier 15A through the calibration resistor 42 becomes zero. .
このためには切替スイッチ25をa側に倒し、積分器2
3と低域通過が波器43を通じて出力される信号v1が
Oとなるように正弦波発生器31の位相θ1を設定する
。このとき設定される位相θ、は本来設定すべき値から
90″ずれているから本来設定すべき位相θ、はθ、+
−(rad)に修正して第3図に示す補正データメモリ
301に記憶する。To do this, turn the selector switch 25 to side a, and integrator 2
The phase θ1 of the sine wave generator 31 is set so that the signal v1 output through the wave generator 43 has a low-pass waveform of 0. The phase θ set at this time is deviated from the value that should be set by 90″, so the phase θ that should originally be set is θ,+
-(rad) and stored in the correction data memory 301 shown in FIG.
つまりこの場合には正弦検波出力■、が最大値になるよ
うに調整しなければならないが、最大値に設定する作業
はむずかしい。このためθ1を本来の位相値から −(
rad)ずらし、これによってて正弦検波出力v1がV
、=0になるようにθ。In other words, in this case, the sine detection output ■ must be adjusted to the maximum value, but setting it to the maximum value is difficult. Therefore, θ1 is changed from the original phase value to −(
rad), and as a result, the sine detection output v1 becomes V
, = 0 so that θ.
を調整すれば0点は比較的簡単で然も正確に合せること
かできる。従って0点に設定し、その調整値θ1をθ、
+ −(rad)に修正すれば正しい位相値を得る
ことができる。By adjusting , the 0 point can be set relatively easily and accurately. Therefore, set the 0 point, and set the adjustment value θ1 to θ,
Correct phase values can be obtained by correcting to +-(rad).
次に切替スイッチ25を接点す側に倒し、今度は余弦波
発生器37の位相θ2を調整する。この場合には余弦検
波出力■、が■、=0となるようにθ、を調整すればよ
い。θ2も第3図に示す補正データメモリ301に記憶
する。(校正用抵抗器42が純抵抗であるため)。Next, the changeover switch 25 is turned to the contact side, and the phase θ2 of the cosine wave generator 37 is adjusted this time. In this case, θ may be adjusted so that the cosine detection output ■, becomes ■,=0. θ2 is also stored in the correction data memory 301 shown in FIG. (Because the calibration resistor 42 is a pure resistance).
以上で位相の校正が完了する。Phase calibration is now complete.
次に乗算器21と22のベクトル検波利得を校正する。Next, the vector detection gains of multipliers 21 and 22 are calibrated.
つまり正弦波発生器31と余弦波発生器37において位
相θ8.θ2とを調整すると、これら正弦波発生H31
と余弦波発生器37がら出力される正弦波5in(ωt
+01)と余弦波cos(ωt+θ2) の振幅が変化
する不都合がある。That is, in the sine wave generator 31 and the cosine wave generator 37, the phase θ8. By adjusting θ2, these sine wave generation H31
and a sine wave of 5 inches (ωt) output from the cosine wave generator 37
+01) and the amplitude of the cosine wave cos(ωt+θ2) change.
その理由は正弦波発生器31及び余弦波発生器37は第
3図に示すようにディジタル波形記憶器312.314
と、これらディジタル波形記憶器312及び314にア
ドレス信号を与えるフェーデスアキュームレータ308
とによって構成される。The reason for this is that the sine wave generator 31 and cosine wave generator 37 are connected to digital waveform stores 312 and 314 as shown in FIG.
and a fade accumulator 308 that provides address signals to these digital waveform stores 312 and 314.
It is composed of
ディジタル波形記憶器312及び314は波形データが
アドレス順に書込まれており、位相θ、。Waveform data is written in the digital waveform memories 312 and 314 in address order, and the phase θ.
θ8を変更するには、その続出アドレスが例えば1.1
1,21.31・・・101番地を繰返し続出している
状態から、例えば2,12,22,32゜・・・102
番地を読出すように変更して位相θ1゜θ2を変更する
構造のため、ディジタル波形記憶器に記憶されている最
大振幅値を必ず読出すことにならないことと、続出アド
レスの変更により最大振幅値が記憶されているアドレス
との相対位置が変わるため、読出されてDA変換されて
出力される波形の振幅がわずかではあるが変化する。To change θ8, the subsequent address must be 1.1, for example.
For example, from a state where addresses 1, 21, 31...101 are repeated one after another, for example, 2, 12, 22, 32°... 102
Because of the structure in which the phase θ1°θ2 is changed by changing the address to be read, the maximum amplitude value stored in the digital waveform memory is not necessarily read out, and the maximum amplitude value is changed by changing the address successively. Since the relative position with respect to the address where it is stored changes, the amplitude of the waveform that is read out, DA-converted, and output changes, albeit slightly.
この振幅の変化は乗算器21と22のベクトル検波出力
V1とV、を変化させる不都合があるため、ここでは実
部検波利得補正係数aと虚部利得補正係数b(以下単に
利得補正係数と称す)を求める。Since this change in amplitude has the disadvantage of changing the vector detection outputs V1 and V of the multipliers 21 and 22, here, the real part detection gain correction coefficient a and the imaginary part gain correction coefficient b (hereinafter simply referred to as gain correction coefficients) are used. ).
利得補正係数aとbは次のようにして求める。Gain correction coefficients a and b are determined as follows.
モード切替スイッチ41を接点a側に倒し、切替スイッ
チ25を接点す側に倒した状態で正弦波発生器31の位
相θ1を例えば、
θI(i) =ψ、十Δθ・i (rad)(i=0〜
10.ψ+:i=Oのときの01の値π
つまりθ1十 −に修正する前の01の値、変化させる
。With the mode changeover switch 41 turned to the contact a side and the changeover switch 25 turned to the contact side, the phase θ1 of the sine wave generator 31 is set to, for example, θI(i) = ψ, + Δθ・i (rad) (i =0~
10. ψ+: The value π of 01 when i=O, that is, the value of 01 before being corrected to θ10 −, is changed.
その微小な位相変化θ8..に対する乗算器44の検波
出力信号■、をす18.として、b=Σ
b (i)
により虚部検波利得係数すを算出する。The minute phase change θ8. .. The detection output signal (■) of the multiplier 44 for 18. The imaginary part detection gain coefficient S is calculated by b=Σ b (i).
モード切替スイッチ41を接点aに倒した状態のまま切
替スイッチ25を接点a側に戻し、θ+(D=ψ、+−
+ Δθ・j (rad)としてθ、(j)を設定した
ときのベクトル検波出力■2をa(j)とするとき、
a # Σ a(j)
を測定する。With the mode selector switch 41 in contact a position, return the selector switch 25 to contact a side, θ+(D=ψ, +-
+ Δθ·j (rad) when θ, (j) is set and vector detection output ■2 is a(j), then measure a # Σ a(j).
を記憶する。Remember.
以上の動作を試験角周波数ωを変更して実行し、角周波
数ω毎に利得補正係数aとbを求め、装置の校正が完了
する。The above operation is executed by changing the test angular frequency ω, gain correction coefficients a and b are obtained for each angular frequency ω, and the calibration of the device is completed.
ここで第2図に示した正弦波発生器31,32゜36と
余弦波発生器33.35について第3図を用いて説明す
る。Here, the sine wave generators 31, 32.degree. 36 and cosine wave generators 33, 35 shown in FIG. 2 will be explained using FIG. 3.
第3図に示す例では位相調整が可能な正弦波発生器31
と余弦波発生器37を一つのディジタル波形メモリ31
2にフェーズアキュームレータ308及び位相調整手段
309とによって構成した場合を示す。In the example shown in FIG. 3, a sine wave generator 31 with phase adjustment is possible.
and cosine wave generator 37 into one digital waveform memory 31
2 shows a case configured with a phase accumulator 308 and a phase adjustment means 309.
また正弦波発生器32.36と余弦波発生器33はディ
ジタル波形メモリ314とフェーズアキュームレータ3
08とによって構成した場合を示す。Further, the sine wave generators 32 and 36 and the cosine wave generator 33 are connected to the digital waveform memory 314 and the phase accumulator 3.
08 is shown.
位相調整手段309はこの例では二つのラッチ回路30
9Aと309Bとを有し、この二つのラッチ回路309
Aと309Bに先に説明した位相設定値θ、とθ、に対
応するP、とP、が補正データメモリ301からストア
される。In this example, the phase adjustment means 309 includes two latch circuits 30.
9A and 309B, these two latch circuits 309
A and 309B, P and P corresponding to the phase setting values θ and θ described above are stored from the correction data memory 301.
ラッチ回路309Aと309Bにストアされた二つの位
相補正データPIとP2はデータセレクタ309Cによ
って選択されて取出される。Two phase correction data PI and P2 stored in latch circuits 309A and 309B are selected and taken out by data selector 309C.
つまりディジタル波形メモリ312は正弦波信号5in
(ωt)と余弦波信号C05(ωt)とを交互に発生す
る。このために位相補正データP1とP2はデータセレ
クタ309Cによって交互に選択され、加算器311に
与えられる。In other words, the digital waveform memory 312 has a sine wave signal of 5 inches.
(ωt) and a cosine wave signal C05(ωt) are alternately generated. For this purpose, phase correction data P1 and P2 are alternately selected by data selector 309C and provided to adder 311.
加算器311にはフェーズアキュームレータ308から
のディジタル波形メモリ312を読出すためのアドレス
データが与えられ、このアドレスデータに位相補正デー
タP、とPtが加算されてディジタル波形メモリ312
に与えられる。Address data for reading out the digital waveform memory 312 from the phase accumulator 308 is given to the adder 311, and phase correction data P and Pt are added to this address data to read out the digital waveform memory 312.
given to.
ディジタル波形メモリ312から読出されたディジタル
波形データはラッチ回路315と318に交互にラッチ
される。つまりラッチ回路315には正弦波データが出
力されるタイミングでラッチ指令が与えられて正弦波デ
ータがラッチされ、またラッチ回路318には余弦波デ
ータが読出されるタイミングでラッチ指令が与えられ、
余弦波データがラッチされる。Digital waveform data read from digital waveform memory 312 is alternately latched by latch circuits 315 and 318. In other words, a latch command is given to the latch circuit 315 at the timing when the sine wave data is output, and the sine wave data is latched, and a latch command is given to the latch circuit 318 at the timing when the cosine wave data is read out.
Cosine wave data is latched.
ラッチ回路315にラッチされた正弦波データは余弦波
データをラッチするラッチ回路318のラッチタイミン
グと一致してラッチ回路316に移され、正弦波データ
と、余弦波データとを同一タイミングで出力するように
構成している。The sine wave data latched by the latch circuit 315 is transferred to the latch circuit 316 in accordance with the latch timing of the latch circuit 318 that latches the cosine wave data, so that the sine wave data and the cosine wave data are output at the same timing. It is composed of
ラッチ回路316にラッチした正弦波データ5in(ω
t+θ1)はDA変換器317に与えられ、DA変換器
317でDA変換されて出力端子323にアナログの正
弦波信号を出力する。この正弦波信号が第2図に示す低
域通過が波器45とバッファ増幅器46、可変減衰器4
7を通じて被試験体14と校正用抵抗器42との接続点
に与えられる。The sine wave data 5 inches (ω
t+θ1) is given to the DA converter 317, which converts it from analog to analog and outputs an analog sine wave signal to the output terminal 323. This sine wave signal is transmitted through a wave generator 45, a buffer amplifier 46, a variable attenuator 4, and a low-pass filter shown in FIG.
7 to the connection point between the test object 14 and the calibration resistor 42 .
ラッチ回路318にラッチされた余弦波データcos
(ωt+θ2)は出力端子324に出力され、この余弦
波データcos (ωを十〇、)は第2図に示す乗算器
35のデータ入力端子に与えられる。Cosine wave data cos latched in latch circuit 318
(ωt+θ2) is output to the output terminal 324, and this cosine wave data cos (ω is 10) is applied to the data input terminal of the multiplier 35 shown in FIG.
フェーズアキュームレータ308は周波数を規定するた
めの増分データをラッチするラッチ回路308Aと、こ
のラッチ回路308Aにラッチした増分データを累積加
算する加算器308Bと、この加算器308Bで加算し
た結果を一時記憶して加算器308Bに帰還させると共
に外部の加算器311と移相回路313に累積加算値を
与えるラッチ回路308Cとによりて構成される。The phase accumulator 308 includes a latch circuit 308A that latches incremental data for defining a frequency, an adder 308B that cumulatively adds the incremental data latched to the latch circuit 308A, and temporarily stores the result of addition by the adder 308B. It is configured by a latch circuit 308C that feeds back the accumulated value to the adder 308B and also provides an external adder 311 and a phase shift circuit 313 with the cumulative addition value.
ラッチ回路308Aには演算表示器27を構成するCP
[I303から補正データメモリ301に書込まれた周
波数設定inがストアされる0周波数設定値mの値に比
例してディジタル波形メモリ312.314の続出速度
が規定され、読出される正弦波データと余弦波データの
周波数が規定される。The latch circuit 308A has a CP that constitutes the calculation display 27.
[The frequency setting in written in the correction data memory 301 from I303 is proportional to the value of the zero frequency setting value m stored, and the successive output speed of the digital waveform memories 312 and 314 is defined, and the readout sine wave data and The frequency of cosine wave data is defined.
フェーズアキュームレータ308とディジタル波形メモ
リ314との間に移相回路313が設けられる。移相回
路313はディジタル波形メモリ314に与える続出ア
ドレスデータに01と90@の移相量を与える。この移
相回路313の構成を第6図に示す。A phase shift circuit 313 is provided between phase accumulator 308 and digital waveform memory 314. The phase shift circuit 313 applies phase shift amounts of 01 and 90@ to successive address data applied to the digital waveform memory 314. The configuration of this phase shift circuit 313 is shown in FIG.
移相回路313はディジタルの角度信号を移相させる動
作を行なう、この移相回路313はマルチプレクサ31
3Aと、排他的論理和回路313Bと、インバータ31
3Cとによって構成することができる。The phase shift circuit 313 performs an operation of shifting the phase of the digital angle signal.
3A, exclusive OR circuit 313B, and inverter 31
3C.
マルチプレクサ313Aは入力端子AI、A2及びBl
、B2と出力端子Ql、Q2と、制御端子A/Bとを有
し、制御端子A/Bに与える論理に応じて入力端子Al
、A2が選択されて出力端子Ql、Q2に接続される状
態と、入力端子Bl。Multiplexer 313A has input terminals AI, A2 and Bl.
, B2, output terminals Ql, Q2, and control terminals A/B, and input terminals Al and B2 according to the logic applied to the control terminals A/B.
, A2 is selected and connected to the output terminals Ql and Q2, and the input terminal Bl.
B2が出力端子Ql、Q2に接続される状態とに切替え
られる。B2 is switched to the state where it is connected to output terminals Ql and Q2.
入力端子Bl、B2にはフェーズアキュームレータ30
8から出力される波形メモリ314に書込まれる波形デ
ータの0@〜3601に対応したアドレス信号の最上位
ビットMSBと、その一つの下のビットMSB−1が与
えられる0例えばMSBとMSB−1が0,0のとき0
1に対応したアドレスを読出し、0.1のとき90°の
アドレスを読出し、1.0のとき180@のアドレスを
読出し、1゜1のとき270°のアドレスを読出すもの
とすると、
MSBと列5B−1が0,0のとき、入力端子At。A phase accumulator 30 is connected to the input terminals Bl and B2.
The most significant bit MSB of the address signal corresponding to 0@~3601 of the waveform data written to the waveform memory 314 output from 8 and the bit below that one MSB-1 are given. For example, MSB and MSB-1 0 when is 0,0
If we read the address corresponding to 1, read the 90° address when it is 0.1, read the 180° address when it is 1.0, and read the 270° address when it is 1°1, then the MSB and When column 5B-1 is 0,0, input terminal At.
A2には0.1が与えられ、入力端子Bl、B2より9
0°進んだアドレスデータが与えられる。0.1 is given to A2, and 9 from input terminal Bl and B2.
Address data advanced by 0° is given.
またMSBとMSB−1が0.1のとき入力端子AI。Also, when MSB and MSB-1 are 0.1, input terminal AI.
A2には1. Oが与えられ、入力端子B1. B2
より901進んだアドレスデータが与えられる。A2 has 1. O is given, and the input terminals B1. B2
Address data advanced by 901 is given.
MSB ト145B−1b<1. 0 (180” )
ノトキ入力端子AI、A2には1.1 (270°)
が与えられる。MSB 145B-1b<1. 0 (180”)
1.1 (270°) for Notoki input terminals AI and A2
is given.
このようにして入力端子AI、A2には入力端子B1.
B2のアドレスより90°位相が進んだアドレス信号が
与えられ、ディジタル波形メモリ314からディジタル
の正弦波データ5in(ωt)を読出すタイミングでは
フェーズアキュームレータ308からディジタル波形メ
モリ314に与えるアドレス信号をそのまま与え、余弦
波データC05(ωt)を読出すタイミングではディジ
タル波形メモリ314から読出す信号を90@移相させ
る量だけアドレスをシフトさせたアドレス信号をディジ
タル波形メモリ314に与える。In this way, input terminals AI and A2 are connected to input terminals B1.
An address signal whose phase is 90° ahead of the address of B2 is given, and at the timing of reading digital sine wave data 5 in (ωt) from the digital waveform memory 314, the address signal given from the phase accumulator 308 to the digital waveform memory 314 is given as is. , at the timing of reading cosine wave data C05 (ωt), an address signal whose address is shifted by an amount that shifts the phase of the signal read from the digital waveform memory 314 by 90 @ is applied to the digital waveform memory 314.
このようにしてラッチ回路319と322には交互に正
弦波データ5in(ωt)と余弦波データC08(ωt
)が読出される。ラッチ回路319に読出された正弦波
データ5in(ωt)はラッチ回路322に余弦波デー
タCO5(ωt)をラッチするタイミングでランチ回路
321に移され、正弦波データ5in(a+t)と、余
弦波データCOS <ωt)とをタイミングを合せて更
新し、出力端子325と326に出力する。In this way, the latch circuits 319 and 322 alternately receive sine wave data 5 inches (ωt) and cosine wave data C08 (ωt).
) is read. The sine wave data 5 inches (ωt) read out to the latch circuit 319 is transferred to the launch circuit 321 at the timing when the latch circuit 322 latches the cosine wave data CO5 (ωt), and the sine wave data 5 inches (a+t) and the cosine wave data COS <ωt) is updated at the same timing and output to output terminals 325 and 326.
出力端子325に出力されたディジタルの正弦波データ
5in(ωt)は第2図に示した乗算器21と34に与
えられる。また出力端子326に出力されたディジタル
の余弦波データCO5(ωt)ば第2図に示した乗算器
22と35に与えられる。The digital sine wave data 5in (ωt) outputted to the output terminal 325 is applied to the multipliers 21 and 34 shown in FIG. Further, the digital cosine wave data CO5(ωt) outputted to the output terminal 326 is applied to the multipliers 22 and 35 shown in FIG.
尚、第3図に示す306はクロック発生器を示し、この
クロック発生器306でディジタル波形メモリ312,
314を読出す周波数f、の倍の周波数2f、のクロッ
クを発生し、このクロックを分周器307で2に分周し
、続出速度に対応した周波数f1の信号を得る。この周
波数1.のクロック信号はラッチ308C,315,3
,6317,318,319,321,322及び移相
回路313に与えられる。Note that 306 shown in FIG. 3 indicates a clock generator, and this clock generator 306 controls the digital waveform memory 312,
A clock with a frequency 2f, which is twice the frequency f at which the data 314 is read out, is generated, and this clock is divided by 2 by a frequency divider 307 to obtain a signal with a frequency f1 corresponding to the successive output speed. This frequency 1. The clock signal of latches 308C, 315, 3
, 6317, 318, 319, 321, 322 and the phase shift circuit 313.
また演算表示器27はCPU303は、このCPU30
3を所定の順序で動作させるプログラムを収納したRO
M302と、上述した補正データメモリ301と、表示
器304とによって構成される。In addition, the calculation display 27 indicates that the CPU 303 is
RO that stores the program that operates 3 in a predetermined order.
M302, the above-mentioned correction data memory 301, and a display 304.
CPt1303ばランチ回11r309A、309Bと
308Aに与えるラッチ指令信号り、、t、□、L、と
、モード切替スイッチ41を切替制御する制御信号SI
と、切替スイッチ25を制御する制御信号Sつを出力す
る。CPt1303 is a latch command signal given to lunch time 11r309A, 309B and 308A, t, □, L, and a control signal SI for switching and controlling the mode changeover switch 41.
Then, control signals S for controlling the changeover switch 25 are output.
■ 被試験体14に与える正弦波信号5in(ωt+θ
1)の角周波数ωよりラッチ回路308Aにラッチする
初期値mを設定する。■ Sine wave signal 5 inches (ωt+θ
The initial value m to be latched in the latch circuit 308A is set from the angular frequency ω of 1).
ω・ 211
n:ラッチ回路308Aから加算器308Eに与える初
wI値ディジタルデータのビット数。ω・211 n: Number of bits of initial wI value digital data given from latch circuit 308A to adder 308E.
■ 補正データメモリ301より試験角周波数ωに対応
した位相補正データθ2(ω)を読出し、この位相補正
データからラッチ回路3゜9Bにセットする補正値Pオ
を算出する。(2) Read phase correction data θ2(ω) corresponding to the test angular frequency ω from the correction data memory 301, and calculate a correction value Po to be set in the latch circuit 3°9B from this phase correction data.
■
(θt(ω)十−π12”
■ 補正データメモリ301より試験角周波数ωに対応
した位相補正データθ1(ω)を読出し、この位相補正
データからラッチ回路309Aにラッチする補正値P1
を算出する。■ (θt (ω) 1 - π12”) Read the phase correction data θ1 (ω) corresponding to the test angular frequency ω from the correction data memory 301, and from this phase correction data, the correction value P1 is latched into the latch circuit 309A.
Calculate.
■ モード切替スイッチ41を接点a(校正用抵抗器4
2を選択)、切替スイッチ25を接点aに倒す、このと
き低域通過が波器43が出力する電圧を■1.(電圧ベ
クトル実部)として演算表示器27に取込む。■ Connect the mode selector switch 41 to contact a (calibration resistor 4
2), turn the selector switch 25 to contact a, and at this time, the low-pass waveform converter 43 outputs a voltage of ■1. (voltage vector real part) is taken into the calculation display 27.
■ モード切替スイッチ41を接点a、切替スイッチ2
5を接点すに切替え、このとき低域通過が波器44が出
力する電圧をVl、(電圧ベクトル虚部)として演算表
示器27に取込む。■ Mode changeover switch 41 is set to contact a, changeover switch 2
5 is switched to a contact point, and at this time, the voltage outputted by the low-pass wave generator 44 is taken into the arithmetic display 27 as Vl, (imaginary part of the voltage vector).
■ モード切替スイッチ41を接点b(被測定体を選択
)、切替スイッチ25を接点aに倒し、このとき低域通
過が波器43が出力する電圧を1゜(1流ベクトル実部
)として演算表示器27に取込む。■ Set the mode selector switch 41 to contact b (selecting the object to be measured) and set the selector switch 25 to contact a, and at this time, calculate the low-pass frequency with the voltage output by the wave generator 43 being 1° (real part of the first current vector). The information is captured on the display 27.
■ モード切替スイッチ41を接点b、切替スイッチ2
5を接点すに倒し、このとき低域通過が波器44が出力
する電圧1+−(電流ベクトル虚部)として演算表示器
27に取込む。■ Mode changeover switch 41 is set to contact b, changeover switch 2
5 is turned into a contact point, and at this time, the low-pass signal is taken into the arithmetic display 27 as the voltage 1+- (imaginary part of the current vector) output by the wave generator 44.
■ 演算表示器27を構成する補正データメモIJ30
1(第3図)より試験角周波数ωに対応した利得補正値
α(ω)を読み出し、以下の演算式より被測定体14の
インピーダンス2、を算出し、表示する。■ Correction data memo IJ30 that constitutes the calculation display 27
1 (FIG. 3), the gain correction value α(ω) corresponding to the test angular frequency ω is read out, and the impedance 2 of the object to be measured 14 is calculated from the following equation and displayed.
V la+J ” Im ・(X (a) )Zx==
Rest
1 @@+jI Im・α(ω)
Rp*t:校正用抵抗器42の抵抗値
Z、Iの式は以下の如くして算出される。この発明の測
定系は
1!a=Vooy / Rt
(Iffla :演算増幅器15Aの入力電流、VOL
IT :帰還傾向器39に与えられる帰還電圧、R1
:帰還抵抗器39の抵抗[)
が成立する帰還回路を構成している。V la + J ” Im ・(X (a) ) Zx==
Rest 1 @@+jI Im·α(ω) Rp*t: The resistance values Z and I of the calibration resistor 42 are calculated as follows. The measurement system of this invention is 1! a=Vooy/Rt (Iffla: input current of operational amplifier 15A, VOL
IT: Feedback voltage given to feedback trend generator 39, R1
:The resistance [) of the feedback resistor 39 constitutes a feedback circuit in which the following is established.
そこでVaot=(Vm +jVb Hcr(a+))
・Bによって決定されているのでモード切替えスイッ
チ41が接点a(@にあるとき、v、=v、、。So Vaot=(Vm +jVb Hcr(a+))
- Since it is determined by B, when the mode changeover switch 41 is at contact a (@, v, = v, .
Vb=V1@であり、Vooy / Rt ・=Vn
ur/ R,、、であるから
V++uy=(Rrer/Rr)νOtl?=(Rr*
v/Rr) ’ (Vma+jV+m ・(X ((1
1)) ・β −(11β:DA変換器317.低域通
過済波器45バッファ増幅器46の伝達関数)
モード切替スイッチ41が接点す側にあるとき、
V 、 = 1 m−、V −−I I−テあり、Vo
ut/Rt””11107から
e
(])、 (2)式より
DUT
1 *dJ I Is・α(ω)
となる。Vb=V1@, Vooy/Rt ・=Vn
ur/R,,, so V++uy=(Rrer/Rr)νOtl? =(Rr*
v/Rr) ' (Vma+jV+m ・(X ((1
1)) ・β − (11β: Transfer function of DA converter 317, low-pass filter 45, buffer amplifier 46) When the mode changeover switch 41 is on the contact side, V, = 1 m−, V −− I I-te included, Vo
From ut/Rt''11107, e (]), and from equation (2), DUT 1 *dJ I Is・α(ω) is obtained.
以上説明したようにこの発明によれば電流−電圧変換ル
ープ内で一旦直流信号に変換されるため、試験角周波数
に係わりなく、オープンループ利得を高くすることがで
きる。As explained above, according to the present invention, since the signal is once converted into a DC signal within the current-voltage conversion loop, the open loop gain can be increased regardless of the test angular frequency.
よって電流−電圧変換器15において、入力電流1 i
nが完全な仮想接地状態となり、被測定電圧の測定誤差
、被測定電流の測定誤差が非常に少なくなる。Therefore, in the current-voltage converter 15, the input current 1 i
n is in a completely virtual ground state, and the measurement error of the voltage to be measured and the measurement error of the current to be measured are extremely reduced.
■、(ベクトル実部)及びvb (ベクトル虚部)に
よって合成されるV。、Jアは試験角周波数毎にそのベ
クトル利得係数α(ω)及びベクトル直交角θt (ω
)を校正しているから、試験角周波数に係わりなく高精
度なJmmが検波される。(2) V, which is synthesized by (vector real part) and vb (vector imaginary part). , JA is its vector gain coefficient α(ω) and vector orthogonal angle θt(ω
) is calibrated, highly accurate Jmm can be detected regardless of the test angular frequency.
乗算器21.22及び34.35を第4図に示した構成
とし、更に温度バランスがとれていれば測定確度は校正
用抵抗器42の精度で決定される。If the multipliers 21, 22 and 34, 35 are configured as shown in FIG. 4, and the temperature is balanced, the measurement accuracy is determined by the accuracy of the calibration resistor 42.
つまりこの発明によれば数PPIIオーダの測定確度が
実現できる。因みに従来の装置は100PP■が限界で
あった。In other words, according to the present invention, measurement accuracy on the order of several PPII can be achieved. Incidentally, the limit of conventional equipment was 100PP■.
従ってこの発明によれば測定精度の高いインピーダンス
測定装置を提供することができる。Therefore, according to the present invention, it is possible to provide an impedance measuring device with high measurement accuracy.
第1図はこの発明の概略の構成及び概念を説明するため
の概念図、第2図は第1図に示したインピーダンス測定
装置の更に詳しい構成を説明するためのブロック図、第
3図は第2図に示したインピーダンス測定装置に信号を
与える回路の実施例を説明するためのブロック図、第4
図は第2図に示した乗算器の構成を説明するための接続
図、第5図は第4図の乗算器に用いる抵抗ラダー回路の
構成を説明するための接続図、第6図は第3図に示した
移相器の構成を説明するための接続図、第7図及び第8
図は従来の技術を説明するためのブロック図である。
14・・・被測定体、15・・・電流−電圧変換器。
21.22,34.35・・・乗算器、31・・・正弦
波発生器、40・・・帰還回路。FIG. 1 is a conceptual diagram for explaining the general structure and concept of the present invention, FIG. 2 is a block diagram for explaining the more detailed structure of the impedance measuring device shown in FIG. 1, and FIG. 2 is a block diagram for explaining an embodiment of a circuit that provides a signal to the impedance measuring device shown in FIG. 4.
The figure is a connection diagram for explaining the configuration of the multiplier shown in Figure 2, Figure 5 is a connection diagram for explaining the configuration of the resistance ladder circuit used in the multiplier in Figure 4, and Figure 6 is Connection diagrams for explaining the configuration of the phase shifter shown in FIG. 3, FIGS. 7 and 8
The figure is a block diagram for explaining the conventional technology. 14...Measurement object, 15...Current-voltage converter. 21.22, 34.35... Multiplier, 31... Sine wave generator, 40... Feedback circuit.
Claims (1)
、被測定体を流れる電流を電流−電圧変換器を構成する
演算増幅器を通じて電圧信号として取出すと共に、この
電圧信号に正弦波信号と余弦波信号によってベクトル検
波して正弦波成分と余弦波成分に分離して出力し、この
検波出力信号によって被測定体のインピーダンスを算出
するインピーダンス測定装置において、 上記正弦波成分と余弦波成分のそれぞれの検波出力に正
弦波信号と余弦波信号を乗算し、その乗算出力信号を加
算し、この加算結果を既知の抵抗値を持つ抵抗器を介し
て上記電流−電圧変換器を構成する演算増幅器に帰還さ
せ、この帰還ループによって上記演算増幅器を電流−電
圧変換器として動作させるように構成したことを特徴と
するインピーダンス測定装置。(1) Apply a sine wave signal from a sine wave generator to the object under test, extract the current flowing through the object as a voltage signal through an operational amplifier that constitutes a current-voltage converter, and add a sine wave signal to this voltage signal. In an impedance measurement device that performs vector detection using a sine wave component and a cosine wave signal, separates and outputs the sine wave component and cosine wave component, and calculates the impedance of the object to be measured using this detection output signal, the above sine wave component and cosine wave component The respective detection outputs are multiplied by a sine wave signal and a cosine wave signal, the multiplied output signals are added, and the result of this addition is passed through a resistor with a known resistance value to an operational amplifier that constitutes the current-voltage converter. An impedance measuring device characterized in that the operational amplifier is configured to operate as a current-to-voltage converter using the feedback loop.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13687090A JP2846926B2 (en) | 1990-05-25 | 1990-05-25 | Impedance measuring device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13687090A JP2846926B2 (en) | 1990-05-25 | 1990-05-25 | Impedance measuring device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0431773A true JPH0431773A (en) | 1992-02-03 |
JP2846926B2 JP2846926B2 (en) | 1999-01-13 |
Family
ID=15185453
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP13687090A Expired - Fee Related JP2846926B2 (en) | 1990-05-25 | 1990-05-25 | Impedance measuring device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2846926B2 (en) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100350062B1 (en) * | 1999-12-10 | 2002-08-24 | 닛본 덴기 가부시끼가이샤 | Apparatus for accurately measuring impedance and method used therein |
US6581016B1 (en) | 1998-07-30 | 2003-06-17 | Nec Electronics Corporation | Apparatus for accurately measuring impedance and method used therein |
JP2006242718A (en) * | 2005-03-02 | 2006-09-14 | Hokuto Denshi Kogyo Kk | Impedance detector |
JP2012032365A (en) * | 2010-01-26 | 2012-02-16 | Hioki Ee Corp | Measuring apparatus |
WO2020079888A1 (en) * | 2018-10-16 | 2020-04-23 | 日置電機株式会社 | Impedance measurement device and method for adjusting negative feedback circuit in impedance measurement device |
JP2021012135A (en) * | 2019-07-08 | 2021-02-04 | 株式会社デンソー | Insulation resistance detection device |
WO2023139871A1 (en) * | 2022-01-21 | 2023-07-27 | 日置電機株式会社 | Impedance measurement system and method |
-
1990
- 1990-05-25 JP JP13687090A patent/JP2846926B2/en not_active Expired - Fee Related
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6581016B1 (en) | 1998-07-30 | 2003-06-17 | Nec Electronics Corporation | Apparatus for accurately measuring impedance and method used therein |
KR100350062B1 (en) * | 1999-12-10 | 2002-08-24 | 닛본 덴기 가부시끼가이샤 | Apparatus for accurately measuring impedance and method used therein |
JP2006242718A (en) * | 2005-03-02 | 2006-09-14 | Hokuto Denshi Kogyo Kk | Impedance detector |
JP2012032365A (en) * | 2010-01-26 | 2012-02-16 | Hioki Ee Corp | Measuring apparatus |
WO2020079888A1 (en) * | 2018-10-16 | 2020-04-23 | 日置電機株式会社 | Impedance measurement device and method for adjusting negative feedback circuit in impedance measurement device |
JP2020063943A (en) * | 2018-10-16 | 2020-04-23 | 日置電機株式会社 | Impedance measuring device and method for adjusting negative feedback circuit in impedance measuring device |
JP2021012135A (en) * | 2019-07-08 | 2021-02-04 | 株式会社デンソー | Insulation resistance detection device |
WO2023139871A1 (en) * | 2022-01-21 | 2023-07-27 | 日置電機株式会社 | Impedance measurement system and method |
Also Published As
Publication number | Publication date |
---|---|
JP2846926B2 (en) | 1999-01-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6304074B1 (en) | Method for the offset calibration of a magnetoresistive angle sensor including at least one wheatstone bridge | |
US4935692A (en) | Vector ammeter having digital signal processing unit | |
US4669024A (en) | Multiphase frequency selective phase locked loop with multiphase sinusoidal and digital outputs | |
EP0791807A2 (en) | Phase difference measuring apparatus for measuring phase difference between input signals | |
KR900702375A (en) | Circuits and methods for adjusting solid state meters | |
US4803420A (en) | Method of determining the position of the tap on a resistance teletransmitter | |
EP0321963B1 (en) | Impedance measuring apparatus | |
JPH0431773A (en) | Measuring device for impedance | |
US5117180A (en) | Method and apparatus for measuring RMS values | |
US5606515A (en) | Sensor conditioning circuitry for use with electrically excited transducers | |
US5581488A (en) | Apparatus and method for compensating for noise in signals | |
US6204673B1 (en) | Method and apparatus using feedback to correct the production of magnitude and phase relationships between two sinusoidal signals for use in a ratio-transformer capacitance bridge | |
JP4741900B2 (en) | Automatic balancing circuit for impedance measurement | |
JP2001201524A (en) | Ratio measuring device of electric signal, electric element measuring device, calibration method of electric element measuring device and ratio measuring method of electric signal | |
AU2003204811B2 (en) | Power-related amount measurement device | |
JP3992961B2 (en) | Adjustment method of automatic balance circuit for impedance measurement and detection resistance measurement method of automatic balance circuit | |
JP2005189184A (en) | Automatic balanced circuit for measuring impedance | |
JP4164274B2 (en) | Automatic balancing circuit for impedance measurement | |
US5646541A (en) | Apparatus and method for measuring circuit network | |
JPH0396870A (en) | Measuring instrument | |
JPH0373822B2 (en) | ||
CN108333407A (en) | A kind of applicable modulus mixing self-balancing bridge of wide-band | |
JPH0240567A (en) | Measuring apparatus of current with automatic calibration function | |
JP2982612B2 (en) | PQ calculation correction method | |
JP2992599B2 (en) | Bridge measuring device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |