JPH0431771A - ピーク検出器 - Google Patents
ピーク検出器Info
- Publication number
- JPH0431771A JPH0431771A JP13802990A JP13802990A JPH0431771A JP H0431771 A JPH0431771 A JP H0431771A JP 13802990 A JP13802990 A JP 13802990A JP 13802990 A JP13802990 A JP 13802990A JP H0431771 A JPH0431771 A JP H0431771A
- Authority
- JP
- Japan
- Prior art keywords
- peak detection
- detection circuit
- response type
- speed response
- input signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 claims description 100
- 239000003990 capacitor Substances 0.000 claims description 18
- 238000010586 diagram Methods 0.000 description 7
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
「産業上の利用分野」
この発明は例えばスペクトラムアナライザに用いられる
ピーク検出器に関する。
ピーク検出器に関する。
「従来の技術」
第5図に従来のピーク検出回路の構造を示す。
図中10はピーク検出回路、20はサンプルホールド回
路、30はAD変換器を示す。ピーク検出回路IOは周
知のように、演算増幅器1と、バッファ増幅器2および
これら演算増幅器1とバッファ増幅器2の段間に接続し
たダイオード3と、充電コンデンサ4およびリセーット
スイッチ5とによって構成され、バッファ増幅器2の出
力電圧を帰還回路6によって演算増幅器1の反転入力端
子に帰還することにより、演算増幅器1の反転入力端子
はそのピーク検出電圧に保持され、−旦取り込んだピー
ク検出電圧は、その後取り込まれる入力信号がこのピー
ク値を越えないと演算増幅器1の出力側に通過しない構
造としている。
路、30はAD変換器を示す。ピーク検出回路IOは周
知のように、演算増幅器1と、バッファ増幅器2および
これら演算増幅器1とバッファ増幅器2の段間に接続し
たダイオード3と、充電コンデンサ4およびリセーット
スイッチ5とによって構成され、バッファ増幅器2の出
力電圧を帰還回路6によって演算増幅器1の反転入力端
子に帰還することにより、演算増幅器1の反転入力端子
はそのピーク検出電圧に保持され、−旦取り込んだピー
ク検出電圧は、その後取り込まれる入力信号がこのピー
ク値を越えないと演算増幅器1の出力側に通過しない構
造としている。
バッファ増幅器2の出力端子にはサンプルホールド回路
20が接続され、このサンプルホールド回路20にサン
プルホールドしたホールド電圧を例えばAD変換器30
に与え、AD変換器30でディジタル信号に変換する。
20が接続され、このサンプルホールド回路20にサン
プルホールドしたホールド電圧を例えばAD変換器30
に与え、AD変換器30でディジタル信号に変換する。
この一連のピーク検出回路10とサンプルホールド回路
20、AD変換器30は第6図Aに示すクロックPCに
同期して所定の順序に従って動作する。
20、AD変換器30は第6図Aに示すクロックPCに
同期して所定の順序に従って動作する。
つまり、クロックPCの各周期T、、T、・・・の前半
でサンプルホールド回路20に設けたリセットスイッチ
5をリセットパルスPRによってオンにし、充電コンデ
ンサ4に充電された前の周期のピーク検出電圧Vp(第
6図D)をリセットする。
でサンプルホールド回路20に設けたリセットスイッチ
5をリセットパルスPRによってオンにし、充電コンデ
ンサ4に充電された前の周期のピーク検出電圧Vp(第
6図D)をリセットする。
リセット後に入力端子に信号SP(第6図C)が入力さ
れると、そのピーク値に対応したピーク検出電圧Vpを
充電コンデンサ4に充電する。
れると、そのピーク値に対応したピーク検出電圧Vpを
充電コンデンサ4に充電する。
このピーク検出電圧Vpは次の周期のクロックPCのタ
イミングでサンプルホールド回路20に取り込まれる。
イミングでサンプルホールド回路20に取り込まれる。
第6図中Tやはサンプルホールド回路20が電圧をホー
ルドしている期間を示し、この期間内でAD変換器30
はAD変換動作を完了する。このようにしてクロックP
Cの周期T+。
ルドしている期間を示し、この期間内でAD変換器30
はAD変換動作を完了する。このようにしてクロックP
Cの周期T+。
T、・・・ごとにピーク検出と、サンプルホールドとA
D変換動作が実行される。
D変換動作が実行される。
「発明が解決しようとする課題」
ピーク検出回路lOにおいて、充電コンデンサ4の容量
値を大きく採ると充電に時間が掛かるため、パルス幅の
狭いパルスのピーク値を正確にとらえることができない
。
値を大きく採ると充電に時間が掛かるため、パルス幅の
狭いパルスのピーク値を正確にとらえることができない
。
充電コンデンサ4の容量値を小さく採ればパルス幅の狭
い入力信号SPのピーク値を正確にとらえることができ
る。
い入力信号SPのピーク値を正確にとらえることができ
る。
しかしながら、充電コンデンサ4の容量値をあまり小さ
く採り過ぎると電圧の保持時間が短くなり過ぎ、サンプ
ルホールド回路20に正しいピーク電圧を伝達すること
ができなくなる。
く採り過ぎると電圧の保持時間が短くなり過ぎ、サンプ
ルホールド回路20に正しいピーク電圧を伝達すること
ができなくなる。
更に図示した従来のピーク検出回路はリセットスイッチ
5がオンの状態、つまりリセットパルスPRが存在する
リセット期間に入力信号SPが存在しても、このピーク
値をとらえることができない欠点がある。
5がオンの状態、つまりリセットパルスPRが存在する
リセット期間に入力信号SPが存在しても、このピーク
値をとらえることができない欠点がある。
この発明の目的はパルス幅が狭いパルスのピーク値も正
確にとらえることができ、しかもピーク検出電圧の保持
時間が長く、さらにリセット状態でも入力信号のピーク
値を検出することができるピーク検出回路を提供しよう
とするものである。
確にとらえることができ、しかもピーク検出電圧の保持
時間が長く、さらにリセット状態でも入力信号のピーク
値を検出することができるピーク検出回路を提供しよう
とするものである。
「課題を解決するための手段」
この発明では、充電コンデンサの容量値を小さく採った
高速応答型ピーク検出回路と、充電コンデンサの容量値
を大きく採った低速応答型ピーク検出回路を2段縦続接
続し、この2段縦続接続した2つのピーク検出回路のリ
セットのタイミングを異ならせると共に、前段の高速応
答型ピーク検出回路がリセット状態のとき、入力信号を
後段の低速応答型ピーク検出回路に伝達する手段を設け
て構成したものである。
高速応答型ピーク検出回路と、充電コンデンサの容量値
を大きく採った低速応答型ピーク検出回路を2段縦続接
続し、この2段縦続接続した2つのピーク検出回路のリ
セットのタイミングを異ならせると共に、前段の高速応
答型ピーク検出回路がリセット状態のとき、入力信号を
後段の低速応答型ピーク検出回路に伝達する手段を設け
て構成したものである。
この発明の構成によれば前段に高速応答型ピーク検出回
路を配置したからパルス幅が狭いパルスが入力されても
、この高速応答型ピーク検出回路によってピーク電圧を
正確にとらえることができる。
路を配置したからパルス幅が狭いパルスが入力されても
、この高速応答型ピーク検出回路によってピーク電圧を
正確にとらえることができる。
しかも前段の高速応答型ピーク検出回路が検出したピー
ク電圧を次段の低速応答型ピーク検出回路が取り込むか
らピーク検出電圧の保持時間を長く採ることができる。
ク電圧を次段の低速応答型ピーク検出回路が取り込むか
らピーク検出電圧の保持時間を長く採ることができる。
更にリセットのタイミングを異ならせると共に前段に配
置した高速応答型ピーク検出回路に、この高速応答型ピ
ーク検出回路がリセット期間中に入力信号が入力される
と、この入力信号を低速応答型ピーク検出回路に伝達す
る手段を設けたから高速応答型ピーク検出回路のリセッ
ト期間中に入力信号が存在しても、この入力信号は低速
応答型ピーク検出回路に取り込まれ、ピーク電圧を検出
することができる。よって入力信号のピーク値を欠落す
ることなく検出することができる。
置した高速応答型ピーク検出回路に、この高速応答型ピ
ーク検出回路がリセット期間中に入力信号が入力される
と、この入力信号を低速応答型ピーク検出回路に伝達す
る手段を設けたから高速応答型ピーク検出回路のリセッ
ト期間中に入力信号が存在しても、この入力信号は低速
応答型ピーク検出回路に取り込まれ、ピーク電圧を検出
することができる。よって入力信号のピーク値を欠落す
ることなく検出することができる。
「実施例」
第1図にこの発明の一実施例を示す。この実施例では低
速応答型ピーク検出回路10cの前段に二つの高速応答
型ピーク検出回路10AとIOBを並列接続し、この二
つの高速応答型ピーク検出回路10AとIOBを交互に
リセット動作させるように構成して相互に何れが一方が
リセット期間中に入力信号が存在しても、他方の高速応
答型ピ−ク検出回路が後段の低速応答型ピーク検出回路
に入力信号を伝達する手段として動作するように構成し
た場合を示す。
速応答型ピーク検出回路10cの前段に二つの高速応答
型ピーク検出回路10AとIOBを並列接続し、この二
つの高速応答型ピーク検出回路10AとIOBを交互に
リセット動作させるように構成して相互に何れが一方が
リセット期間中に入力信号が存在しても、他方の高速応
答型ピ−ク検出回路が後段の低速応答型ピーク検出回路
に入力信号を伝達する手段として動作するように構成し
た場合を示す。
高速応答ピーク検出回路10A、IOBと低速応答型ピ
ーク検出回路10Cはそれぞれ第5図で説明したと同様
に演算増幅器1と、バッファ増幅器2、ダイオード3、
充電コンデンサ4、リセットスイッチ5、帰還回路6に
よって構成される。
ーク検出回路10Cはそれぞれ第5図で説明したと同様
に演算増幅器1と、バッファ増幅器2、ダイオード3、
充電コンデンサ4、リセットスイッチ5、帰還回路6に
よって構成される。
この発明では、二つの高速応答型ピーク検出回路10A
、IOBを構成する演算増幅器1の非反転入力端子を共
通接続し、二つの演算増幅器1に同一の入力信号を供給
する。
、IOBを構成する演算増幅器1の非反転入力端子を共
通接続し、二つの演算増幅器1に同一の入力信号を供給
する。
これと共にフリップフロップ40を設け、このフリップ
フロップ40に例えばサンプルホールド回路20に与え
るサンプルホールド指令信号HOLDを与え、このサン
プルホールド指令信号HOLDの立上りのタイミングで
フリップフロップ40を反転させ、第2図CとDに示す
矩形波CCとDDを得る。この矩形波CCとDDを高速
応答型ピーク検出回路10AとIOBの各リセット状態
・ンチ5と、各高速応答型ピーク検出回路10AとIO
Bの出力側に設けた選択スイッチIIAとIIBに供給
し、高速応答型ピーク検出回路10AとIOBに設けた
リセットスイッチ5を交互にオン、オフ動作させて、二
つの高速応答型ピーク検出回110AとIOBを交互に
動作状態とリセット状態に制御し、これと同期して動作
状態にある高速応答型ピーク検出回路の出力側に設けた
選択スイッチ11AまたはIIBをオンとなるように制
御する。
フロップ40に例えばサンプルホールド回路20に与え
るサンプルホールド指令信号HOLDを与え、このサン
プルホールド指令信号HOLDの立上りのタイミングで
フリップフロップ40を反転させ、第2図CとDに示す
矩形波CCとDDを得る。この矩形波CCとDDを高速
応答型ピーク検出回路10AとIOBの各リセット状態
・ンチ5と、各高速応答型ピーク検出回路10AとIO
Bの出力側に設けた選択スイッチIIAとIIBに供給
し、高速応答型ピーク検出回路10AとIOBに設けた
リセットスイッチ5を交互にオン、オフ動作させて、二
つの高速応答型ピーク検出回110AとIOBを交互に
動作状態とリセット状態に制御し、これと同期して動作
状態にある高速応答型ピーク検出回路の出力側に設けた
選択スイッチ11AまたはIIBをオンとなるように制
御する。
つまり、この例では矩形波CCを選択スイッチ11Aと
高速応答型ピーク検出回路10Bのリセットスイッチ5
に与え、矩形波DDを選択スイッチIIBと高速応答型
ピーク検出回路10Aのリセットスイッチ5に与えるよ
うに構成した場合を示す。
高速応答型ピーク検出回路10Bのリセットスイッチ5
に与え、矩形波DDを選択スイッチIIBと高速応答型
ピーク検出回路10Aのリセットスイッチ5に与えるよ
うに構成した場合を示す。
このように構成することにより期間T、に示すように、
矩形波CCがL論理、矩形波DDがH論理の状態では高
速応答型ピーク検出回路10Aのリセットスイッチ5が
オンに制御されリセット状態とされ、高速応答型ピーク
検出回路10Bのリセットスイッチ5がオフ制御され動
作状態とされる。
矩形波CCがL論理、矩形波DDがH論理の状態では高
速応答型ピーク検出回路10Aのリセットスイッチ5が
オンに制御されリセット状態とされ、高速応答型ピーク
検出回路10Bのリセットスイッチ5がオフ制御され動
作状態とされる。
よって、このとき選択スイッチIIAは矩形波CCがL
論理であるからオフに制御され、選択スイッチIIBが
オンに制御される。従って期間T1では高速応答型ピー
ク検出回路10Bが入力信号のピーク電圧を検出し、こ
のピーク検出電圧を選択スイッチ11Bを通して低速応
答型ピーク検出回路10Cに伝達する。
論理であるからオフに制御され、選択スイッチIIBが
オンに制御される。従って期間T1では高速応答型ピー
ク検出回路10Bが入力信号のピーク電圧を検出し、こ
のピーク検出電圧を選択スイッチ11Bを通して低速応
答型ピーク検出回路10Cに伝達する。
また期間T2に示すように矩形波CCがH論理で、矩形
波DDがL論理である場合は高速応答型ピーク検出回路
10Aのリセットスイッチ5がオフに制御され、高速応
答型ピーク検出回路10Bのリセットスイッチ5がオン
に制御される。従って、この期間T2では高速応答型ピ
ーク検出回路10Aが動作状態とされ、高速応答型ピー
ク検出回路10Bがリセット状態とされ、選択スイッチ
11Aがオンに制御されて低速応答型ピーク検出回路1
0Cに高速応答型ピーク検出回路10Aのピーク検出電
圧が伝達される。
波DDがL論理である場合は高速応答型ピーク検出回路
10Aのリセットスイッチ5がオフに制御され、高速応
答型ピーク検出回路10Bのリセットスイッチ5がオン
に制御される。従って、この期間T2では高速応答型ピ
ーク検出回路10Aが動作状態とされ、高速応答型ピー
ク検出回路10Bがリセット状態とされ、選択スイッチ
11Aがオンに制御されて低速応答型ピーク検出回路1
0Cに高速応答型ピーク検出回路10Aのピーク検出電
圧が伝達される。
低速応答型ピーク検出回路10Cのリセットスイッチ5
には第2図Cに示すリセットパルスPRが与えられ、こ
のリセットパルスPRがH論理の期間で充電コンデンサ
4に充電されたピーク検出電圧を放電し、リセット期間
終了後、低速応答型ピーク検出回路10Cは直ちに前段
の高速応答型ピーク検出回路10AまたはIOBの何れ
か一方のピーク検出電圧電圧を取り込む。低速応答型ピ
ーク検出回路10Cで取り込んだピーク検出電圧は後段
のサンプルホールド回路20に送り込まれる。
には第2図Cに示すリセットパルスPRが与えられ、こ
のリセットパルスPRがH論理の期間で充電コンデンサ
4に充電されたピーク検出電圧を放電し、リセット期間
終了後、低速応答型ピーク検出回路10Cは直ちに前段
の高速応答型ピーク検出回路10AまたはIOBの何れ
か一方のピーク検出電圧電圧を取り込む。低速応答型ピ
ーク検出回路10Cで取り込んだピーク検出電圧は後段
のサンプルホールド回路20に送り込まれる。
このように、この実施例では二つの高速応答型ピーク検
出回路10AとIOBを交互に動作させたから、入力信
号を瞬時も洩らさずに取り込むことができる。しかもピ
ーク電圧の検出は高速応答型ピーク検出回路10AとI
OBで行うからパルス幅の狭いパルスでもピーク電圧を
正確に検出することができる。
出回路10AとIOBを交互に動作させたから、入力信
号を瞬時も洩らさずに取り込むことができる。しかもピ
ーク電圧の検出は高速応答型ピーク検出回路10AとI
OBで行うからパルス幅の狭いパルスでもピーク電圧を
正確に検出することができる。
また、高速応答型ピーク検出回路10Aと10Bが検出
したピーク検出電圧は直ちに低速応答型ピーク検出回路
10Cに取り込まれる。よって、高速応答型ピーク検出
回路10AとIOBのピーク検出電圧が充電コンデンサ
4の容量不足によって洩れてしまっても、低速応答型ピ
ーク検出回路10Cの電圧保持時間が長いからサンプル
ホールド回路20には検出したピーク電圧がそのま\伝
達される。よって誤差のないピーク検出電圧を得ること
ができる。
したピーク検出電圧は直ちに低速応答型ピーク検出回路
10Cに取り込まれる。よって、高速応答型ピーク検出
回路10AとIOBのピーク検出電圧が充電コンデンサ
4の容量不足によって洩れてしまっても、低速応答型ピ
ーク検出回路10Cの電圧保持時間が長いからサンプル
ホールド回路20には検出したピーク電圧がそのま\伝
達される。よって誤差のないピーク検出電圧を得ること
ができる。
「変形実施例」
第3図にこの発明の変形実施例を示す、この例では低速
応答型ピーク検出回路10Cの前段側に一つの高速応答
型ピーク検出回路10Dを配置した場合を示す、高速応
答型ピーク検出回路10Dはリセットスイッチ5をダイ
オード3に並列接続した構成とした場合を示す。
応答型ピーク検出回路10Cの前段側に一つの高速応答
型ピーク検出回路10Dを配置した場合を示す、高速応
答型ピーク検出回路10Dはリセットスイッチ5をダイ
オード3に並列接続した構成とした場合を示す。
このようにダイオード3に対してリセットスイッチ5を
並列接続することにより、このリセットスイッチ5をオ
ンにした状態ではダイオード3による逆流阻止作用がな
くなるため、充電コンデンサ4の充電電圧は演算増幅器
1の出力電位力(低番すれば演算増幅器1に吸い込まれ
る。つまり、充電コンデンサ4の電圧は演算増幅器1の
出力電圧に追従して動く、従って入力信号が無信号状態
であれば演算増幅器1の出力電圧とOとなっているから
、充電コンデンサ4の電圧も0にリセットされる。
並列接続することにより、このリセットスイッチ5をオ
ンにした状態ではダイオード3による逆流阻止作用がな
くなるため、充電コンデンサ4の充電電圧は演算増幅器
1の出力電位力(低番すれば演算増幅器1に吸い込まれ
る。つまり、充電コンデンサ4の電圧は演算増幅器1の
出力電圧に追従して動く、従って入力信号が無信号状態
であれば演算増幅器1の出力電圧とOとなっているから
、充電コンデンサ4の電圧も0にリセットされる。
リセット期間中に信号が入力されると演算増幅器1の出
力電圧は入力信号と同等に変化するから、入力信号は低
速応答型ピーク検出回路10Cに伝達され、低速応答型
ピーク検出回路10Cに取り込まれる。
力電圧は入力信号と同等に変化するから、入力信号は低
速応答型ピーク検出回路10Cに伝達され、低速応答型
ピーク検出回路10Cに取り込まれる。
この様子を第4図を用いて説明する。第4図Aに示すパ
ルスPR,は低速応答型ピーク検出回路10Cに与える
リセットパルス、Bに示すパルスPRbは高速応答型ピ
ーク検出回路10Dに与えるリセットパルスを示す。
ルスPR,は低速応答型ピーク検出回路10Cに与える
リセットパルス、Bに示すパルスPRbは高速応答型ピ
ーク検出回路10Dに与えるリセットパルスを示す。
高速応答型ピーク検出回路PR,がH論理にあるリセッ
ト状態において、第4図Cに示すように人力信号SPが
入力されたとすると、高速応答型ピーク検出回路10D
の出力電圧vOは第4図りに示すように入力信号SPと
同等に変化する。
ト状態において、第4図Cに示すように人力信号SPが
入力されたとすると、高速応答型ピーク検出回路10D
の出力電圧vOは第4図りに示すように入力信号SPと
同等に変化する。
低速応答型ピーク検出回路10Dの出力電圧■0が低速
応答型ピーク検出回路10Cに入力されることにより、
入力信号SPのピーク値は第4図Eに示すように正確に
取り込まないまでもある程度の電圧vVまでは取り込む
ことができる。
応答型ピーク検出回路10Cに入力されることにより、
入力信号SPのピーク値は第4図Eに示すように正確に
取り込まないまでもある程度の電圧vVまでは取り込む
ことができる。
「発明の効果」
以上説明したように、この発明によれば高速応答型ピー
ク検出回路がリセットの状態でも入力信号は直接または
他の高速応答型ピーク検出回路に取り込まれて間接的に
後段に設けた低速応答型ピーク検出回路に伝達される。
ク検出回路がリセットの状態でも入力信号は直接または
他の高速応答型ピーク検出回路に取り込まれて間接的に
後段に設けた低速応答型ピーク検出回路に伝達される。
よって入力信号をあますことなく取り込むことができる
。
。
一方、前段に高速応答型ピーク検出回路10A。
10BまたはIODを配置し、この高速応答型ピーク検
出回路10A、IOB、IODによって入力信号SPの
ピークを検出する構成としたから、入力信号SPのパル
ス幅が狭くても、そのパルスのピーク電圧を正確に取り
込むことができる。
出回路10A、IOB、IODによって入力信号SPの
ピークを検出する構成としたから、入力信号SPのパル
ス幅が狭くても、そのパルスのピーク電圧を正確に取り
込むことができる。
また、高速応答型ピーク検出回路10A、10Bまたは
IODの後段に低速応答型ピーク検出回路を設けたから
、入力信号SPの取り込みは高速応答型ピーク検出回路
10A、IOBまたは10Dでとらえたピーク検出電圧
を、低速応答型ピーク検出回路IOCで取り込めばよい
から、この取込動作が多少遅くてもピーク検出電圧に誤
差を含むことはない、よって精度よく入力信号のピーク
値を取り込むことができる。
IODの後段に低速応答型ピーク検出回路を設けたから
、入力信号SPの取り込みは高速応答型ピーク検出回路
10A、IOBまたは10Dでとらえたピーク検出電圧
を、低速応答型ピーク検出回路IOCで取り込めばよい
から、この取込動作が多少遅くてもピーク検出電圧に誤
差を含むことはない、よって精度よく入力信号のピーク
値を取り込むことができる。
第1図はこの発明の一実施例を示す接続図、第2図は第
1図の動作を説明するための波形図、第3図はこの発明
の変形実施例を示す接続図、第4図は第3図の動作を説
明するための波形図、第5図は従来の技術を説明するた
めの接続図、第6図はその動作を説明するための波形図
である。 ■=演算増幅器、2:バッファ増幅器、3:ダイオード
、4:充電コンデンサ、5:リセットスイッチ、6:帰
還回路、10:ピーク検出回路、IOA、IOB、10
D:高速応答型ピーク検出回路、10C:低速応答型ピ
ーク検出回路、20 :サンプルホールド回路。 代 理 人 草 野 卓 第 図 1゜ 本6図
1図の動作を説明するための波形図、第3図はこの発明
の変形実施例を示す接続図、第4図は第3図の動作を説
明するための波形図、第5図は従来の技術を説明するた
めの接続図、第6図はその動作を説明するための波形図
である。 ■=演算増幅器、2:バッファ増幅器、3:ダイオード
、4:充電コンデンサ、5:リセットスイッチ、6:帰
還回路、10:ピーク検出回路、IOA、IOB、10
D:高速応答型ピーク検出回路、10C:低速応答型ピ
ーク検出回路、20 :サンプルホールド回路。 代 理 人 草 野 卓 第 図 1゜ 本6図
Claims (1)
- (1)A、ピーク検出用の充電コンデンサの容量値を小
さい値に選定した高速応答型ピーク検出回路と、 B、この高速応答型ピーク検出回路の後段に接続され、
上記高速応答型ピーク検出回路の充電コンデンサの容量
値より大きい容量値を持つコンデサを充電コンデンサと
して使用した低速応答型ピーク検出回路と、 C、高速応答型ピーク検出回路と並列接続され、高速応
答型ピーク検出回路がリセット期間に入力信号を後段の
低速応答型ピーク検出回路に伝達する手段と、 から成るピーク検出器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2138029A JP2994689B2 (ja) | 1990-05-28 | 1990-05-28 | ピーク検出器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2138029A JP2994689B2 (ja) | 1990-05-28 | 1990-05-28 | ピーク検出器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0431771A true JPH0431771A (ja) | 1992-02-03 |
JP2994689B2 JP2994689B2 (ja) | 1999-12-27 |
Family
ID=15212383
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2138029A Expired - Fee Related JP2994689B2 (ja) | 1990-05-28 | 1990-05-28 | ピーク検出器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2994689B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04305166A (ja) * | 1991-03-18 | 1992-10-28 | Mitsubishi Electric Corp | ピークホールド回路 |
JP2010187092A (ja) * | 2009-02-10 | 2010-08-26 | Dkk Toa Corp | ピークホールド回路 |
CN107257237A (zh) * | 2017-06-26 | 2017-10-17 | 北方电子研究院安徽有限公司 | 采样可控的单片集成窄脉冲峰值保持电路 |
CN110068724A (zh) * | 2018-01-24 | 2019-07-30 | 株式会社索思未来 | 峰值谷值检测电路、a/d转换器以及集成电路 |
-
1990
- 1990-05-28 JP JP2138029A patent/JP2994689B2/ja not_active Expired - Fee Related
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04305166A (ja) * | 1991-03-18 | 1992-10-28 | Mitsubishi Electric Corp | ピークホールド回路 |
JP2010187092A (ja) * | 2009-02-10 | 2010-08-26 | Dkk Toa Corp | ピークホールド回路 |
CN107257237A (zh) * | 2017-06-26 | 2017-10-17 | 北方电子研究院安徽有限公司 | 采样可控的单片集成窄脉冲峰值保持电路 |
CN107257237B (zh) * | 2017-06-26 | 2024-02-27 | 安徽北方微电子研究院集团有限公司 | 采样可控的单片集成窄脉冲峰值保持电路 |
CN110068724A (zh) * | 2018-01-24 | 2019-07-30 | 株式会社索思未来 | 峰值谷值检测电路、a/d转换器以及集成电路 |
US10419012B2 (en) | 2018-01-24 | 2019-09-17 | Socionext Inc. | Peak/bottom detection circuit, A/D converter, and integrated circuit |
Also Published As
Publication number | Publication date |
---|---|
JP2994689B2 (ja) | 1999-12-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9678191B2 (en) | Electrostatic capacitance detection circuit and input device | |
JPH0927883A (ja) | 画像読取信号処理装置 | |
US4255715A (en) | Offset correction circuit for differential amplifiers | |
JP2006502626A (ja) | パルス幅変調アナログデジタル変換 | |
US6538486B1 (en) | Latch chain having improved sensitivity | |
JPH0431771A (ja) | ピーク検出器 | |
JPH05325587A (ja) | サンプリング回路 | |
US20120074999A1 (en) | Schmitt trigger circuit operated based on pulse width | |
US3209268A (en) | Phase modulation read out circuit | |
JPH0393063A (ja) | パルス検出回路 | |
CA1222585A (en) | Trigger circuit | |
JP2743852B2 (ja) | 積分型信号検出回路 | |
JP3991350B2 (ja) | スイッチトキャパシタ回路 | |
JP7231490B2 (ja) | データ伝送方法及びデータ転送装置 | |
JP2517279B2 (ja) | シンクチツプクランプ回路 | |
JP2585231B2 (ja) | ゼロクロス検出回路 | |
JPS62231499A (ja) | サンプルホ−ルド回路 | |
TWI651929B (zh) | 感測電路 | |
JPS5929401Y2 (ja) | 多点アナグロ入力装置 | |
SU1552378A1 (ru) | Преобразователь бипол рного кода в однопол рный | |
JPS63233382A (ja) | スキュー検出装置 | |
JPS5853817Y2 (ja) | リモ−トコントロ−ル回路 | |
SU1332336A1 (ru) | Развертывающий преобразователь | |
JPS61112419A (ja) | パルス幅変換回路 | |
SU746503A1 (ru) | Устройство дл определени максимального числа |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |