JPH04317303A - Method of manufacturing positive temperature coefficient thermistor - Google Patents
Method of manufacturing positive temperature coefficient thermistorInfo
- Publication number
- JPH04317303A JPH04317303A JP3112454A JP11245491A JPH04317303A JP H04317303 A JPH04317303 A JP H04317303A JP 3112454 A JP3112454 A JP 3112454A JP 11245491 A JP11245491 A JP 11245491A JP H04317303 A JPH04317303 A JP H04317303A
- Authority
- JP
- Japan
- Prior art keywords
- temperature coefficient
- positive temperature
- paste
- ohmic
- coefficient thermistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 25
- 239000004065 semiconductor Substances 0.000 claims abstract description 41
- 229910052573 porcelain Inorganic materials 0.000 claims abstract description 24
- 239000011521 glass Substances 0.000 claims abstract description 19
- 239000007772 electrode material Substances 0.000 claims abstract description 5
- 239000000919 ceramic Substances 0.000 claims description 16
- 238000000034 method Methods 0.000 claims description 14
- 230000002093 peripheral effect Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 12
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 6
- 229910052799 carbon Inorganic materials 0.000 description 6
- 238000010030 laminating Methods 0.000 description 4
- 239000003795 chemical substances by application Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 2
- 229910002113 barium titanate Inorganic materials 0.000 description 2
- 239000011230 binding agent Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- NUJOXMJBOLGQSY-UHFFFAOYSA-N manganese dioxide Chemical compound O=[Mn]=O NUJOXMJBOLGQSY-UHFFFAOYSA-N 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000010953 base metal Substances 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 230000001089 mineralizing effect Effects 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 239000002966 varnish Substances 0.000 description 1
Landscapes
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Thermistors And Varistors (AREA)
Abstract
Description
【０００１】0001
【産業上の利用分野】この発明は、正特性サーミスタに
関し、詳しくは、半導体磁器と内部電極とを交互に積層
してなる正特性サーミスタの製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a positive temperature coefficient thermistor, and more particularly to a method for manufacturing a positive coefficient thermistor in which semiconductor ceramics and internal electrodes are alternately laminated.
【０００２】0002
【従来の技術】図５は従来の正特性サーミスタの一例を
示す断面図である。この正特性サーミスタは、半導体磁
器（層）５１と内部電極（層）５２とを交互に積層する
ことにより積層構造体５３を形成し、その両端に外部電
極５４を設けることにより形成されている。そして、こ
のような積層構造を有する正特性サーミスタ（積層正特
性サーミスタ）においては、半導体磁器５１の各層が電
気的に並列接続されることになり、半導体磁器の両面に
電極を形成したいわゆる単層構造の正特性サーミスタ（
図示せず）に比べて初期抵抗値が低いという特徴を有し
ている。2. Description of the Related Art FIG. 5 is a sectional view showing an example of a conventional positive temperature coefficient thermistor. This positive temperature coefficient thermistor is formed by forming a laminated structure 53 by alternately laminating semiconductor ceramic (layers) 51 and internal electrodes (layers) 52, and providing external electrodes 54 at both ends of the laminated structure 53. In a positive temperature coefficient thermistor having such a laminated structure (multilayer positive temperature coefficient thermistor), each layer of the semiconductor ceramic 51 is electrically connected in parallel, so that a so-called single layer structure in which electrodes are formed on both sides of the semiconductor ceramic is formed. Structure of positive characteristic thermistor (
(not shown) has a characteristic of having a lower initial resistance value.
【０００３】ところで、上記のような積層正特性サーミ
スタは、通常は、以下のような方法で製造されている。
まず、図６に示すように、半導体磁器材料からなるグリ
ーンシート６１上に、ＢａＴｉＯ３焼結粉末にカーボン
とワニスを混合したペースト（カーボンペースト）６２
を塗布し、これを複数枚積層するとともに、上下からカ
ーボンペースト６２を塗布していないグリーンシート６
１ａで挾持して積層シート６３を作成する。そして、こ
れを焼成することによりカーボンペースト６２中のカー
ボンを焼失させて空洞層６４を形成し、半導体磁器（層
）５１と空洞層６４が交互に形成された半導体磁器焼結
体５３ａ（まだ内部電極５２が形成されていない）を作
成する（図７）。そして、上記空洞層６４に溶融したＰ
ｂなどの卑金属（オーミック接触を得ることが可能な電
極材料）を圧入充填することにより内部電極５２（図５
）を形成して、半導体磁器（層）５１と内部電極（層）
５２が交互に積層された状態の積層構造体５３を形成し
、さらに、この積層構造体５３の両端に、内部電極５２
と導通する外部電極５４を設けることにより、図５に示
すような積層正特性サーミスタを製造している。By the way, the above-mentioned laminated positive temperature coefficient thermistor is usually manufactured by the following method. First, as shown in FIG. 6, a paste (carbon paste) 62 of BaTiO3 sintered powder mixed with carbon and varnish is placed on a green sheet 61 made of a semiconductor ceramic material.
A green sheet 6 with no carbon paste 62 applied from above and below
A laminated sheet 63 is created by sandwiching the sheets 1a. Then, by firing this, the carbon in the carbon paste 62 is burned out and a cavity layer 64 is formed. (No electrode 52 is formed) (FIG. 7). Then, P melted in the cavity layer 64
The internal electrode 52 (Fig. 5
) to form a semiconductor porcelain (layer) 51 and an internal electrode (layer).
52 are alternately stacked, and internal electrodes 52 are formed at both ends of the stacked structure 53.
A laminated positive temperature coefficient thermistor as shown in FIG. 5 is manufactured by providing an external electrode 54 that is electrically connected to the external electrode 54 .
【０００４】0004
【発明が解決しようとする課題】しかし、上記従来の製
造方法によれば、図８に示すように、半導体磁器焼結体
５３ａの空洞層６４の内部は、実際には、突起や凹凸が
形成されていて途中部や奥部が狭くなっていたり、閉塞
していたりするため、空洞層６４の全体に溶融卑金属を
圧入充填して、所定のパターンの内部電極を形成するこ
とができないという問題点がある。この発明は上記問題
点を解決するものであり、製造工程を複雑にすることな
く、所定のパターンを有する内部電極を確実に形成する
ことが可能な正特性サーミスタの製造方法を提供するこ
とを目的とする。[Problems to be Solved by the Invention] However, according to the above-mentioned conventional manufacturing method, as shown in FIG. The problem is that it is not possible to press-fill the entire cavity layer 64 with molten base metal and form internal electrodes in a predetermined pattern because the middle or deep part is narrowed or blocked. There is. The present invention solves the above problems, and aims to provide a method for manufacturing a positive temperature coefficient thermistor that can reliably form internal electrodes having a predetermined pattern without complicating the manufacturing process. shall be.
【０００５】[0005]
【課題を解決するための手段】上記目的を解決するため
に、この発明の正特性サーミスタは、正の抵抗温度係数
を有する半導体磁器と内部電極が交互に積層された積層
構造体の両端に外部電極を設けてなる正特性サーミスタ
の製造方法であって、正の抵抗温度係数を有する半導体
磁器板に、オーミック性を有する電極材料を含有するオ
ーミックペーストを塗布し、該半導体磁器板の一つの辺
の端縁にまで該オーミックペーストを引き出すとともに
、該半導体磁器板の該オーミックペーストが塗布されて
いない部分にガラスフリットを含有するガラスペースト
を塗布した後、該半導体磁器板を積層して熱処理するこ
とにより、半導体磁器と所定のパターンの内部電極が交
互に積層された積層構造体を形成することを特徴とする
。[Means for Solving the Problems] In order to solve the above object, the positive temperature coefficient thermistor of the present invention has an external electrode at both ends of a laminated structure in which semiconductor porcelain having a positive temperature coefficient of resistance and internal electrodes are alternately laminated. A method for manufacturing a positive temperature coefficient thermistor provided with an electrode, the method comprising applying an ohmic paste containing an electrode material having ohmic properties to a semiconductor porcelain plate having a positive temperature coefficient of resistance, and applying an ohmic paste containing an electrode material having ohmic properties to one side of the semiconductor porcelain plate. The ohmic paste is drawn out to the edge of the semiconductor porcelain plate, and a glass paste containing glass frit is applied to the portion of the semiconductor porcelain plate to which the ohmic paste is not applied, and then the semiconductor porcelain plate is laminated and heat treated. The method is characterized by forming a laminated structure in which semiconductor ceramics and internal electrodes in a predetermined pattern are alternately laminated.
【０００６】[0006]
【作用】この発明の正特性サーミスタにおいては、主面
にオーミックペーストが塗布され、その周囲にガラスフ
リットを含有するガラスペーストが塗布された半導体磁
器板を積層して熱処理することにより、オーミックペー
ストが焼き付けられて所定のパターンの内部電極が形成
されるとともに、その周囲のガラスペーストが同時に焼
き付けられて各半導体磁器板を互に接着させるとともに
、上記内部電極を半導体磁器板間に封止して積層構造体
を形成する。そして、オーミックペーストの半導体磁器
板の端縁にまで塗布された部分が引出し電極として機能
して内部電極と外部電極とを接続する。これにより、所
定のパターンを有する内部電極を確実に形成することが
可能になり、特に製造工程を複雑にすることなく正特性
サーミスタの特性を向上させることができる。[Function] In the positive temperature coefficient thermistor of the present invention, the ohmic paste is coated on the main surface, and the semiconductor porcelain plates coated with the glass paste containing glass frit are laminated and heat-treated to form the ohmic paste. The internal electrodes are baked to form a predetermined pattern, and the surrounding glass paste is simultaneously baked to bond the semiconductor porcelain plates together, and the internal electrodes are sealed between the semiconductor porcelain plates and laminated. Form a structure. Then, the portion of the ohmic paste applied to the edge of the semiconductor ceramic plate functions as a lead electrode and connects the internal electrode and the external electrode. This makes it possible to reliably form internal electrodes having a predetermined pattern, and it is possible to improve the characteristics of the positive temperature coefficient thermistor without particularly complicating the manufacturing process.
【０００７】[0007]
【実施例】以下、この発明の実施例を図に基づいて説明
する。図４はこの発明の一実施例にかかる正特性サーミ
スタを示す断面図である。この実施例の正特性サーミス
タは、半導体磁器（層）１と内部電極（層）２とを交互
に積層してなる積層構造体３の両端に外部電極４を設け
ることにより形成されている。そして、上記各内部電極
２は、ガラスペーストを焼き付けたガラス層５により半
導体磁器板１，１…の間に封止されている。DESCRIPTION OF THE PREFERRED EMBODIMENTS Examples of the present invention will be described below with reference to the drawings. FIG. 4 is a sectional view showing a positive temperature coefficient thermistor according to an embodiment of the present invention. The positive temperature coefficient thermistor of this embodiment is formed by providing external electrodes 4 at both ends of a laminated structure 3 formed by alternately laminating semiconductor ceramic (layers) 1 and internal electrodes (layers) 2. Each of the internal electrodes 2 is sealed between the semiconductor ceramic plates 1, 1, . . . by a glass layer 5 on which a glass paste is baked.
【０００８】以下に、上記実施例の正特性サーミスタの
製造方法について説明する。上記構造を有する正特性サ
ーミスタを製造するにあたっては、まず、主成分である
ＢａＴｉＯ３に半導体化剤であるＹ２Ｏ３，鉱化剤であ
るＳｉＯ２，特性改善剤であるＭｎＯ２を添加して粉砕
混合し、これにアクリル系有機バインダを混合してスラ
リー状の半導体磁器材料を調製し、この半導体磁器材料
から所定の厚さのグリーンシートを作成する。このグリ
ーンシートを１３００℃の温度で焼成して半導体磁器板
を作成する。A method of manufacturing the positive temperature coefficient thermistor of the above embodiment will be explained below. To manufacture a positive temperature coefficient thermistor having the above structure, first, Y2O3 as a semiconducting agent, SiO2 as a mineralizing agent, and MnO2 as a characteristic improving agent are added to BaTiO3 as the main component, and then pulverized and mixed. A slurry-like semiconductor porcelain material is prepared by mixing an acrylic organic binder with the acrylic organic binder, and a green sheet of a predetermined thickness is created from this semiconductor porcelain material. This green sheet is fired at a temperature of 1300°C to produce a semiconductor porcelain plate.
【０００９】そして、図２及び図３に示すように、この
半導体磁器板１の上側の主面にオーミック性を有する電
極材料を含むペースト（例えば、Ｇａを含むＡｇペース
トなどであり、以下これらのペーストを「オーミックペ
ースト」という）２ａを塗布する。このときオーミック
ペースト２ａを半導体磁器板１の一つの辺の端縁１ａに
至るまで塗布（印刷）するととともに、該オーミックペ
ースト２ａが塗布されていない部分すなわち、塗布され
たオーミックペースト２ａの周囲にガラスフリットを主
成分として含有するペースト（ガラスペースト）５ａを
塗布（印刷）する。As shown in FIGS. 2 and 3, a paste containing an electrode material having ohmic properties on the upper main surface of the semiconductor ceramic plate 1 (for example, an Ag paste containing Ga, etc.) is used hereinafter. A paste (referred to as "ohmic paste") 2a is applied. At this time, the ohmic paste 2a is applied (printed) up to the edge 1a of one side of the semiconductor porcelain plate 1, and the area where the ohmic paste 2a is not applied, that is, the area around the applied ohmic paste 2a, is covered with glass. A paste (glass paste) 5a containing frit as a main component is applied (printed).
【００１０】それから、図１に示すように、該端縁１ａ
が交互に相反する側に位置するように半導体磁器板１を
積層し、これを上下両側からカーボンペーストを塗布し
ていない半導体磁器板１ｂで挾持し、積層方向にプレス
して圧着することにより積層シート１０を作成する。こ
の積層シート１０を空気中にて３００〜８００℃で熱処
理し、オーミックペースト２ａ及びガラスペースト５ａ
を焼き付けて積層構造体３（図４）を形成する。そして
、この積層構造体３の両端側に、例えばＡｇなどを含有
する導電性ペーストを塗布、焼付けして、積層構造体３
の端面から露出した内部電極２と接続する外部電極４（
図４）を形成することにより積層構造を有する正特性サ
ーミスタが得られる。Then, as shown in FIG.
The semiconductor porcelain plates 1 are stacked so that they are alternately located on opposite sides, and this is sandwiched between the semiconductor porcelain plates 1b, which are not coated with carbon paste, from both the upper and lower sides, and the layers are laminated by pressing in the stacking direction to bond them. Create sheet 10. This laminated sheet 10 is heat-treated in air at 300 to 800°C, and ohmic paste 2a and glass paste 5a are
is baked to form the laminated structure 3 (FIG. 4). Then, a conductive paste containing, for example, Ag is applied and baked on both ends of the laminated structure 3 to form a laminated structure 3.
External electrode 4 (
By forming FIG. 4), a positive temperature coefficient thermistor having a laminated structure can be obtained.
【００１１】上述の方法で、正特性サーミスタを製造す
ることにより、所定のパターンを有する内部電極２を確
実に形成することが可能になり、製造工程を複雑にする
ことなく、安定した特性を有する正特性サーミスタを得
ることができる。By manufacturing a positive temperature coefficient thermistor using the method described above, it is possible to reliably form the internal electrode 2 having a predetermined pattern, and it has stable characteristics without complicating the manufacturing process. A positive characteristic thermistor can be obtained.
【００１２】また、上記実施例では、内部電極２（オー
ミックペースト２ａ）及びガラスペースト５ａの焼付け
と、外部電極４の焼付けをそれぞれ別の工程で行なった
場合について説明したが、半導体磁器板１にオーミック
ペースト２ａとガラスペースト５ａを塗布し、これを積
層した後、外部電極４として導電性ペーストを塗布して
熱処理を行なうことにより、電極の焼付け工程を一つに
まとめることが可能になり、製造工程を簡略化して生産
性を向上させることができる。Furthermore, in the above embodiment, the case where the baking of the internal electrodes 2 (ohmic paste 2a) and the glass paste 5a and the baking of the external electrodes 4 were performed in separate steps was explained. After applying ohmic paste 2a and glass paste 5a and laminating them, applying a conductive paste as external electrode 4 and performing heat treatment, it becomes possible to integrate the baking process of the electrode into one, making it possible to manufacture It is possible to simplify the process and improve productivity.
【００１３】[0013]
【発明の効果】上述のように、この発明の正特性サーミ
スタの製造方法は、半導体磁器板にオーミックペースト
を塗布し、半導体磁器板のオーミックペーストが塗布さ
れていない部分にガラスペーストを塗布した後、半導体
磁器板を積層して熱処理を行うことにより、半導体磁器
と内部電極が交互に積層された積層構造体を形成するよ
うにしているので、所定のパターンを有する内部電極を
容易かつ確実に形成することが可能となり、正特性サー
ミスタの特性を向上させるとともに、製造工程を簡略化
して、製造コストを低減することができる。[Effects of the Invention] As described above, the method for manufacturing a positive temperature coefficient thermistor of the present invention is to apply ohmic paste to a semiconductor porcelain plate, apply glass paste to the portions of the semiconductor porcelain plate that are not coated with ohmic paste, and then apply glass paste. By laminating semiconductor ceramic plates and performing heat treatment, a laminated structure in which semiconductor ceramics and internal electrodes are alternately laminated is formed, so internal electrodes having a predetermined pattern can be easily and reliably formed. This makes it possible to improve the characteristics of the PTC thermistor, simplify the manufacturing process, and reduce manufacturing costs.
【図１】この発明の一実施例にかかる正特性サーミスタ
の製造方法を説明する分解斜視図である。FIG. 1 is an exploded perspective view illustrating a method of manufacturing a positive temperature coefficient thermistor according to an embodiment of the present invention.
【図２】この発明の一実施例にかかる正特性サーミスタ
の製造方法の一工程を示す斜視図である。FIG. 2 is a perspective view showing one step of a method for manufacturing a positive temperature coefficient thermistor according to an embodiment of the present invention.
【図３】この発明の一実施例にかかる正特性サーミスタ
の製造方法の一工程を示し、図２のＡ−Ａ線に沿う断面
図である。3 is a cross-sectional view taken along line A-A in FIG. 2, showing one step in a method for manufacturing a positive temperature coefficient thermistor according to an embodiment of the present invention.
【図４】この発明の一実施例にかかる製造方法により製
造された正特性サーミスタの断面図である。FIG. 4 is a cross-sectional view of a positive temperature coefficient thermistor manufactured by a manufacturing method according to an embodiment of the present invention.
【図５】従来の正特性サーミスタを示す断面図である。FIG. 5 is a sectional view showing a conventional positive temperature coefficient thermistor.
【図６】従来の正特性サーミスタの製造工程を示す分解
斜視図である。FIG. 6 is an exploded perspective view showing the manufacturing process of a conventional positive temperature coefficient thermistor.
【図７】従来の正特性サーミスタの製造工程を示す断面
図である。FIG. 7 is a cross-sectional view showing the manufacturing process of a conventional positive temperature coefficient thermistor.
【図８】従来の正特性サーミスタの製造方法により形成
された半導体磁器焼結体を示す断面図である。FIG. 8 is a cross-sectional view showing a semiconductor ceramic sintered body formed by a conventional positive temperature coefficient thermistor manufacturing method.
Claims (1)
と内部電極が交互に積層された積層構造体の両端に外部
電極を設けてなる正特性サーミスタの製造方法であって
、正の抵抗温度係数を有する半導体磁器板に、オーミッ
ク性を有する電極材料を含有するオーミックペーストを
塗布し、該半導体磁器板の一つの辺の端縁にまで該オー
ミックペーストを引き出すとともに、該半導体磁器板の
該オーミックペーストが塗布されていない部分にガラス
フリットを含有するガラスペーストを塗布した後、該半
導体磁器板を積層して熱処理することにより、半導体磁
器と所定のパターンの内部電極が交互に積層された積層
構造体を形成することを特徴とする正特性サーミスタの
製造方法。1. A method for manufacturing a positive temperature coefficient thermistor, which comprises a laminated structure in which semiconductor ceramics having a positive temperature coefficient of resistance and internal electrodes are alternately laminated, and external electrodes are provided at both ends of the structure. An ohmic paste containing an electrode material having ohmic properties is applied to a semiconductor ceramic plate having an ohmic property, the ohmic paste is drawn out to the edge of one side of the semiconductor ceramic plate, and the ohmic paste is applied to the semiconductor ceramic plate. After applying a glass paste containing glass frit to the areas where glass frit is not applied, the semiconductor porcelain plates are laminated and heat treated to create a laminated structure in which semiconductor porcelain and internal electrodes in a predetermined pattern are alternately laminated. A method for manufacturing a positive temperature coefficient thermistor, characterized by forming a positive temperature coefficient thermistor.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3112454A JPH04317303A (en) | 1991-04-16 | 1991-04-16 | Method of manufacturing positive temperature coefficient thermistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3112454A JPH04317303A (en) | 1991-04-16 | 1991-04-16 | Method of manufacturing positive temperature coefficient thermistor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04317303A true JPH04317303A (en) | 1992-11-09 |
Family
ID=14587043
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3112454A Pending JPH04317303A (en) | 1991-04-16 | 1991-04-16 | Method of manufacturing positive temperature coefficient thermistor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04317303A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0964612A (en) * | 1995-08-25 | 1997-03-07 | Matsushita Electric Ind Co Ltd | Dielectric filter, its production and package body packaging the filter |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0376202A (en) * | 1989-08-18 | 1991-04-02 | Murata Mfg Co Ltd | Laminated positive characteristic thermistor and manufacture thereof |
-
1991
- 1991-04-16 JP JP3112454A patent/JPH04317303A/en active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0376202A (en) * | 1989-08-18 | 1991-04-02 | Murata Mfg Co Ltd | Laminated positive characteristic thermistor and manufacture thereof |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0964612A (en) * | 1995-08-25 | 1997-03-07 | Matsushita Electric Ind Co Ltd | Dielectric filter, its production and package body packaging the filter |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02135702A (en) | Lamination type varistor | |
| JP2853467B2 (en) | Manufacturing method of multilayer bead inductor | |
| JP2531019B2 (en) | Semiconductor porcelain with positive resistance temperature characteristic | |
| JPH04317303A (en) | Method of manufacturing positive temperature coefficient thermistor | |
| JPH02189903A (en) | Laminated varistor | |
| JPS6339958Y2 (en) | ||
| JPH0266916A (en) | Manufacture of laminated ceramic capacitor | |
| JP2727789B2 (en) | Positive characteristic thermistor and manufacturing method thereof | |
| JP3058305B2 (en) | Thermistor and manufacturing method thereof | |
| JPS636121B2 (en) | ||
| JP2689756B2 (en) | Sudden change thermistor and manufacturing method thereof | |
| JP3286855B2 (en) | Manufacturing method of chip type PTC thermistor | |
| JPH0534122Y2 (en) | ||
| JP2995829B2 (en) | Circuit board with built-in magnetic material | |
| JPH0547508A (en) | Laminated semiconductor porcelain and manufacture thereof | |
| JP2504226B2 (en) | Stacked Varistor | |
| JPH07114174B2 (en) | Method for manufacturing laminated semiconductor porcelain electronic component | |
| JP2869897B2 (en) | Varistor | |
| JPH02220405A (en) | Manufacture of laminated varistor | |
| JPH06112086A (en) | Layered ceramic part and manufacture thereof | |
| JPH02260604A (en) | Lamination type varistor | |
| JP3554779B2 (en) | Nonlinear dielectric element | |
| JPH0350702A (en) | Manufacture of laminated varistor | |
| JPH02220408A (en) | Laminated varistor | |
| JPH0669003A (en) | Laminated voltage dependent nonlinear resistor element and manufacture thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19971202 |