JPH0431235B2 - - Google Patents

Info

Publication number
JPH0431235B2
JPH0431235B2 JP15703684A JP15703684A JPH0431235B2 JP H0431235 B2 JPH0431235 B2 JP H0431235B2 JP 15703684 A JP15703684 A JP 15703684A JP 15703684 A JP15703684 A JP 15703684A JP H0431235 B2 JPH0431235 B2 JP H0431235B2
Authority
JP
Japan
Prior art keywords
receiver
input terminal
signal
reference voltage
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP15703684A
Other languages
Japanese (ja)
Other versions
JPS6135689A (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP15703684A priority Critical patent/JPS6135689A/en
Publication of JPS6135689A publication Critical patent/JPS6135689A/en
Publication of JPH0431235B2 publication Critical patent/JPH0431235B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Color Television Systems (AREA)
  • Processing Of Color Television Signals (AREA)

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明はカラー・テレビのビデオ信号のような
周期的でない不規則な信号を忠実に再現できる受
信回路に関する。
DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to a receiving circuit that can faithfully reproduce non-periodic irregular signals such as color television video signals.

(従来の技術) 第5図はビデオ信号を受ける従来の受信回路の
一例を示す接続図である。この回路は、一方の入
力端に一定な電位のレフアレンス電圧Vrefが印
加され、他方の入力端に周期的でない不規則なビ
デオ信号SvがコンデンサCCを介して印加される
レシーバRE及びレシーバREの他方の入力端に所
定のバイアス電圧を与えるための抵抗R1,R2
で構成されている。コンデンサCCはビデオ信号
Svを交流結合して受信し、図示してない送信側
と受信側との間の距離を例えば200m程度まで延
ばせるようにするためのものである。
(Prior Art) FIG. 5 is a connection diagram showing an example of a conventional receiving circuit that receives a video signal. This circuit consists of a receiver RE and a receiver RE, in which a constant potential reference voltage Vref is applied to one input terminal, and a non-periodic irregular video signal Sv is applied to the other input terminal via a capacitor CC. Resistors R1 and R2 for applying a predetermined bias voltage to the input terminal of
It consists of Capacitor CC is video signal
This is to receive Sv by AC coupling and to extend the distance between the transmitting side and the receiving side (not shown) to about 200 m, for example.

第6図は第5図回路の動作の一例を示す波形図
である。レシーバREの入力端にコンデンサCCを
介して印加されるビデオ信号は、コンデンサCC
で直流分が失われるために、第6図イに示すよう
に次第に右下がり方向に低下する。
FIG. 6 is a waveform diagram showing an example of the operation of the circuit shown in FIG. The video signal applied through the capacitor CC to the input end of the receiver RE is connected to the capacitor CC
Since the DC component is lost at , the voltage gradually decreases to the right as shown in FIG. 6A.

(発明が解決しようとする問題点) このため、レシーバREの出力信号Voは第6図
ロに示すような信号波形となり、パルス幅Tdが
不均一となるうえに、例えば第6図ハの部分に示
すように、レシーバREの(+)入力端に印加さ
れるパルスの基底レベルが多少変動すると、出力
パルスが割れてしまうという問題点があつた。
(Problem to be Solved by the Invention) For this reason, the output signal Vo of the receiver RE has a signal waveform as shown in FIG. 6B, and the pulse width Td is nonuniform. As shown in Figure 2, there was a problem in that if the base level of the pulse applied to the (+) input terminal of the receiver RE fluctuated somewhat, the output pulse would be broken.

本発明はこのような従来技術における問題点に
鑑みてなされたもので、その目的は、レシーバへ
の入力パルスの基底レベルが多少変動しても、常
に均一なパルス幅信号を出力することのできる簡
単な構成の受信回路を実現しようとするものであ
る。
The present invention was made in view of the problems in the prior art, and its purpose is to be able to always output a uniform pulse width signal even if the base level of the input pulse to the receiver varies somewhat. This is an attempt to realize a receiving circuit with a simple configuration.

(問題点を解決するための手段) このような目的を達成するための本発明の構成
は、一方の入力端に送信側より伝送されたパルス
信号がコンデンサを介して印加されるレシーバ
と、このレシーバの一方の入力端に印加されるパ
ルス信号の基底レベルに関連して変動するレフア
レンス電圧を発生し、このレフアレンス電圧を前
記レシーバの他方の入力端に印加させるレフアレ
ンス電圧発生回路とを備えたことを特徴とするも
のである。
(Means for Solving the Problems) The configuration of the present invention to achieve such an object includes a receiver to which a pulse signal transmitted from the transmitting side is applied to one input terminal via a capacitor, and a reference voltage generation circuit that generates a reference voltage that fluctuates in relation to the base level of a pulse signal applied to one input terminal of the receiver, and applies this reference voltage to the other input terminal of the receiver. It is characterized by:

(実施例) 以下、図面を参照し本発明の実施例を詳細に説
明する。
(Embodiments) Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.

第1図は本発明に係る回路の一例を示す電気的
接続図である。図において、INは図示してない
送信側から伝送されてくるパルス信号(例えばカ
ラー・テレビのビデオ信号)が印加される入力端
子、REはラインレシーバ,コンパレータ又は差
動増幅器で構成されるレシーバで、一方の入力端
(+)にはコンデンサCCを介して入力端子INに
印加されたパルス信号VINが印加されている。
破線で囲んだ部分RGはレシーバREの他方の入力
端(−)に印加させるレフアレンス電圧Vrを発
生するレフアレンス電圧発生回路で、直流電源E
1とE2(E1>E2))間に直列に接続された
抵抗R1,R2及びR3、抵抗R1と並列に接続
したコンデンサC1で構成されており、抵抗R2
と抵抗R3の共通接続点がレシーバREの一方の
入力端(+)に接続され、抵抗R1と抵抗R2の
共通接続点がレシーバREの他方の入力端(−)
に接続されている。
FIG. 1 is an electrical connection diagram showing an example of a circuit according to the present invention. In the figure, IN is an input terminal to which a pulse signal (for example, a color TV video signal) transmitted from a transmitting side (not shown) is applied, and RE is a receiver consisting of a line receiver, a comparator, or a differential amplifier. , the pulse signal VIN applied to the input terminal IN is applied to one input terminal (+) via a capacitor CC.
The part RG surrounded by the broken line is a reference voltage generation circuit that generates a reference voltage Vr to be applied to the other input terminal (-) of the receiver RE.
It consists of resistors R1, R2, and R3 connected in series between R1 and E2 (E1>E2), and a capacitor C1 connected in parallel with resistor R1.
The common connection point between resistor R3 and resistor R3 is connected to one input terminal (+) of the receiver RE, and the common connection point between resistor R1 and resistor R2 is connected to the other input terminal (-) of the receiver RE.
It is connected to the.

レシーバREは一方の入力端(+)の電位Viが
他方の入力端(−)の電位Vrに比べて大きいと
き(Vi>Vr)ハイレベルの信号を出力端子OUT
に出力し、ViがVrに比べて小さいとき(Vi<
Vr)ロウレベルの信号を出力する。
When the potential Vi of one input terminal (+) is larger than the potential Vr of the other input terminal (-) (Vi>Vr), the receiver RE outputs a high-level signal to the output terminal OUT.
and when Vi is smaller than Vr (Vi<
Vr) Outputs a low level signal.

このように構成した回路の動作を次に第2図及
び第3図の動作波形図を参照しながら説明する。
The operation of the circuit configured as described above will now be described with reference to the operation waveform diagrams of FIGS. 2 and 3.

第2図において、aはレシーバREの一方の入
力端(+)に印加されるパルス信号の波形であ
り、ここではオーバー・シユート、リンギング、
アンダー・シユート等がない場合の波形を示して
いる。bはレシーバREの他方の入力端(−)に
印加されるレフアレンス電圧Vrの波形、cは第
1図においてコンデンサC1を付加しない場合の
レフアレンス電圧Vrの波形を参考までに示した
もので、bに示すレフアレンス電圧はcに示す電
圧を積分したものとなつている。
In FIG. 2, a is the waveform of the pulse signal applied to one input terminal (+) of the receiver RE, and here, overshoot, ringing,
This shows the waveform when there is no undershoot or the like. b is the waveform of the reference voltage Vr applied to the other input terminal (-) of the receiver RE, c is the waveform of the reference voltage Vr when the capacitor C1 is not added in Fig. 1, and b The reference voltage shown in c is the integral of the voltage shown in c.

尚、これらにおいて、電圧E1,E2はいずれ
も定電圧源より供給されているものとし、抵抗R
1,R2の値はR1=R2であるものとする。
In addition, in these, it is assumed that both voltages E1 and E2 are supplied from a constant voltage source, and the resistor R
1, and the value of R2 is assumed to be R1=R2.

第3図イは第2図においてA及びB付近を拡大
して示す波形図である。この図から明らかなよう
に、レシーバREの他方の入力端(−)に印加さ
れるレフアレンス電圧Vrは、レシーバREの一方
の入力端(+)に印加されるパルス信号の基底レ
ベルに追従して変化している。従つて、レシーバ
REにおいて、各入力端(+),(−)に印加され
る信号の相対関係は、常に一定に維持され、レシ
ーバREの出力端子OUTからロに示すようにほぼ
均一なパルス幅Tdを有した出力信号を得ること
ができる。因みにハは従来回路における出力信号
を示している。
FIG. 3A is a waveform diagram showing the vicinity of A and B in FIG. 2 in an enlarged manner. As is clear from this figure, the reference voltage Vr applied to the other input terminal (-) of the receiver RE follows the base level of the pulse signal applied to one input terminal (+) of the receiver RE. It's changing. Therefore, the receiver
In the RE, the relative relationship between the signals applied to each input terminal (+) and (-) is always maintained constant, and the pulse width Td from the output terminal OUT of the receiver RE is almost uniform as shown in (b). You can get the output signal. Incidentally, C indicates an output signal in the conventional circuit.

第4図はカラー・テレビのビデオ信号(RED,
GREEN,BLUE)及び水平同期信号,垂直
同期信号の各信号の受信回路に本発明を適用
した場合を示す接続図である。ここで、R,G,
Bの各ビデオ信号は、正極性であるので、レシー
バREの(+)入力端に印加されているが、水平
同期信号及び垂直同期信号は負極性であ
るので、レシーバREの(−)の入力端に印加し
てある。
Figure 4 shows a color television video signal (RED,
FIG. 2 is a connection diagram showing a case where the present invention is applied to a receiving circuit for each signal (GREEN, BLUE), horizontal synchronization signal, and vertical synchronization signal. Here, R, G,
Since each video signal of B has positive polarity, it is applied to the (+) input terminal of the receiver RE, but since the horizontal synchronization signal and vertical synchronization signal have negative polarity, they are applied to the (-) input terminal of the receiver RE. It is applied to the end.

各レシーバREのレフアレンス電圧発生回路に
おいて、第1図のE2に対応する電圧はいずれも
次式で表わされる。
In the reference voltage generation circuit of each receiver RE, the voltage corresponding to E2 in FIG. 1 is expressed by the following equation.

E2={R42/(R41+R42)}・Vcc (ただし、R41,R42はR16〜R20,R27〜R40
の約1/100以下である) 又、E1に対応する電圧は、各ビデオ信号と水
平同期信号HD及び垂直同期信号VDは、極性が
異なつているので、それぞれ異なつている。
E2={R42/(R41+R42)}・Vcc (However, R41 and R42 are R16~R20, R27~R40
(approximately 1/100 or less of that) Furthermore, the voltages corresponding to E1 are different from each other because each video signal, the horizontal synchronizing signal HD, and the vertical synchronizing signal VD have different polarities.

(発明の効果) 以上説明したように、本発明によれば、入力さ
れるパルス信号の振幅が多少変動しても、常に均
一なパルス幅信号を出力することのできる簡単な
構成の受信回路が実現できる。
(Effects of the Invention) As explained above, according to the present invention, there is provided a receiving circuit with a simple configuration that can always output a uniform pulse width signal even if the amplitude of the input pulse signal fluctuates to some extent. realizable.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明に係る回路の一例を示す接続
図、第2図及び第3図はその動作を説明するため
の波形図、第4図はカラー・テレビのビデオ信号
及び水平同期信号、垂直同期信号の受信回路に本
発明を適用した場合の接続図、第5図は従来回路
の接続図、第6図はその動作波形図である。 IN…入力端子、RE…レシーバ、RG…レフア
レンス電圧発生回路。
FIG. 1 is a connection diagram showing an example of the circuit according to the present invention, FIGS. 2 and 3 are waveform diagrams for explaining its operation, and FIG. 4 is a color television video signal, horizontal synchronization signal, and vertical A connection diagram when the present invention is applied to a synchronization signal receiving circuit, FIG. 5 is a connection diagram of a conventional circuit, and FIG. 6 is an operation waveform diagram thereof. IN...Input terminal, RE...Receiver, RG...Reference voltage generation circuit.

Claims (1)

【特許請求の範囲】[Claims] 1 一方の入力端に送信側より伝送されたパルス
信号がコンデンサを介して印加されるレシーバ
と、このレシーバの一方の入力端に印加されるパ
ルス信号の基底レベルに関連して変動するレフア
レンス電圧を発生し、このレフアレンス電圧を前
記レシーバの他方の入力端に印加させるレフアレ
ンス電圧発生回路とを備えた受信回路。
1 A receiver to which a pulse signal transmitted from the transmitting side is applied via a capacitor to one input terminal, and a reference voltage that fluctuates in relation to the base level of the pulse signal applied to one input terminal of this receiver. a reference voltage generating circuit that generates a reference voltage and applies the reference voltage to the other input terminal of the receiver.
JP15703684A 1984-07-27 1984-07-27 Receiving circuit Granted JPS6135689A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15703684A JPS6135689A (en) 1984-07-27 1984-07-27 Receiving circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15703684A JPS6135689A (en) 1984-07-27 1984-07-27 Receiving circuit

Publications (2)

Publication Number Publication Date
JPS6135689A JPS6135689A (en) 1986-02-20
JPH0431235B2 true JPH0431235B2 (en) 1992-05-25

Family

ID=15640788

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15703684A Granted JPS6135689A (en) 1984-07-27 1984-07-27 Receiving circuit

Country Status (1)

Country Link
JP (1) JPS6135689A (en)

Also Published As

Publication number Publication date
JPS6135689A (en) 1986-02-20

Similar Documents

Publication Publication Date Title
US4015213A (en) Pulse width modulated signal amplifier
JPS6123300A (en) Signal converter
EP0560117B1 (en) A deflection circuit having a controllable sawtooth generator
US4188567A (en) Constant-current vertical amplifier
JPH0431235B2 (en)
US5818538A (en) Sync on green signal separating circuit of an image output apparatus
US5216336A (en) Generator for sawtooth signal with selectable retrace slope for a deflection apparatus
CN1157932C (en) Automatic bias interface circuit for kinescope driving integrated circuits
FI109160B (en) Circuit device for generating vertical frequency deflection current
JP3089021B2 (en) Sawtooth wave generator for vertical deflection
US5672942A (en) Sawtooth generator controlled in a gain control feedback loop
JP3073408B2 (en) Triangular wave signal clamp circuit
US5703445A (en) Sawtooth generator with disturbance signal rejection for a deflection apparatus
JP3239185B2 (en) Level measuring device
JPS6223224A (en) Dc restoration circuit for digital repeater
JPS62285534A (en) Optical digital reception circuit
JPH0127602B2 (en)
JPS5816290Y2 (en) Image signal processing circuit
KR100254250B1 (en) A circuit and method for controlling clamp level
KR910000543Y1 (en) Skip circuit for image tube
JPS5912837Y2 (en) Optical signal receiver
JPH077626A (en) Horizontal deflection device
JPS61270956A (en) Optical receiver
JPH0720216B2 (en) MOS type solid-state imaging device
JPH0993462A (en) Binarization converter for analog image signal