JPH04311175A - 液晶駆動法 - Google Patents
液晶駆動法Info
- Publication number
- JPH04311175A JPH04311175A JP10478191A JP10478191A JPH04311175A JP H04311175 A JPH04311175 A JP H04311175A JP 10478191 A JP10478191 A JP 10478191A JP 10478191 A JP10478191 A JP 10478191A JP H04311175 A JPH04311175 A JP H04311175A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- line
- odd
- line drive
- field
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 20
- 238000000034 method Methods 0.000 title claims description 9
- 239000011159 matrix material Substances 0.000 claims description 2
- 230000015654 memory Effects 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 6
- 230000001934 delay Effects 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】液晶ドットマトリクスディスプレ
イを用いたテレビ受像機等映像関連機器のライン駆動法
に関する。
イを用いたテレビ受像機等映像関連機器のライン駆動法
に関する。
【０００２】
【従来技術】従来の液晶駆動法はライン電極を図４に示
すように１ライン置きに液晶パネル２の左右に取り出し
、奇数ｏｄｄ フィールドは奇数ラインドライブ回路１
ａ出力パルスＦｏにより駆動し、偶数ｅｖｅｎフィール
ドは偶数ラインドライブ回路１ｂ出力パルスＦｅにより
駆動する。図５（ａ），（ｂ），（ｃ）に奇数ｏｄｄ
フィールドおよび偶数ｅｖｅｎフィールド走査時の垂直
同期信号Ｖｓｙｎｃ，水平同期信号Ｈｓｙｎｃに対する
奇数ラインドライブ回路１ａ出力パルスＦｏおよび偶数
ラインドライブ回路１ｂ出力パルスＦｅのタイミングを
示す。液晶が高精細になると画面フリッカが目立つよう
になり、また、フリッカが目立たないようにノンインタ
レース走査を行うにはラインメモリ等を用いたディジタ
ル処理を必要とするため回路規模が大きくなる。また、
ノンインタレース走査のために通常の２ライン同時駆動
を行うと、液晶パネル２上で奇数ｏｄｄ フィールドに
おいては図６（ａ）の矢印→の２ラインを同時に同一の
信号でドライブし、偶数ｅｖｅｎフィールドにおいては
図６（ｂ）の矢印←の２ラインを同時に同一の信号でド
ライブすることになる。
すように１ライン置きに液晶パネル２の左右に取り出し
、奇数ｏｄｄ フィールドは奇数ラインドライブ回路１
ａ出力パルスＦｏにより駆動し、偶数ｅｖｅｎフィール
ドは偶数ラインドライブ回路１ｂ出力パルスＦｅにより
駆動する。図５（ａ），（ｂ），（ｃ）に奇数ｏｄｄ
フィールドおよび偶数ｅｖｅｎフィールド走査時の垂直
同期信号Ｖｓｙｎｃ，水平同期信号Ｈｓｙｎｃに対する
奇数ラインドライブ回路１ａ出力パルスＦｏおよび偶数
ラインドライブ回路１ｂ出力パルスＦｅのタイミングを
示す。液晶が高精細になると画面フリッカが目立つよう
になり、また、フリッカが目立たないようにノンインタ
レース走査を行うにはラインメモリ等を用いたディジタ
ル処理を必要とするため回路規模が大きくなる。また、
ノンインタレース走査のために通常の２ライン同時駆動
を行うと、液晶パネル２上で奇数ｏｄｄ フィールドに
おいては図６（ａ）の矢印→の２ラインを同時に同一の
信号でドライブし、偶数ｅｖｅｎフィールドにおいては
図６（ｂ）の矢印←の２ラインを同時に同一の信号でド
ライブすることになる。
【０００３】
【発明が解決しようとする課題】本発明は従来例に鑑み
てなされたもので、ラインメモリ等大規模の集積回路を
使用せずにノンインタレース走査をする高精細画質表示
のためのコストメリットある液晶駆動法を提供するもの
である。
てなされたもので、ラインメモリ等大規模の集積回路を
使用せずにノンインタレース走査をする高精細画質表示
のためのコストメリットある液晶駆動法を提供するもの
である。
【０００４】
【課題を解決するための手段】本発明は、液晶パネルの
偶数ラインドライブ回路側を偶数フィールド毎に水平走
査タイミングを１ライン遅延することで奇数ラインドラ
イブ回路側との複数ライン同時駆動によるノンインタレ
ース走査を特徴とする。
偶数ラインドライブ回路側を偶数フィールド毎に水平走
査タイミングを１ライン遅延することで奇数ラインドラ
イブ回路側との複数ライン同時駆動によるノンインタレ
ース走査を特徴とする。
【０００５】
【作用】図１に示すように、表示用液晶パネル２、同液
晶パネル２の奇数ｏｄｄ ラインドライブ回路１ａ、偶
数ｅｖｅｎラインドライブ回路１ｂ、奇数ラインドライ
ブ回路１ａのシフトレジスタ３ａ，偶数ラインドライブ
回路１ｂのシフトレジスタ３ｂ、奇数／偶数フィールド
判別回路４、Ｄ−フリップフロップ回路５、スイッチ回
路の構成からなり、偶数フィールド毎にフィールド判別
回路４出力の判別信号７により、水平走査タイミングを
１ライン遅延したＤ−フリップフロップ回路５出力信号
８を選択し、シフトレジスタ３ｂを介して図３（ｂ）に
示す矢印→の２ラインを同時に同一の信号でドライブす
る。
晶パネル２の奇数ｏｄｄ ラインドライブ回路１ａ、偶
数ｅｖｅｎラインドライブ回路１ｂ、奇数ラインドライ
ブ回路１ａのシフトレジスタ３ａ，偶数ラインドライブ
回路１ｂのシフトレジスタ３ｂ、奇数／偶数フィールド
判別回路４、Ｄ−フリップフロップ回路５、スイッチ回
路の構成からなり、偶数フィールド毎にフィールド判別
回路４出力の判別信号７により、水平走査タイミングを
１ライン遅延したＤ−フリップフロップ回路５出力信号
８を選択し、シフトレジスタ３ｂを介して図３（ｂ）に
示す矢印→の２ラインを同時に同一の信号でドライブす
る。
【０００６】
【実施例】ノンインタレース走査をするためには２ライ
ンを同時に同一信号で駆動する方法による。図１の２は
画像表示用液晶パネル、１ａは液晶パネル２の奇数ｏｄ
ｄ ラインそれぞれを駆動するドライブパルスＦｏを出
力する奇数ラインドライブ回路、１ｂは液晶パネル２の
偶数ｅｖｅｎラインそれぞれを駆動するドライブパルス
Ｆｅを出力する偶数ラインドライブ回路、３ａ，３ｂは
それぞれ基準クロックパルスＣＫおよび奇数／偶数フィ
ールド走査開始のスタートパルスＳＰ等制御信号による
奇数ラインおよび偶数ライン走査パルスのシフトレジス
タ、４は垂直同期信号Ｖｓｙｎｃおよび水平同期信号Ｈ
ｓｙｎｃを入力して偶数フィールド判別信号７を出力す
る奇数／偶数フィールド判別回路、５はフィールド走査
開始のスタートパルスＳＰを１ライン遅延するＤ−フリ
ップフロップ回路、６は前記フィールド判別回路４出力
の判別信号７により奇数／偶数フィールドのスタートパ
ルスＳＰを選択出力するスイッチ回路である。
ンを同時に同一信号で駆動する方法による。図１の２は
画像表示用液晶パネル、１ａは液晶パネル２の奇数ｏｄ
ｄ ラインそれぞれを駆動するドライブパルスＦｏを出
力する奇数ラインドライブ回路、１ｂは液晶パネル２の
偶数ｅｖｅｎラインそれぞれを駆動するドライブパルス
Ｆｅを出力する偶数ラインドライブ回路、３ａ，３ｂは
それぞれ基準クロックパルスＣＫおよび奇数／偶数フィ
ールド走査開始のスタートパルスＳＰ等制御信号による
奇数ラインおよび偶数ライン走査パルスのシフトレジス
タ、４は垂直同期信号Ｖｓｙｎｃおよび水平同期信号Ｈ
ｓｙｎｃを入力して偶数フィールド判別信号７を出力す
る奇数／偶数フィールド判別回路、５はフィールド走査
開始のスタートパルスＳＰを１ライン遅延するＤ−フリ
ップフロップ回路、６は前記フィールド判別回路４出力
の判別信号７により奇数／偶数フィールドのスタートパ
ルスＳＰを選択出力するスイッチ回路である。
【０００７】図２の（ａ），（ｂ）はそれぞれ偶数ｅｖ
ｅｎラインドライブ回路１ｂの奇数フィールドおよび偶
数フィールド走査時のドライブパルスＦｅのタイミング
である。 ２ラインを同時にドライブするには奇数ラインドライブ
回路１ａおよび偶数ラインドライブ回路１ｂを同一信号
で動作させればよい。しかし、この場合、奇数フィール
ド走査では図３の（ａ）に示す矢印→表示のラインドラ
イブのタイミングとなり問題はないが、偶数フィールド
においては従来例の図６の（ｂ）に示す矢印←表示デー
タの逆転が生ずる上に、奇数／偶数両フィールドで同一
ラインが同じ信号となるのでペアリングが発生し画質が
低下する。そこで、図１に示すように、偶数ラインドラ
イブ回路１ｂ側のシフトレジスタ３ｂスタートパルスＳ
Ｐ入力回路にフィールド判別回路４、Ｄ−フリップフロ
ップ回路５およびスイッチ回路６を付加する。
ｅｎラインドライブ回路１ｂの奇数フィールドおよび偶
数フィールド走査時のドライブパルスＦｅのタイミング
である。 ２ラインを同時にドライブするには奇数ラインドライブ
回路１ａおよび偶数ラインドライブ回路１ｂを同一信号
で動作させればよい。しかし、この場合、奇数フィール
ド走査では図３の（ａ）に示す矢印→表示のラインドラ
イブのタイミングとなり問題はないが、偶数フィールド
においては従来例の図６の（ｂ）に示す矢印←表示デー
タの逆転が生ずる上に、奇数／偶数両フィールドで同一
ラインが同じ信号となるのでペアリングが発生し画質が
低下する。そこで、図１に示すように、偶数ラインドラ
イブ回路１ｂ側のシフトレジスタ３ｂスタートパルスＳ
Ｐ入力回路にフィールド判別回路４、Ｄ−フリップフロ
ップ回路５およびスイッチ回路６を付加する。
【０００８】即ち、偶数フィールド走査時フィールド判
別回路４出力の判別信号７によりスイッチ回路６を奇数
フィールド走査時の端子ａ側から端子ｂ側に切り換えて
、偶数ラインドライブ回路１ｂの水平走査タイミングを
１ライン遅延するＤ−フリップフロップ回路５出力信号
８を選択し、図２（ｂ）の点線で示す仮想ドライブ１Ｄ
を置くことで、奇数ラインドライブ回路１ａ出力Ｆｏの
タイミングとあわせて図３の（ｂ）に示す矢印→表示の
ラインドライブのタイミングとしペアリングのないノン
インタリーブ走査の高精細画像を表示する。また、奇数
フィールド走査時はスイッチ回路６を端子ａ側に切り換
えることで、奇数ラインドライブ回路１ａ出力Ｆｏのタ
イミングとあわせて図３の（ａ）に示す矢印→表示のラ
インドライブのタイミングとしノンインタリーブ走査を
行う。
別回路４出力の判別信号７によりスイッチ回路６を奇数
フィールド走査時の端子ａ側から端子ｂ側に切り換えて
、偶数ラインドライブ回路１ｂの水平走査タイミングを
１ライン遅延するＤ−フリップフロップ回路５出力信号
８を選択し、図２（ｂ）の点線で示す仮想ドライブ１Ｄ
を置くことで、奇数ラインドライブ回路１ａ出力Ｆｏの
タイミングとあわせて図３の（ｂ）に示す矢印→表示の
ラインドライブのタイミングとしペアリングのないノン
インタリーブ走査の高精細画像を表示する。また、奇数
フィールド走査時はスイッチ回路６を端子ａ側に切り換
えることで、奇数ラインドライブ回路１ａ出力Ｆｏのタ
イミングとあわせて図３の（ａ）に示す矢印→表示のラ
インドライブのタイミングとしノンインタリーブ走査を
行う。
【０００９】
【発明の効果】以上のように本発明は、液晶パネルの偶
数ラインドライブ回路側を偶数フィールド毎に水平走査
タイミングを１ライン遅延することで奇数ラインドライ
ブ回路側との複数ライン同時駆動を可能とし、ラインメ
モリ等大規模の集積回路を使用せずにノンインタレース
化を図る高精細画質表示のためのコストメリットある液
晶駆動法を実現することができる。
数ラインドライブ回路側を偶数フィールド毎に水平走査
タイミングを１ライン遅延することで奇数ラインドライ
ブ回路側との複数ライン同時駆動を可能とし、ラインメ
モリ等大規模の集積回路を使用せずにノンインタレース
化を図る高精細画質表示のためのコストメリットある液
晶駆動法を実現することができる。
【図１】複数ライン同時駆動によるノンインタレース走
査液晶駆動法のブロック図である。
査液晶駆動法のブロック図である。
【図２】図１の偶数ラインドライブにおける奇数／偶数
フィールドのタイミング図である。
フィールドのタイミング図である。
【図３】図１の液晶パネルにおける奇数／偶数フィール
ドのラインドライブタイミング表示図である。
ドのラインドライブタイミング表示図である。
【図４】従来の液晶駆動法を説明するためのブロック図
である。
である。
【図５】図４の奇数／偶数フィールドにおける液晶パネ
ル奇数／偶数ラインドライブのタイミング図である。
ル奇数／偶数ラインドライブのタイミング図である。
【図６】図４の液晶パネルにおける奇数／偶数フィール
ドのラインドライブタイミング表示図である。
ドのラインドライブタイミング表示図である。
１ａ 奇数ラインドライブ回路
１ｂ 偶数ラインドライブ回路
２ 液晶パネル
３ａ 奇数ライン用シフトレジスタ
３ｂ 偶数ライン用シフトレジスタ
４ 奇数／偶数フィールド判別回路
５ Ｄ−フリップフロップ回路
６ スイッチ回路
Claims (1)
- 【請求項１】 奇数ラインドライブ回路と偶数ライン
ドライブ回路とからなる液晶ドットマトリクスディスプ
レイにおいて、奇数フィールドと偶数フィールドとの判
別回路と水平走査タイミングを１ライン遅延するＤ−フ
リップフロップ回路出力を選択して前記偶数ラインドラ
イブ回路を制御するスイッチ回路とを有し、前記判別回
路出力により同スイッチ回路をフィールド毎に切り換え
て、隣接する複数ラインを同時に同一信号で表示してな
るノンインタレース走査を特徴とする液晶駆動法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10478191A JP3262175B2 (ja) | 1991-04-10 | 1991-04-10 | 液晶駆動法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10478191A JP3262175B2 (ja) | 1991-04-10 | 1991-04-10 | 液晶駆動法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04311175A true JPH04311175A (ja) | 1992-11-02 |
| JP3262175B2 JP3262175B2 (ja) | 2002-03-04 |
Family
ID=14390015
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10478191A Expired - Fee Related JP3262175B2 (ja) | 1991-04-10 | 1991-04-10 | 液晶駆動法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3262175B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980058471A (ko) * | 1996-12-30 | 1998-10-07 | 김영환 | 액정표시소자 |
| KR100813017B1 (ko) * | 2001-08-21 | 2008-03-13 | 삼성전자주식회사 | 액정표시장치 |
| US7623122B2 (en) * | 2004-12-14 | 2009-11-24 | Seiko Epson Corporation | Electro-optical device and electronic apparatus |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3789108B2 (ja) | 2002-10-09 | 2006-06-21 | キヤノン株式会社 | 画像表示装置 |
-
1991
- 1991-04-10 JP JP10478191A patent/JP3262175B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980058471A (ko) * | 1996-12-30 | 1998-10-07 | 김영환 | 액정표시소자 |
| KR100813017B1 (ko) * | 2001-08-21 | 2008-03-13 | 삼성전자주식회사 | 액정표시장치 |
| US7623122B2 (en) * | 2004-12-14 | 2009-11-24 | Seiko Epson Corporation | Electro-optical device and electronic apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3262175B2 (ja) | 2002-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08123367A (ja) | 映像信号処理装置及び映像信号処理方法 | |
| JPH088674B2 (ja) | 表示装置 | |
| JPH057719B2 (ja) | ||
| JPH01147975A (ja) | 液晶テレビジョン | |
| JP2000206492A (ja) | 液晶表示装置 | |
| JPH0488770A (ja) | 表示装置の駆動方法 | |
| JPH04311175A (ja) | 液晶駆動法 | |
| JPH04323979A (ja) | 液晶プロジェクタの歪み補正回路 | |
| JP3015544B2 (ja) | 液晶表示装置 | |
| US6292162B1 (en) | Driving circuit capable of making a liquid crystal display panel display and expanded picture without special signal processor | |
| JPH0537909A (ja) | 液晶映像表示装置 | |
| JP2730050B2 (ja) | 液晶表示装置 | |
| JPH01222586A (ja) | 液晶画像表示装置 | |
| JPH084331B2 (ja) | 画像表示装置 | |
| JPH04292087A (ja) | 液晶表示装置 | |
| JPH09325738A (ja) | 液晶ディスプレイ装置とその駆動方法 | |
| JPH03174581A (ja) | Ｃｒｔ互換性を有するマトリックスアドレス可能ディスプレイ及びドライバ | |
| JPH04260286A (ja) | 液晶表示装置の駆動方法 | |
| JPH0843790A (ja) | 立体画像表示装置 | |
| JP2642578B2 (ja) | 画像表示装置 | |
| JPH0394589A (ja) | 液晶表示装置 | |
| JPH01218183A (ja) | 画像表示装置 | |
| JP3064586B2 (ja) | インターレース走査回路 | |
| JP2001147674A (ja) | ドットマトリックス表示装置及びその制御方法 | |
| JPH08140021A (ja) | 液晶表示装置の駆動回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |