JPH04310010A - 波形等化器 - Google Patents
波形等化器Info
- Publication number
- JPH04310010A JPH04310010A JP7623691A JP7623691A JPH04310010A JP H04310010 A JPH04310010 A JP H04310010A JP 7623691 A JP7623691 A JP 7623691A JP 7623691 A JP7623691 A JP 7623691A JP H04310010 A JPH04310010 A JP H04310010A
- Authority
- JP
- Japan
- Prior art keywords
- filter
- output
- delay
- transversal filter
- waveform equalizer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 125000002015 acyclic group Chemical group 0.000 claims description 9
- 230000005540 biological transmission Effects 0.000 abstract description 8
- 230000006866 deterioration Effects 0.000 abstract description 7
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 8
- 239000003990 capacitor Substances 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000003321 amplification Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Landscapes
- Filters That Use Time-Delay Elements (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は高ビットレートのディジ
タル信号を同軸ケーブルで伝送する場合の波形等化器に
関するものである。
タル信号を同軸ケーブルで伝送する場合の波形等化器に
関するものである。
【０００２】
【従来の技術】近年、スタジオ機器のディジタル化に伴
い、パラレル−シリアル変換された高ビットレート（１
４３Ｍ 〜２７０Ｍｂｐｓ）のディジタル信号を従来の
アナログ・ビデオ信号伝送用の既設の同軸ケーブルを使
用して最大５００ｍ まで伝送することが要求されてい
る。しかし同軸ケーブルの周波数特性は、群遅延特性は
平坦であるが振幅特性は高域減衰特性となっており（周
波数１３５ＭＨｚ で１０ｄＢ／１００ｍ ）、３００
ｍ伝送時にはアイ開口率はほぼ零まで劣化する。従って
、このようなディジタル信号の伝送には群遅延平坦で高
域の振幅特性のみを可変できる波形等化器が必要となる
。このような周波数特性を有する波形等化器として従来
から知られているものに、非巡回形フィルタ（トランス
バーサルフィルタ）を用いたゼロフォーシング型自動等
化器がある。
い、パラレル−シリアル変換された高ビットレート（１
４３Ｍ 〜２７０Ｍｂｐｓ）のディジタル信号を従来の
アナログ・ビデオ信号伝送用の既設の同軸ケーブルを使
用して最大５００ｍ まで伝送することが要求されてい
る。しかし同軸ケーブルの周波数特性は、群遅延特性は
平坦であるが振幅特性は高域減衰特性となっており（周
波数１３５ＭＨｚ で１０ｄＢ／１００ｍ ）、３００
ｍ伝送時にはアイ開口率はほぼ零まで劣化する。従って
、このようなディジタル信号の伝送には群遅延平坦で高
域の振幅特性のみを可変できる波形等化器が必要となる
。このような周波数特性を有する波形等化器として従来
から知られているものに、非巡回形フィルタ（トランス
バーサルフィルタ）を用いたゼロフォーシング型自動等
化器がある。
【０００３】以下図面を参照しながら、上述した従来の
波形等化器について説明する。（図５）は従来の波形等
化器のブロック図を示すものである。（図５）において
、２０はトランスバーサルフィルタ、２１および２２は
遅延器、２３，２４，２５は利得調整器、２６は加算器
、２７は比較器、２８はマイコン、２９は減算器、３０
は入力端子、３１は出力端子である。なお、マイコン２
８以外はすべてアナログ回路で構成されている。
波形等化器について説明する。（図５）は従来の波形等
化器のブロック図を示すものである。（図５）において
、２０はトランスバーサルフィルタ、２１および２２は
遅延器、２３，２４，２５は利得調整器、２６は加算器
、２７は比較器、２８はマイコン、２９は減算器、３０
は入力端子、３１は出力端子である。なお、マイコン２
８以外はすべてアナログ回路で構成されている。
【０００４】以上のように構成された波形等化器につい
て、以下にその動作を説明する。まず、入力端子３０か
ら入力されたディジタル信号（アナログ波形）はトラン
スバーサルフィルタ２０に入力され、内部の遅延器２１
および利得調整器２３に入力される。遅延器２１の出力
は、遅延器２１と同一の遅延時間を有する遅延器２２と
利得調整器２４に入力される。遅延器２２の出力は利得
調整器２５に入力される。利得調整器２３，２４，２５
の出力は加算器２６で加算され、トランスバーサルフィ
ルタ２０で波形等化された出力となる。加算器２６の出
力は比較器２７に入力される。比較器２７はコンパレー
タ回路で構成され、基準信号と比較することによりディ
ジタル信号“Ｌ”“Ｈ”を出力端子３１に出力する。
て、以下にその動作を説明する。まず、入力端子３０か
ら入力されたディジタル信号（アナログ波形）はトラン
スバーサルフィルタ２０に入力され、内部の遅延器２１
および利得調整器２３に入力される。遅延器２１の出力
は、遅延器２１と同一の遅延時間を有する遅延器２２と
利得調整器２４に入力される。遅延器２２の出力は利得
調整器２５に入力される。利得調整器２３，２４，２５
の出力は加算器２６で加算され、トランスバーサルフィ
ルタ２０で波形等化された出力となる。加算器２６の出
力は比較器２７に入力される。比較器２７はコンパレー
タ回路で構成され、基準信号と比較することによりディ
ジタル信号“Ｌ”“Ｈ”を出力端子３１に出力する。
【０００５】一方、減算器２９ではトランスバーサルフ
ィルタ２０の等化後出力と比較器２７の出力（再生され
たディジタル符号）との減算を行い、等化誤差信号を生
成する。得られた等化誤差信号と比較器２７の出力はマ
イコン２８にＡ／Ｄ変換されて取り込まれ、演算により
等化誤差が小さくなる方向にトランスバーサルフィルタ
の利得調整器２３，２４，２５を変化させる制御信号を
生成し、Ｄ／Ａ変換器を通して利得調整器２３，２４，
２５の制御端子に印可する。なお、利得調整器２３と２
５の利得が常に等しいように制御すれば、トランスバー
サルフィルタ２０の群遅延特性は平坦になる（例えば、
テレビジョン学会誌 Ｖｏｌ．４４，Ｎｏ． ６，ｐ
ｐ． ７２８〜７３５（１９９０））。
ィルタ２０の等化後出力と比較器２７の出力（再生され
たディジタル符号）との減算を行い、等化誤差信号を生
成する。得られた等化誤差信号と比較器２７の出力はマ
イコン２８にＡ／Ｄ変換されて取り込まれ、演算により
等化誤差が小さくなる方向にトランスバーサルフィルタ
の利得調整器２３，２４，２５を変化させる制御信号を
生成し、Ｄ／Ａ変換器を通して利得調整器２３，２４，
２５の制御端子に印可する。なお、利得調整器２３と２
５の利得が常に等しいように制御すれば、トランスバー
サルフィルタ２０の群遅延特性は平坦になる（例えば、
テレビジョン学会誌 Ｖｏｌ．４４，Ｎｏ． ６，ｐ
ｐ． ７２８〜７３５（１９９０））。
【０００６】
【発明が解決しようとする課題】しかしながら上記のよ
うな構成では、マイコンを用いてディジタル制御を行う
ために回路規模が大きくなり複雑になり、また、波形等
化過程で等化誤差信号を利用するためにアイ開口率が零
まで悪化するような伝送路の周波数特性の劣化には対応
できないという問題点を有していた。
うな構成では、マイコンを用いてディジタル制御を行う
ために回路規模が大きくなり複雑になり、また、波形等
化過程で等化誤差信号を利用するためにアイ開口率が零
まで悪化するような伝送路の周波数特性の劣化には対応
できないという問題点を有していた。
【０００７】本発明は上記問題点に鑑み、トランスバー
サルフィルタの制御回路をアナログ回路で構成して簡素
化すると同時に等化制御を簡略化し、アイ開口率が零ま
で悪化するような伝送路の周波数特性の劣化にも対応で
きる波形等化器を提供するものである。
サルフィルタの制御回路をアナログ回路で構成して簡素
化すると同時に等化制御を簡略化し、アイ開口率が零ま
で悪化するような伝送路の周波数特性の劣化にも対応で
きる波形等化器を提供するものである。
【０００８】
【課題を解決するための手段】上記問題点を解決するた
めに本発明の波形等化器は、トランスバーサルフィルタ
と、前記トランスバーサルフィルタ出力を分岐して入力
する第１および第２のフィルタと、前記第１のフィルタ
出力を入力する第１のレベル検出器と、前記第２のフィ
ルタ出力を入力する第２のレベル検出器と、前記第１お
よび第２のレベル検出器出力の差を検出する減算器と、
前記減算器の出力を入力する第３のフィルタを具備し、
前記第３のフィルタ出力により前記トランスバーサルフ
ィルタの利得調整器を制御するという構成を備えたもの
である。
めに本発明の波形等化器は、トランスバーサルフィルタ
と、前記トランスバーサルフィルタ出力を分岐して入力
する第１および第２のフィルタと、前記第１のフィルタ
出力を入力する第１のレベル検出器と、前記第２のフィ
ルタ出力を入力する第２のレベル検出器と、前記第１お
よび第２のレベル検出器出力の差を検出する減算器と、
前記減算器の出力を入力する第３のフィルタを具備し、
前記第３のフィルタ出力により前記トランスバーサルフ
ィルタの利得調整器を制御するという構成を備えたもの
である。
【０００９】
【作用】本発明は上記した構成によって、トランスバー
サルフィルタの出力から分岐して接続された２個のフィ
ルタにより低域と高域の電圧振幅を検出し、その振幅差
が零となるようにトランスバーサルフィルタの利得調整
器を制御することによって、簡単な制御回路構成で，ア
イ開口率が零まで悪化するような伝送路の周波数特性の
劣化をも等化することができる。
サルフィルタの出力から分岐して接続された２個のフィ
ルタにより低域と高域の電圧振幅を検出し、その振幅差
が零となるようにトランスバーサルフィルタの利得調整
器を制御することによって、簡単な制御回路構成で，ア
イ開口率が零まで悪化するような伝送路の周波数特性の
劣化をも等化することができる。
【００１０】
【実施例】以下本発明の実施例の波形等化器について、
図面を参照しながら説明する。（図１）は本発明の第１
の実施例における波形等化器のブロック図を示すもので
ある。（図１）において、１はトランスバーサルフィル
タ、２および３は遅延器、４，５，６は利得調整器、７
は加算器、８はフィルタ、９は減算器、１０および１１
はレベル検出器、１２および１３はフィルタ、１４は入
力端子、１５は出力端子である。
図面を参照しながら説明する。（図１）は本発明の第１
の実施例における波形等化器のブロック図を示すもので
ある。（図１）において、１はトランスバーサルフィル
タ、２および３は遅延器、４，５，６は利得調整器、７
は加算器、８はフィルタ、９は減算器、１０および１１
はレベル検出器、１２および１３はフィルタ、１４は入
力端子、１５は出力端子である。
【００１１】以上のように構成された波形等化器につい
て、以下（図１）を用いてその動作を説明する。
て、以下（図１）を用いてその動作を説明する。
【００１２】入力端子１４から入力されたディジタル信
号（アナログ波形）はトランスバーサルフィルタ１に入
力され、内部の遅延器２および利得調整器４に入力され
る。遅延器２の出力は、遅延器２と同一の遅延時間を有
する遅延器３と利得調整器５に入力される。遅延器３の
出力は利得調整器６に入力される。利得調整器４，５，
６の出力は加算器７で加算され、トランスバーサルフィ
ルタ１で波形等化された出力となり、出力端子１５に出
力される。トランスバーサルフィルタ１の出力は分岐さ
れてフィルタ１２とフィルタ１３に入力される。フィル
タ１２は入力信号の低域のみを通過させる特性とし、フ
ィルタ１３は入力信号の高域のみを通過させる特性とす
る。フィルタ１２の出力はレベル検出器１０に入力され
波形等化後の低域の電圧振幅が検出される。同様に、フ
ィルタ１３の出力はレベル検出器１１に入力され波形等
化後の高域の電圧振幅が検出される。減算回路９ではレ
ベル検出器１０および１１の出力の差を検出し、その差
を適当な利得で増幅してフィルタ８に出力する。フィル
タ８はローパスフィルタとして等化ループの応答速度を
抑え、高域と低域の平均的なレベル差により帰還がかか
るようにする。フィルタ８の出力はトランスバーサルフ
ィルタ１の利得調整器４および６をまったく同様に制御
する。この等化ループにより、等化後の信号の低域と高
域の振幅がバランスするようにトランスバーサルフィル
タの振幅特性を変化させて波形等化を行う。
号（アナログ波形）はトランスバーサルフィルタ１に入
力され、内部の遅延器２および利得調整器４に入力され
る。遅延器２の出力は、遅延器２と同一の遅延時間を有
する遅延器３と利得調整器５に入力される。遅延器３の
出力は利得調整器６に入力される。利得調整器４，５，
６の出力は加算器７で加算され、トランスバーサルフィ
ルタ１で波形等化された出力となり、出力端子１５に出
力される。トランスバーサルフィルタ１の出力は分岐さ
れてフィルタ１２とフィルタ１３に入力される。フィル
タ１２は入力信号の低域のみを通過させる特性とし、フ
ィルタ１３は入力信号の高域のみを通過させる特性とす
る。フィルタ１２の出力はレベル検出器１０に入力され
波形等化後の低域の電圧振幅が検出される。同様に、フ
ィルタ１３の出力はレベル検出器１１に入力され波形等
化後の高域の電圧振幅が検出される。減算回路９ではレ
ベル検出器１０および１１の出力の差を検出し、その差
を適当な利得で増幅してフィルタ８に出力する。フィル
タ８はローパスフィルタとして等化ループの応答速度を
抑え、高域と低域の平均的なレベル差により帰還がかか
るようにする。フィルタ８の出力はトランスバーサルフ
ィルタ１の利得調整器４および６をまったく同様に制御
する。この等化ループにより、等化後の信号の低域と高
域の振幅がバランスするようにトランスバーサルフィル
タの振幅特性を変化させて波形等化を行う。
【００１３】遅延器２および３の遅延時間をτ、利得調
整器４および６の利得を−α（負号は反転を表す）、利
得調整器５の利得をβとすると、トランスバーサルフィ
ルタ１の振幅特性Ｈ（ω）は次式で表現できる。
整器４および６の利得を−α（負号は反転を表す）、利
得調整器５の利得をβとすると、トランスバーサルフィ
ルタ１の振幅特性Ｈ（ω）は次式で表現できる。
【００１４】
Ｈ（ω）＝β−２αｃｏｓ ωτ
・・・（１）実際の回路構成では簡素化の
ためにβ＝１として利得調整器５を省略する。このとき
αを１／２以下に設定すれば、トランスバーサルフィル
タ１は群遅延平坦で周波数１／（２τ）に振幅特性のピ
ークを持つハイパスフィルタとなる。すなわち、α＝１
／２のときは直流を遮断する最も急峻な振幅特性となり
、α＝０のときは平坦な振幅特性となるので、αの値を
０〜１／２で変化させることにより様々な高域強調が可
能となる。
・・・（１）実際の回路構成では簡素化の
ためにβ＝１として利得調整器５を省略する。このとき
αを１／２以下に設定すれば、トランスバーサルフィル
タ１は群遅延平坦で周波数１／（２τ）に振幅特性のピ
ークを持つハイパスフィルタとなる。すなわち、α＝１
／２のときは直流を遮断する最も急峻な振幅特性となり
、α＝０のときは平坦な振幅特性となるので、αの値を
０〜１／２で変化させることにより様々な高域強調が可
能となる。
【００１５】利得調整器５を省略しているときで、遅延
器２および３の遅延時間が小さくて、それに比較して利
得調整器４および６の遅延時間が無視できない場合は、
遅延器２および３の遅延時間の設定に注意が必要である
。すなわち、遅延器２の遅延時間と利得調整器４の遅延
時間との差がτ、遅延器３と利得調整器６の遅延時間の
和がτになるように遅延器２，３の遅延時間を設定する
。
器２および３の遅延時間が小さくて、それに比較して利
得調整器４および６の遅延時間が無視できない場合は、
遅延器２および３の遅延時間の設定に注意が必要である
。すなわち、遅延器２の遅延時間と利得調整器４の遅延
時間との差がτ、遅延器３と利得調整器６の遅延時間の
和がτになるように遅延器２，３の遅延時間を設定する
。
【００１６】また、この波形等化器では等化後の振幅が
等化前の信号の高域の減衰量に応じて変化するので、必
要に応じて出力端子１５の後に広帯域ＡＧＣ増幅器を接
続し、この後段に接続される、ディジタル信号“Ｌ”，
“Ｈ”を識別する識別器が必要とする振幅まで増幅する
。
等化前の信号の高域の減衰量に応じて変化するので、必
要に応じて出力端子１５の後に広帯域ＡＧＣ増幅器を接
続し、この後段に接続される、ディジタル信号“Ｌ”，
“Ｈ”を識別する識別器が必要とする振幅まで増幅する
。
【００１７】以上のように本実施例によれば、波形等化
にトランスバーサルフィルタを用い、トランスバーサル
フィルタ通過後の信号の高域と低域の電圧振幅を比較し
てその差電圧でトランスバーサルフィルタの振幅特性を
変化させるように帰還をかけることより、簡易な回路構
成でアイ開口率が零になるような伝送路の劣化にも対応
することができる。
にトランスバーサルフィルタを用い、トランスバーサル
フィルタ通過後の信号の高域と低域の電圧振幅を比較し
てその差電圧でトランスバーサルフィルタの振幅特性を
変化させるように帰還をかけることより、簡易な回路構
成でアイ開口率が零になるような伝送路の劣化にも対応
することができる。
【００１８】（図２）は遅延器２および３の第１の実施
例を示したものである。４１および４２はバイアス抵抗
、４３，４５，４７はトランジスタ、４４，４６，４８
は負荷抵抗、４９は電源端子である。電源端子４９から
入力された電源電圧をバイアス抵抗４１および４２で分
圧して得たバイアス電圧をトランジスタ４３のベースに
印加する。同時に伝送する信号も直流成分をカットして
トランジスタ４３のベースに入力する。トランジスタ４
３のコレクタは電源端子４９に接続され、エミッタは負
荷抵抗４４を介して接地される。トランジスタ４３はエ
ミッタホロワ増幅器となり電圧増幅率は１で、その出力
は次段のトランジスタ４５のベースに入力される。トラ
ンジスタ４５および４７も同様にエミッタホロワ増幅器
となり、それぞれの出力は次段のトランジスタのベース
に入力される。このようにしてエミッタホロワ増幅器を
縦続接続することにより、利得１で広帯域に群遅延平坦
な遅延器を実現することができる。
例を示したものである。４１および４２はバイアス抵抗
、４３，４５，４７はトランジスタ、４４，４６，４８
は負荷抵抗、４９は電源端子である。電源端子４９から
入力された電源電圧をバイアス抵抗４１および４２で分
圧して得たバイアス電圧をトランジスタ４３のベースに
印加する。同時に伝送する信号も直流成分をカットして
トランジスタ４３のベースに入力する。トランジスタ４
３のコレクタは電源端子４９に接続され、エミッタは負
荷抵抗４４を介して接地される。トランジスタ４３はエ
ミッタホロワ増幅器となり電圧増幅率は１で、その出力
は次段のトランジスタ４５のベースに入力される。トラ
ンジスタ４５および４７も同様にエミッタホロワ増幅器
となり、それぞれの出力は次段のトランジスタのベース
に入力される。このようにしてエミッタホロワ増幅器を
縦続接続することにより、利得１で広帯域に群遅延平坦
な遅延器を実現することができる。
【００１９】（図２）は三段の縦続接続例を示したが、
実際には必要とする遅延量に応じて段数を決定する。ま
た遅延器としては、入出力間の利得が１で広帯域に群遅
延平坦な遅延が得られればよいので、減衰回路と利得１
以上の増幅器の縦続接続で構成してもよい。以上のよう
にトランジスタの遅延を利用して遅延器を構成すること
により、遅延線が不要となり遅延器を半導体化できるの
で、波形等化器全体をＩＣ化することができる。
実際には必要とする遅延量に応じて段数を決定する。ま
た遅延器としては、入出力間の利得が１で広帯域に群遅
延平坦な遅延が得られればよいので、減衰回路と利得１
以上の増幅器の縦続接続で構成してもよい。以上のよう
にトランジスタの遅延を利用して遅延器を構成すること
により、遅延線が不要となり遅延器を半導体化できるの
で、波形等化器全体をＩＣ化することができる。
【００２０】（図３）は遅延器２および３の第２の実施
例を示したものである。５１および５２はバイアス抵抗
、５３および５８はトランジスタ、５４，５５，５９は
負荷抵抗、５６はコンデンサ、５７は抵抗、６０は電源
端子である。電源端子６０から入力された電源電圧をバ
イアス抵抗５１および５２で分圧して得たバイアス電圧
をトランジスタ５３のベースに印加する。同時に伝送す
る信号も直流成分をカットしてトランジスタ５３のベー
スに入力する。トランジスタ５３のコレクタとエミッタ
は同じ抵抗値の負荷抵抗５４および５５を介してそれぞ
れ電源およびグランドに接続される。
例を示したものである。５１および５２はバイアス抵抗
、５３および５８はトランジスタ、５４，５５，５９は
負荷抵抗、５６はコンデンサ、５７は抵抗、６０は電源
端子である。電源端子６０から入力された電源電圧をバ
イアス抵抗５１および５２で分圧して得たバイアス電圧
をトランジスタ５３のベースに印加する。同時に伝送す
る信号も直流成分をカットしてトランジスタ５３のベー
スに入力する。トランジスタ５３のコレクタとエミッタ
は同じ抵抗値の負荷抵抗５４および５５を介してそれぞ
れ電源およびグランドに接続される。
【００２１】一方、トランジスタ５３のコレクタに接続
されたコンデンサ５６（容量値Ｃ）とエミッタに接続さ
れた抵抗５７（抵抗値Ｒ）は次段のトランジスタ５８の
ベースに接続する。トランジスタ５８のコレクタは電源
端子６０に接続し、エミッタは負荷抵抗５９を介して接
地する。トランジスタ５８はエミッタホロワ増幅器とな
り、エミッタから信号は出力される。
されたコンデンサ５６（容量値Ｃ）とエミッタに接続さ
れた抵抗５７（抵抗値Ｒ）は次段のトランジスタ５８の
ベースに接続する。トランジスタ５８のコレクタは電源
端子６０に接続し、エミッタは負荷抵抗５９を介して接
地する。トランジスタ５８はエミッタホロワ増幅器とな
り、エミッタから信号は出力される。
【００２２】ここで、トランジスタ５３および５８で構
成される回路は全域通過フィルタとなり、その群遅延時
間の周波数特性は次式で与えられる（「入門ＡＶ電子回
路」日本放送出版協会 ｐｐ． １２２）。
成される回路は全域通過フィルタとなり、その群遅延時
間の周波数特性は次式で与えられる（「入門ＡＶ電子回
路」日本放送出版協会 ｐｐ． １２２）。
【００２３】
Ｔｄ ＝２ＣＲ／（１＋（ωＣＲ）２ ）
・・・（２）すなわち、直流領域
ではその遅延時間は２ＣＲで、高域になるほど遅延量は
減少する特性となる。また、一段当たりの遅延量の設定
を小さくして縦続接続により要求される遅延量を得る方
式のほうが、一段のみで構成する方式よりも広帯域に群
遅延平坦な遅延器を実現することができる。以上のよう
に全域通過フィルタを利用して遅延器を構成することに
より、遅延線などを用いずに遅延器をＩＣ化することが
できる。また遅延器の第１の実施例ではトランジスタ１
段の遅延が最小可変ステップであるが、この第２の実施
例ではコンデンサ５６と抵抗５７の値により遅延量を任
意に設定可能である。
・・・（２）すなわち、直流領域
ではその遅延時間は２ＣＲで、高域になるほど遅延量は
減少する特性となる。また、一段当たりの遅延量の設定
を小さくして縦続接続により要求される遅延量を得る方
式のほうが、一段のみで構成する方式よりも広帯域に群
遅延平坦な遅延器を実現することができる。以上のよう
に全域通過フィルタを利用して遅延器を構成することに
より、遅延線などを用いずに遅延器をＩＣ化することが
できる。また遅延器の第１の実施例ではトランジスタ１
段の遅延が最小可変ステップであるが、この第２の実施
例ではコンデンサ５６と抵抗５７の値により遅延量を任
意に設定可能である。
【００２４】（図４）は本発明の第２の実施例における
波形等化器のブロック図である。トランスバーサルフィ
ルタ１６および１７をトランスバーサルフィルタ１に縦
続接続している点だけが（図１）と異なる。トランスバ
ーサルフィルタ１，１６，１７はすべて同一特性とし、
単一制御電圧で制御する。トランスバーサルフィルタ一
段の場合には、ハイパスフィルタ特性が急峻になった場
合に制御電圧に対する感度が非常に高くなり制御が難し
くなるが、このような縦続接続にすることにより一段当
たりのハイパスフィルタ特性が緩やかになり制御が容易
になる。また（図４）ではトランスバーサルフィルタ三
段の縦続接続としたが、必要に応じて段数は調整すれば
よい。
波形等化器のブロック図である。トランスバーサルフィ
ルタ１６および１７をトランスバーサルフィルタ１に縦
続接続している点だけが（図１）と異なる。トランスバ
ーサルフィルタ１，１６，１７はすべて同一特性とし、
単一制御電圧で制御する。トランスバーサルフィルタ一
段の場合には、ハイパスフィルタ特性が急峻になった場
合に制御電圧に対する感度が非常に高くなり制御が難し
くなるが、このような縦続接続にすることにより一段当
たりのハイパスフィルタ特性が緩やかになり制御が容易
になる。また（図４）ではトランスバーサルフィルタ三
段の縦続接続としたが、必要に応じて段数は調整すれば
よい。
【００２５】
【発明の効果】以上のよう本発明は、波形等化にトラン
スバーサルフィルタを用い、トランスバーサルフィルタ
通過後の信号の高域と低域の電圧振幅を比較してその差
電圧でトランスバーサルフィルタの振幅特性を変化させ
るように帰還をかけることにより、簡易な制御回路構成
で、アイ開口率が零になるような伝送路の劣化にも対応
することができる。
スバーサルフィルタを用い、トランスバーサルフィルタ
通過後の信号の高域と低域の電圧振幅を比較してその差
電圧でトランスバーサルフィルタの振幅特性を変化させ
るように帰還をかけることにより、簡易な制御回路構成
で、アイ開口率が零になるような伝送路の劣化にも対応
することができる。
【図１】本発明の一実施例の波形等化器のブロック図で
ある。
ある。
【図２】本発明の波形等化器の構成要素である遅延器の
第１の実施例のブロック図である。
第１の実施例のブロック図である。
【図３】本発明の波形等化器の構成要素である遅延器の
第２の実施例のブロック図である。
第２の実施例のブロック図である。
【図４】本発明の一実施例の波形等化器の変形例のブロ
ック図である。
ック図である。
【図５】従来の波形等化器のブロック図である。
１ トランスバーサルフィルタ
２ 遅延器
３ 遅延器
４ 利得調整器
５ 利得調整器
６ 利得調整器
７ 加算器
８ フィルタ
９ 減算器
１０ レベル検出器
１１ レベル検出器
１２ フィルタ
１３ フィルタ
１４ 入力端子
１５ 出力端子
Claims (4)
- 【請求項１】 遅延器と利得調整器と加算器で構成さ
れた非巡回形フィルタと、前記非巡回形フィルタ出力を
分岐して入力する第１および第２のフィルタと、前記第
１のフィルタ出力を入力する第１のレベル検出器と、前
記第２のフィルタ出力を入力する第２のレベル検出器と
、前記第１および第２のレベル検出器出力の差を検出す
る減算器と、前記減算器の出力を入力する第３のフィル
タを具備し、前記第３のフィルタ出力により前記非巡回
形フィルタの利得調整器を制御することを特徴とする波
形等化器。 - 【請求項２】 非巡回形フィルタの遅延器は、増幅器
の縦続接続で構成したことを特徴とする請求項１記載の
波形等化器。 - 【請求項３】 非巡回形フィルタの遅延器は、全域通
過フィルタの縦続接続で構成したことを特徴とする請求
項１記載の波形等化器。 - 【請求項４】 非巡回形フィルタは、複数の同一の特
性を有する非巡回形フィルタを縦続接続して構成し、各
非巡回形フィルタの対応する利得調整器は同一に制御す
ることを特徴とする請求項１記載の波形等化器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7623691A JPH04310010A (ja) | 1991-04-09 | 1991-04-09 | 波形等化器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7623691A JPH04310010A (ja) | 1991-04-09 | 1991-04-09 | 波形等化器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04310010A true JPH04310010A (ja) | 1992-11-02 |
Family
ID=13599539
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7623691A Pending JPH04310010A (ja) | 1991-04-09 | 1991-04-09 | 波形等化器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04310010A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007174637A (ja) * | 2005-12-20 | 2007-07-05 | Altera Corp | 信号調節受信器回路網 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63316913A (ja) * | 1987-06-19 | 1988-12-26 | Clarion Co Ltd | デイジタル信号再生回路 |
| JPH02126732A (ja) * | 1988-11-07 | 1990-05-15 | Nec Corp | 振幅等化器自動選択方式 |
| JPH03285416A (ja) * | 1990-03-30 | 1991-12-16 | Sharp Corp | Ｐｃｍ信号の自動等価装置 |
-
1991
- 1991-04-09 JP JP7623691A patent/JPH04310010A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63316913A (ja) * | 1987-06-19 | 1988-12-26 | Clarion Co Ltd | デイジタル信号再生回路 |
| JPH02126732A (ja) * | 1988-11-07 | 1990-05-15 | Nec Corp | 振幅等化器自動選択方式 |
| JPH03285416A (ja) * | 1990-03-30 | 1991-12-16 | Sharp Corp | Ｐｃｍ信号の自動等価装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007174637A (ja) * | 2005-12-20 | 2007-07-05 | Altera Corp | 信号調節受信器回路網 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6304615B1 (en) | Serial digital data communications receiver with improved automatic cable equalizer, AGC system, and DC restorer | |
| JP2723228B2 (ja) | 利得可変増幅回路 | |
| US6169764B1 (en) | Analog adaptive line equalizer | |
| US6956914B2 (en) | Transmit amplitude independent adaptive equalizer | |
| US5978417A (en) | Adaptive cable equalizer | |
| US5510751A (en) | Line driver with adaptive output impedance | |
| US5940441A (en) | Integrated adaptive cable equalizer using a continuous-time filter | |
| US3940709A (en) | Equalization circuit | |
| US6531931B1 (en) | Circuit and method for equalization of signals received over a communication system transmission line | |
| CA1301860C (en) | Circuits with multiple controlled gain elements | |
| JP2830087B2 (ja) | 周波数特性補正回路 | |
| US4633200A (en) | Voltage controlled equalizer | |
| US4961057A (en) | Automatic gain control amplifier for compensating cable loss | |
| JPH04310010A (ja) | 波形等化器 | |
| US4851911A (en) | Video signal noise reduction circuit | |
| US5191300A (en) | Local area network amplifier for twisted pair lines | |
| JPH0255428A (ja) | マイクロ波ａｇｃ回路 | |
| US4424498A (en) | Adaptive equalizer | |
| JPH1168624A (ja) | 等化回路 | |
| JPS6158048B2 (ja) | ||
| JPH08186524A (ja) | 等化器 | |
| EP1445903A2 (en) | Serial digital data communications receiver with improved automatic cable equalizer and DC restorer | |
| JPS6226601B2 (ja) | ||
| JP2654156B2 (ja) | フエージング監視回路 | |
| JPH08195688A (ja) | ノイズ除去機能を持つ受信装置 |