JPH04307816A - 位相同期回路 - Google Patents
位相同期回路Info
- Publication number
- JPH04307816A JPH04307816A JP3099468A JP9946891A JPH04307816A JP H04307816 A JPH04307816 A JP H04307816A JP 3099468 A JP3099468 A JP 3099468A JP 9946891 A JP9946891 A JP 9946891A JP H04307816 A JPH04307816 A JP H04307816A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- output
- phase difference
- vco
- control voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims abstract description 15
- 230000010355 oscillation Effects 0.000 claims abstract description 9
- 230000000694 effects Effects 0.000 abstract description 2
- 230000001360 synchronised effect Effects 0.000 description 6
- 230000005856 abnormality Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【技術分野】本発明は位相同期回路に関し、特にアナロ
グ方式の位相同期回路に関するものである。
グ方式の位相同期回路に関するものである。
【０００２】
【従来技術】アナログ信号の位相同期を確立するアナロ
グ位相同期回路における同期保証の方法としては、位相
同期ループに直接同期保証を行うハードウェアは特に付
加されておらず、誤り訂正等の符号論理や帯域フィルタ
を用いて同期回路を周辺からサポートする手法に頼って
いるのが実状である。
グ位相同期回路における同期保証の方法としては、位相
同期ループに直接同期保証を行うハードウェアは特に付
加されておらず、誤り訂正等の符号論理や帯域フィルタ
を用いて同期回路を周辺からサポートする手法に頼って
いるのが実状である。
【０００３】従って、従来の位相同期回路では、大きな
雑音の影響により、同期はずれを生じてしまい、正常で
かつ安定な同期状態を保持できないという欠点がある。
雑音の影響により、同期はずれを生じてしまい、正常で
かつ安定な同期状態を保持できないという欠点がある。
【０００４】
【発明の目的】そこで、本発明はこの様な従来のものの
欠点を解決すべくなされたものであって、その目的とす
るところは、大きな雑音の影響により同期はずれを生ず
ることなく安定な同期状態を保証できる位相同期回路を
提供することにある。
欠点を解決すべくなされたものであって、その目的とす
るところは、大きな雑音の影響により同期はずれを生ず
ることなく安定な同期状態を保証できる位相同期回路を
提供することにある。
【０００５】
【発明の構成】本発明によれば、制御電圧に応じて発振
周波数が制御される電圧制御型発振手段と、この発振出
力と入力信号との位相差を検出してこの位相差に応じた
検出信号を発生する手段と、この検出信号に応じて前記
制御電圧を発生する手段とを含む位相同期回路であって
、前記検出信号のレベルが所定範囲を越えたときに前記
制御電圧を一定値にクランプする手段とを含むことを特
徴とする位相同期回路が得られる。
周波数が制御される電圧制御型発振手段と、この発振出
力と入力信号との位相差を検出してこの位相差に応じた
検出信号を発生する手段と、この検出信号に応じて前記
制御電圧を発生する手段とを含む位相同期回路であって
、前記検出信号のレベルが所定範囲を越えたときに前記
制御電圧を一定値にクランプする手段とを含むことを特
徴とする位相同期回路が得られる。
【０００６】
【実施例】以下、本発明の実施例について図面を参照し
つつ詳細に説明する。
つつ詳細に説明する。
【０００７】図１は本発明の実施例のアナログ同期回路
を示すブロック図である。入力信号１は減算器４におい
て電圧制御型発振器（ＶＣＯ）２の発振出力３と減算さ
れることにより、両信号の位相差に応じた検出信号５が
発生される。
を示すブロック図である。入力信号１は減算器４におい
て電圧制御型発振器（ＶＣＯ）２の発振出力３と減算さ
れることにより、両信号の位相差に応じた検出信号５が
発生される。
【０００８】この検出信号５はスイッチ６を介して第２
の減算器７の１入力となっており、その他入力には基準
電圧が印加されている。よって、この減算器７により検
出信号５と基準電圧との差信号８が得られ、この差信号
８がＶＣＯ２の制御電圧として用いられている。
の減算器７の１入力となっており、その他入力には基準
電圧が印加されている。よって、この減算器７により検
出信号５と基準電圧との差信号８が得られ、この差信号
８がＶＣＯ２の制御電圧として用いられている。
【０００９】減算器４の出力である検出信号５は閾値判
定部９へも入力されており、この閾値判定部９において
、当該検出信号５のレベルがある一定の閾値の範囲内に
存在しているかどうか判定される。
定部９へも入力されており、この閾値判定部９において
、当該検出信号５のレベルがある一定の閾値の範囲内に
存在しているかどうか判定される。
【００１０】この判定結果はタイマ付ホールド部１０に
より一定時間ホールドされてスイッチ６の制御信号とな
る。尚、この一定時間経過後には、リセット信号１１が
発生されて閾値判定部９はリセットされ、初期状態に復
帰するようになっている。
より一定時間ホールドされてスイッチ６の制御信号とな
る。尚、この一定時間経過後には、リセット信号１１が
発生されて閾値判定部９はリセットされ、初期状態に復
帰するようになっている。
【００１１】この様な構成において、通常動作時（同期
確立時）には閾値判定部９は検出信号５の異常を検出す
ることはないので、ホールド部１０の出力はスイッチ６
を図の状態に維持する様な制御信号を発生している。
確立時）には閾値判定部９は検出信号５の異常を検出す
ることはないので、ホールド部１０の出力はスイッチ６
を図の状態に維持する様な制御信号を発生している。
【００１２】よって、第２の減算器７の出力８は検出信
号５と基準電圧との差となっており、これがＶＣＯ２の
制御電圧とされ、同期ループは同期状態にある。
号５と基準電圧との差となっており、これがＶＣＯ２の
制御電圧とされ、同期ループは同期状態にある。
【００１３】入力信号１に大きな雑音が重畳されると、
検出信号５のレベルは大となり、閾値判定部９の上下閾
値を越える。その結果、閾値判定部９から異常を示す判
定信号が出力され、タイマ付ホールド部１０は一定時間
その判定信号をホールドしつつその間スイッチ６を切替
える制御信号を出力する。
検出信号５のレベルは大となり、閾値判定部９の上下閾
値を越える。その結果、閾値判定部９から異常を示す判
定信号が出力され、タイマ付ホールド部１０は一定時間
その判定信号をホールドしつつその間スイッチ６を切替
える制御信号を出力する。
【００１４】スイッチ６は図の状態からアース電位に切
替わるので、減算器７の出力８は一定レベルの制御電圧
にクランプされることになる。すなわち、出力８は減算
器７の他入力である基準電圧値（オフセット値）に固定
されるので、ＶＣＯ２は同期保証内の一定周波数を発振
し、同期はずれは防止される。
替わるので、減算器７の出力８は一定レベルの制御電圧
にクランプされることになる。すなわち、出力８は減算
器７の他入力である基準電圧値（オフセット値）に固定
されるので、ＶＣＯ２は同期保証内の一定周波数を発振
し、同期はずれは防止される。
【００１５】一定時間が過ぎれば、ノイズの影響は無く
なるとみなせるので、リセット信号１１により閾値判定
部９をリセットして初期状態に復帰させる。
なるとみなせるので、リセット信号１１により閾値判定
部９をリセットして初期状態に復帰させる。
【００１６】尚、上記においては、アナログ方式の位相
同期回路について説明したが、ディジ方式の位相同期回
路にも同様に適用可能であることは明らかである。
同期回路について説明したが、ディジ方式の位相同期回
路にも同様に適用可能であることは明らかである。
【００１７】
【発明の効果】叙上の如く、本発明によれば、位相差を
示す信号レベルの異常を検出してＶＣＯの制御電圧を、
同期保証の範囲で一定周波数となる電圧に固定するよう
にしたので、極めて簡単にかつ確実に同期保証が可能と
なるという効果がある。
示す信号レベルの異常を検出してＶＣＯの制御電圧を、
同期保証の範囲で一定周波数となる電圧に固定するよう
にしたので、極めて簡単にかつ確実に同期保証が可能と
なるという効果がある。
【図１】本発明の実施例のブロック図である。
２ ＶＣＯ
４，７ 減算器
６ スイッチ
９ 閾値判定部
１０ タイマ付ホールド部
Claims (1)
- 【請求項１】 制御電圧に応じて発振周波数が制御さ
れる電圧制御型発振手段と、この発振出力と入力信号と
の位相差を検出してこの位相差に応じた検出信号を発生
する手段と、この検出信号に応じて前記制御電圧を発生
する手段とを含む位相同期回路であって、前記検出信号
のレベルが所定範囲を越えたときに前記制御電圧を一定
値にクランプする手段とを含むことを特徴とする位相同
期回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3099468A JPH04307816A (ja) | 1991-04-04 | 1991-04-04 | 位相同期回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3099468A JPH04307816A (ja) | 1991-04-04 | 1991-04-04 | 位相同期回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04307816A true JPH04307816A (ja) | 1992-10-30 |
Family
ID=14248146
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3099468A Pending JPH04307816A (ja) | 1991-04-04 | 1991-04-04 | 位相同期回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04307816A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4515646B2 (ja) * | 2001-01-22 | 2010-08-04 | マスプロ電工株式会社 | 基準周波数発生装置 |
-
1991
- 1991-04-04 JP JP3099468A patent/JPH04307816A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4515646B2 (ja) * | 2001-01-22 | 2010-08-04 | マスプロ電工株式会社 | 基準周波数発生装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0177731B1 (ko) | 망동기용 디지탈 위상동기루프 제어방법 | |
| US6211742B1 (en) | Lock detector for phase locked loops | |
| JPH04307816A (ja) | 位相同期回路 | |
| US5877640A (en) | Device for deriving a clock signal from a synchronizing signal and a videorecorder provided with the device | |
| US4891824A (en) | Muting control circuit | |
| JP3950710B2 (ja) | Ｐｌｌ回路及びその制御方法 | |
| JPH06244715A (ja) | 位相同期回路 | |
| JP3165986B2 (ja) | Ｐｌｌ回路 | |
| JPH022217A (ja) | 位相同期検出回路 | |
| JP2000323982A (ja) | Ｐｌｌ回路 | |
| JPH02288787A (ja) | クロックパルス生成回路 | |
| JP2004260321A (ja) | 同期検出回路、同期検出方法 | |
| JPH077686A (ja) | Ａｍ復調器 | |
| US4549148A (en) | Pulse corrector for phase comparator inputs | |
| JP2001333439A (ja) | 過変調検出回路 | |
| JPS59225617A (ja) | 位相同期回路 | |
| JPH05315947A (ja) | 位相同期ループ回路 | |
| JP2534657B2 (ja) | 位相同期発振器 | |
| JPH0335675A (ja) | ビデオ信号のｐｌｌ回路 | |
| JPH04154389A (ja) | 映像信号再生装置 | |
| JPH0388456A (ja) | 搬送波抽出回路 | |
| JPS63110817A (ja) | 位相同期回路 | |
| JPS6024733A (ja) | 自動周波数制御回路 | |
| JPH0846819A (ja) | Ｐｌｌ回路 | |
| JPS63237678A (ja) | 位相同期ル−プ回路 |