JPH04306021A - Two-wire system transmitter - Google Patents
Two-wire system transmitterInfo
- Publication number
- JPH04306021A JPH04306021A JP7079291A JP7079291A JPH04306021A JP H04306021 A JPH04306021 A JP H04306021A JP 7079291 A JP7079291 A JP 7079291A JP 7079291 A JP7079291 A JP 7079291A JP H04306021 A JPH04306021 A JP H04306021A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- power supply
- power
- analog
- supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004891 communication Methods 0.000 claims abstract description 26
- 238000000034 method Methods 0.000 claims abstract description 10
- 230000005540 biological transmission Effects 0.000 claims description 13
- RRLHMJHRFMHVNM-BQVXCWBNSA-N [(2s,3r,6r)-6-[5-[5-hydroxy-3-(4-hydroxyphenyl)-4-oxochromen-7-yl]oxypentoxy]-2-methyl-3,6-dihydro-2h-pyran-3-yl] acetate Chemical compound C1=C[C@@H](OC(C)=O)[C@H](C)O[C@H]1OCCCCCOC1=CC(O)=C2C(=O)C(C=3C=CC(O)=CC=3)=COC2=C1 RRLHMJHRFMHVNM-BQVXCWBNSA-N 0.000 abstract description 4
- 230000007257 malfunction Effects 0.000 abstract description 2
- 101100524646 Toxoplasma gondii ROM6 gene Proteins 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000013016 damping Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Abstract
Description
【０００１】0001
【産業上の利用分野】本発明は、工業プラント等におい
て、マイクロプロセッサを利用して、プロセス変量をデ
ジタル的に処理して４〜２０ｍＡのアナログ電流信号に
変換して送信すると共に、上位制御システムおよびハン
ドヘルドの通信装置とデジタル通信を可能とする２線式
伝送器に関する。[Industrial Application Field] The present invention utilizes a microprocessor in industrial plants to digitally process process variables, convert them into 4 to 20 mA analog current signals, and transmit the signals to a host control system. and a two-wire transmitter that enables digital communication with handheld communication devices.
【０００２】0002
【従来の技術】２線式伝送器は、２線式伝送器への電源
供給線を兼ねる２本の伝送線を流れる電流を４〜２０ｍ
Ａのアナログ電流信号として制御するため、２線式伝送
器の消費電流は４ｍＡ以下に設計しなければなれない。
そのため、デジタル回路のクロック信号を低周波数にし
たり、デジタルおよびアナログ回路の電源電圧を低くす
る必要があった。そして、従来技術として特開昭６１−
１３６３２６号記載のように、デジタル通信装置，読み
だし専用メモリ，電気的に消去可能なプログラム可能読
みだし専用メモリおよび１部のランダムアクセスメモリ
の各電源供給回路に個別の開閉回路を設け、マイクロプ
ロセッサの制御にしたがってこの開閉回路を制御する手
段を備えることにより、消費電流の低減を図っていた。[Prior Art] A two-wire transmitter transmits a current of 4 to 20 meters through two transmission lines that also serve as power supply lines to the two-wire transmitter.
Since it is controlled using an analog current signal of A, the current consumption of the two-wire transmitter must be designed to be 4 mA or less. Therefore, it was necessary to lower the frequency of the clock signal of the digital circuit and to lower the power supply voltage of the digital and analog circuits. As a prior art, Japanese Patent Application Laid-Open No. 61-
As described in No. 136326, each power supply circuit of a digital communication device, read-only memory, electrically erasable programmable read-only memory, and some random access memory is provided with an individual switching circuit, and a microprocessor By providing means for controlling this opening/closing circuit according to the control of , current consumption was reduced.
【０００３】0003
【発明が解決しようとする課題】上記従来技術は、アク
セスする対象デバイスへの電源供給とアクセスのタイミ
ングおよび電源供給時間について配慮がされておらず、
ソフトウエアあるいはハ−ドウエアによってタイミング
を取る必要があった。また、開閉回路を介して電源を供
給することによる供給電源電圧の低下について配慮がさ
れていないため、データリード・ライト時のデータの読
み間違い、データの誤書き込みの問題があり、実用化が
困難であった。[Problems to be Solved by the Invention] The above-mentioned conventional technology does not take into consideration the power supply to the target device to be accessed, the timing of access, and the power supply time.
Timing had to be determined by software or hardware. In addition, since no consideration is given to the drop in power supply voltage caused by supplying power through an open/close circuit, there are problems with reading or writing data incorrectly when reading or writing data, making it difficult to put it into practical use. Met.
【０００４】本発明の目的は、ハードウエアを用いて電
源供給とアクセスのタイミングおよび電源供給時間の設
定を実現することにある。そして、前記信号処理手段中
のマイクロプロセッサのソフトウエア開発において、電
源供給のタイミングおよび電源の供給と非供給を意識す
ることなくプログラム作成可能とすることにある。An object of the present invention is to realize the timing of power supply and access and the setting of the power supply time using hardware. In the software development of the microprocessor in the signal processing means, it is possible to create a program without being aware of the timing of power supply and whether or not the power is supplied.
【０００５】また、本発明の他の目的は、電源供給時の
供給電圧の低下を防ぎ、適切な電圧を供給するための方
法を提供して、低消費電流化を可能とするものである。Another object of the present invention is to provide a method for preventing a drop in supply voltage during power supply and supplying an appropriate voltage, thereby making it possible to reduce current consumption.
【０００６】[0006]
【課題を解決するための手段】上記目的を達成するため
に、前記２線式伝送器において、デバイスの電源供給回
路として、前記マイクロプロセッサがデバイスへデータ
のリード・ライト時に出力する制御信号により、電源供
給時間を設定し、かつ複数の電源から１つの電源を選択
して供給する電源選択供給回路と、前記制御信号により
電源供給とアクセスのタイミングを設定するアクセスタ
イミング回路を備えたものである。[Means for Solving the Problems] In order to achieve the above object, in the two-wire transmitter, as a power supply circuit of the device, the microprocessor outputs a control signal when reading/writing data to the device. The power source selection and supply circuit sets the power supply time and selects and supplies one power source from a plurality of power sources, and the access timing circuit sets the timing of power supply and access based on the control signal.
【０００７】上記他の目的を達成するために、前記アナ
ログ通信回路および前記デジタル通信回路に併設された
複数の電源電圧を供給可能な多電圧供給電源回路を備え
、前記電源選択回路により選択して読みだし専用メモリ
，電気的に消去可能なプログラム可能読みだし専用メモ
リに電源を供給するものである。[0007] In order to achieve the above-mentioned other object, a multi-voltage supply power supply circuit that can supply a plurality of power supply voltages is provided, which is attached to the analog communication circuit and the digital communication circuit, and the power supply voltage is selected by the power supply selection circuit. It supplies power to read-only memory and electrically erasable programmable read-only memory.
【０００８】[0008]
【作用】本発明の２線式伝送器において、電源選択供給
回路は、マイクロプロセッサがデータのリード・ライト
時に出力する制御信号を用いて、デバイスへのデータの
リード・ライト時のみ電源を供給し、他の期間はＧＮＤ
レベルを供給する。これにより、消費電流は最少となる
。[Operation] In the two-wire transmitter of the present invention, the power selection supply circuit supplies power only when reading or writing data to the device using the control signal that the microprocessor outputs when reading or writing data. , GND during other periods
supply level. This minimizes current consumption.
【０００９】供給する電源は、多電圧供給電源回路より
供給される。供給電圧の選択は、デバイスが消費電流の
大きい動作モードか小さい動作モードかにより、電源供
給回路を介することによる電圧降下が生じても適切な電
源電圧が得られる、予め定められた供給電圧が選択され
る。これにより、デバイスのデータリード・ライト時の
データの読み間違い、データの誤書き込みがなくなる。The power to be supplied is supplied from a multi-voltage power supply circuit. The supply voltage is selected depending on whether the device is in an operating mode with large or small current consumption, and a predetermined supply voltage that provides an appropriate power supply voltage even if a voltage drop occurs through the power supply circuit is selected. be done. This eliminates data reading errors and data writing errors when reading and writing data to the device.
【００１０】アクセスタイミング回路は、デバイスへの
チップ選択信号を、電源選択供給回路によって電源が供
給されてから予め定められた一定期間後出力する。それ
によって、デバイスは、ハードウエアにより電源供給時
間を設定され、かつ、電源供給とアクセスのタイミング
が設定されるので、マイクロプロセッサからは常時電源
を供給されているデバイスと同様にデータのリード・ラ
イトが可能となり、マイクロプロセッサのソフトウエア
開発において電源の供給・非供給を意識することなくプ
ログラム作成可能となる。The access timing circuit outputs a chip selection signal to the device after a predetermined period of time after power is supplied by the power supply selection supply circuit. As a result, the power supply time of the device is set by hardware, and the timing of power supply and access is set, so that the microprocessor can read and write data in the same way as a device that is constantly supplied with power. This makes it possible to create programs without being aware of whether power is supplied or not when developing software for microprocessors.
【００１１】[0011]
【実施例】以下、本発明の一実施例を図１により説明す
る。図１は本発明実施例２線式伝送器のブロック図であ
る。[Embodiment] An embodiment of the present invention will be explained below with reference to FIG. FIG. 1 is a block diagram of a two-wire transmitter according to an embodiment of the present invention.
【００１２】センサ１はアナログデジタル変換器２に接
続される。アナログデジタル変換器２，マイクロプロセ
ッサ（ＭＰＵ）３，ランダムアクセスメモリ（ＲＡＭ）
５，リードオンリメモリ（ＲＯＭ）６，電気的に消去可
能なプログラマブルリードオンリメモリ（ＥＥＰＲＯＭ
）７，演算プロセッサ８およびデジタルアナログ変換器
９は、データバスにより互いに接続される。さらに、Ｍ
ＰＵ３，デコーダ４，ＲＡＭ５，ＲＯＭ６およびＥＥＰ
ＲＯＭ７は、アドレスバスにより接続される。また、Ｍ
ＰＵ３，アナログデジタル変換器２，演算プロセッサ８
，デジタルアナログ変換器９およびデジタル通信回路１
０は、ＭＰＵ３の入出力制御線により接続される。デコ
ーダ４は、ＲＡＭ５のチップ選択端子，ＲＯＭ６および
ＥＥＰＲＯＭ７のアクセスタイミング回路１３および電
源選択供給回路１４に接続される。The sensor 1 is connected to an analog-to-digital converter 2. Analog-to-digital converter 2, microprocessor (MPU) 3, random access memory (RAM)
5. Read-only memory (ROM) 6. Electrically erasable programmable read-only memory (EEPROM)
)7, the arithmetic processor 8 and the digital-to-analog converter 9 are connected to each other by a data bus. Furthermore, M
PU3, decoder 4, RAM5, ROM6 and EEP
ROM7 is connected by an address bus. Also, M
PU3, analog digital converter 2, arithmetic processor 8
, digital-to-analog converter 9 and digital communication circuit 1
0 is connected by the input/output control line of the MPU3. The decoder 4 is connected to a chip selection terminal of the RAM 5, an access timing circuit 13 of the ROM 6 and the EEPROM 7, and a power selection supply circuit 14.
【００１３】デジタルアナログ変換器９は、アナログ通
信回路１１に接続される。アナログ通信回路１１は、２
線式伝送線１７に接続される。デジタル通信回路１０お
よび多電圧供給電源回路１２は、アナログ通信回路１１
と並列に２線式伝送線１７に接続される。多電圧供給回
路１２は、２線式伝送線１７を介して供給される電力よ
りＶ１，Ｖ２（Ｖ１＜Ｖ２）の電源電圧を発生し、アナ
ログデジタル変換器２，ＭＰＵ３，ＲＡＭ５，演算プロ
セッサ８，デジタルアナログ変換器９，デジタル通信回
路１０，アナログ通信回路１１と接続されてＶ１を供給
し、ＲＯＭ６およびＥＥＰＲＯＭ７の電源選択供給回路
１４と接続されてＶ１，Ｖ２を供給する。Digital to analog converter 9 is connected to analog communication circuit 11 . The analog communication circuit 11 includes 2
It is connected to the wire transmission line 17. The digital communication circuit 10 and the multi-voltage supply power supply circuit 12 are connected to the analog communication circuit 11.
The two-wire transmission line 17 is connected in parallel to the two-wire transmission line 17. The multi-voltage supply circuit 12 generates power supply voltages V1 and V2 (V1<V2) from the power supplied via the two-wire transmission line 17, and supplies the analog-to-digital converter 2, MPU 3, RAM 5, arithmetic processor 8, It is connected to the digital-to-analog converter 9, the digital communication circuit 10, and the analog communication circuit 11 to supply V1, and is connected to the power selection supply circuit 14 for the ROM 6 and EEPROM 7 to supply V1 and V2.
【００１４】次に、各部の動作を示す。センサ１は、プ
ロセス変量をアナログ信号に変換してアナログデジタル
変換器２に送る。アナログデジタル変換器２は、ＭＰＵ
３の指示によりセンサ１の出力をデジタルデータに変換
する。ＭＰＵ３は前記デジタルデータからＲＯＭ６に予
め納められているセンサ１の特性データを用いて、セン
サ１に入力されたプロセス変量またはその正規化値を算
出する。また、演算内容に応じて演算プロセッサ８を用
いて演算を行う。ＥＥＰＲＯＭ７にはレンジ，ダンピン
グ等の、２線式伝送器の使用に必要かつ設定変更を要す
るデータが書き込まれており、ＭＰＵ３はこのデータを
用いて前記算出データを処理してデジタルアナログ変換
器９へ出力する。デジタルアナログ変換器９は、ＭＰＵ
３の出力データをアナログデータに変換する。アナログ
通信回路１１は、デジタルアナログ変換器９が変換した
アナログデータを４〜２０ｍＡの電流に変換して２線式
伝送線１７に出力する。これによって、プロセス変量が
４〜２０ｍＡの電流信号として得られる。デジタル通信
回路１０は、２線式伝送線１７を介して上位制御システ
ムまたはハンドヘルドの通信装置とデジタル通信を行う
ためのインターフェイスとなる。デジタル通信回路１０
は、２線式伝送線を介して上位システムあるいはハンド
ヘルドの通信装置から得られる信号を復調してＭＰＵ３
へ送出し、また、ＭＰＵ３が送出するシリアルデータを
変調して２線式伝送線１７に出力する。Next, the operation of each part will be explained. Sensor 1 converts the process variable into an analog signal and sends it to analog-to-digital converter 2 . The analog-to-digital converter 2 is an MPU
According to the instruction 3, the output of sensor 1 is converted into digital data. The MPU 3 calculates the process variable input to the sensor 1 or its normalized value from the digital data using the characteristic data of the sensor 1 stored in the ROM 6 in advance. In addition, calculations are performed using the calculation processor 8 depending on the calculation contents. Data necessary for using the two-wire transmitter and requiring setting changes, such as range and damping, are written in the EEPROM 7, and the MPU 3 uses this data to process the calculated data and send it to the digital-to-analog converter 9. Output. The digital analog converter 9 is an MPU
Convert the output data of step 3 into analog data. The analog communication circuit 11 converts the analog data converted by the digital-to-analog converter 9 into a current of 4 to 20 mA, and outputs the current to the two-wire transmission line 17. Thereby, the process variable is obtained as a 4-20 mA current signal. The digital communication circuit 10 serves as an interface for performing digital communication with a host control system or a handheld communication device via a two-wire transmission line 17. Digital communication circuit 10
Demodulates the signal obtained from the host system or handheld communication device via the two-wire transmission line and sends it to the MPU3.
Furthermore, the serial data sent by the MPU 3 is modulated and output to the two-wire transmission line 17.
【００１５】ＭＰＵ３は、このデジタル通信で得られる
設定変更命令やデータ読みだし命令に応じて、ＥＥＰＲ
ＯＭ７のデータ書替えや算出データの返送を行う。[0015] The MPU 3 uses the EEPR in response to the setting change command and data read command obtained through this digital communication.
Rewrites data in OM7 and returns calculated data.
【００１６】ここで、本発明の特徴である電源選択供給
回路１４は、ＭＰＵ３がデータのリード・ライトのため
出力するＲ／Ｗ信号およびデコーダ４からのチップ選択
信号を用いて、デコーダ４からのチップ選択信号が有効
期間中、ＲＯＭ６あるいはＥＥＰＲＯＭ７に電源を供給
する。
アクセスタイミング回路１３は、デコーダ４からのチッ
プ選択信号とＥクロック信号を用いて、チップ選択信号
が有効期間の後半の１／２期間だけＲＯＭ６あるいはＥ
ＥＰＲＯＭ７にチップ選択信号を送出する。即ち、電源
供給からチップ選択信号が有効期間の１／２期間だけ遅
延してチップ選択信号が有効となり、電源供給終了と同
時に無効となる。この遅延時間は、ＲＯＭ６あるいはＥ
ＥＰＲＯＭ７の電源立ち上げから動作開始までの最低必
要時間の仕様を満足する値とする。この遅延時間の作成
は、本実施例のようにＥクロックを用いて論理回路の組
合わせにより作成できる。また、ＣＲ等の次定数回路を
用いても実現可能であり、その方法は問題とならない。
前記チップ選択信号をＲＯＭ６あるいはＥＥＰＲＯＭ７
に送出する期間を短くしてＲＯＭ６あるいはＥＥＰＲＯ
Ｍ７のアクティブ期間を短くすることにより、一層の消
費電流低減が図れる。Here, the power supply selection supply circuit 14, which is a feature of the present invention, uses the R/W signal outputted by the MPU 3 for reading/writing data and the chip selection signal from the decoder 4 to Power is supplied to the ROM 6 or EEPROM 7 while the chip selection signal is valid. The access timing circuit 13 uses the chip selection signal from the decoder 4 and the E clock signal to select the chip selection signal from the ROM 6 or the E clock for the latter half of the valid period.
A chip selection signal is sent to the EPROM 7. That is, the chip selection signal becomes valid with a delay of 1/2 of the valid period after power supply, and becomes invalid at the same time as the power supply ends. This delay time is determined by ROM6 or E
The value shall be a value that satisfies the specification of the minimum required time from turning on the power to the EPROM 7 to starting operation. This delay time can be created by combining logic circuits using the E clock as in this embodiment. Further, it can be realized by using an order constant circuit such as a CR, and there is no problem with that method. The chip selection signal is transferred to ROM6 or EEPROM7.
Shorten the period to send data to ROM6 or EEPRO.
By shortening the active period of M7, further reduction in current consumption can be achieved.
【００１７】電源選択供給回路１４は、多電圧供給電源
回路１２から供給される電圧Ｖ１，Ｖ２あるいはＧＮＤ
を選択してＲＯＭ６あるいはＥＥＰＲＯＭ７に供給する
。ＭＰＵ３がＲＯＭ６あるいはＥＥＰＲＯＭ７とデータ
のリード・ライトを行うときはＶ１あるいはＶ２の電圧
が供給され、他の期間はＧＮＤが供給される。これによ
り、消費電流の低減が図られる。Ｖ１とＶ２の選択はＲ
ＯＭ６あるいはＥＥＰＲＯＭ７のリード・ライト動作に
おける消費電流に応じて予め定められている。ＲＯＭ６
はリード・ライトに係らずＶ１を供給する。ＥＥＰＲＯ
Ｍ７はリード時は消費電流が小さいためＶ１を供給する
が、ライト時は消費電流が大きいため電源供給回路にお
ける電圧降下が大きく、ＥＥＰＲＯＭ７に供給される電
圧が仕様を満足しないためＶ２を供給する。The power supply selection supply circuit 14 selects voltages V1, V2 supplied from the multi-voltage supply power supply circuit 12 or GND.
is selected and supplied to ROM6 or EEPROM7. When the MPU 3 reads or writes data to or from the ROM 6 or the EEPROM 7, a voltage of V1 or V2 is supplied, and GND is supplied during other periods. This reduces current consumption. Selection of V1 and V2 is R
It is predetermined according to the current consumption in read/write operations of OM6 or EEPROM7. ROM6
supplies V1 regardless of read/write. EEPRO
M7 supplies V1 when reading, since the current consumption is small, but when writing, the voltage drop in the power supply circuit is large due to the large current consumption, and the voltage supplied to EEPROM 7 does not satisfy the specifications, so it supplies V2.
【００１８】本発明の実施例を図２以降の図を用いてさ
らに詳しく説明する。図２は、本発明を２線式差圧伝送
器に適用した例である。図１に示す実施例と異なる点は
、センサが差圧センサ１ａ，静圧センサ１ｂ，温度セン
サ１ｃから構成される点、複数のセンサの出力を切り替
えてアナログデジタル変換するためのマルチプレクサ（
ＭＰＸ）１５の挿入，演算プロセッサがない点，本発明
の特徴の一つであるアクセスタイミング回路１３と電源
選択供給回路１４がＥＥＰＲＯＭ７にのみ使用されてい
る点およびＲＯＭ６に変わってＥＰＲＯＭ１６が使用さ
れている点である。多電圧供給回路１２は、Ｖ１として
５．０Ｖ，Ｖ２として６．２Ｖを出力する。An embodiment of the present invention will be explained in more detail with reference to FIG. 2 and subsequent figures. FIG. 2 is an example in which the present invention is applied to a two-wire differential pressure transmitter. The difference from the embodiment shown in FIG. 1 is that the sensor is composed of a differential pressure sensor 1a, a static pressure sensor 1b, and a temperature sensor 1c, and a multiplexer (
MPX) 15 is inserted, there is no arithmetic processor, the access timing circuit 13 and power selection supply circuit 14, which are one of the features of the present invention, are used only for the EEPROM 7, and the EPROM 16 is used instead of the ROM 6. The point is that there is. The multi-voltage supply circuit 12 outputs 5.0V as V1 and 6.2V as V2.
【００１９】図３に、図２にで示されるアクセスタイミ
ング回路１３と電源選択供給回路１４の回路構成例を示
す。図４に、図３で示されるアクセスタイミング回路１
３と電源選択供給回路１４の各信号のタイムチャートを
示す。アクセスタイミング回路１３はＯＲゲート２２で
構成され、デコーダ４から出力されるチップ選択信号（
ＥＥＰＲＯＭ ＣＳ）とＥクロック信号より、図４の
ＣＳで示される信号が出力される。前記ＥＥＰＲＯＭ
ＣＳ信号は、Ｅクロック信号とのＯＲを取り、後半の
１／２期間が有効となる。電源選択供給回路１４は、Ｎ
ＯＲゲート１８，ＯＲゲート１９および逆流防止のダイ
オード２０，２１より構成される。ＥＥＰＲＯＭ７が出
力するＲｅａｄｙ／Ｂｕｓｙ信号，Ｒ／Ｗ信号，前記Ｅ
ＥＰＲＯＭ ＣＳ信号より、データリード時には図３
のゲートＰより図４のリード動作時で示される電源Ｖｃ
ｃが供給され、データライト時には図３のゲートＱより
図４のライト動作時で示される電源Ｖｃｃが供給される
。ダイオード２０，２１は、ゲートＰまたはＱが電源供
給時に、非電源供給状態のゲートＰまたはＱを保護する
ために挿入されている。Ｒｅａｄｙ ／Ｂｕｓｙ信号は
、ＥＥＰＲＯＭ７が書き込み動作中、ＥＥＰＲＯＭ７に
電源を供給する論理を構成するために入力される。ＥＥ
ＰＲＯＭ７の消費電流の平均値は、リード時約１５０μ
Ａ，ライト時約２ｍＡであり、かつ、電源供給回路、即
ちゲートＰ，Ｑの出力インピーダンスが４５０Ωである
。ダイオード２０，２１の順方向電圧を０．４Ｖ とす
ると、ＥＥＰＲＯＭ７のＶｃｃに供給される電圧は、デ
ータリード時は約４．５Ｖ，データライト時は約４．９
Ｖになり、ＥＥＰＲＯＭ７の使用電源電圧範囲である４
．５〜５．５ Ｖを満足する。本実施例では、電源供給
回路として論理ゲートを用いたが、トランジスタやＦＥ
Ｔを使用した場合でも同様のことが言える。また、アク
セスタイミング回路としてＥクロックを用いてタイミン
グを得たが、ＣＲ回路等のディレイ回路を用いても実現
可能である。FIG. 3 shows an example of the circuit configuration of the access timing circuit 13 and the power supply selection supply circuit 14 shown in FIG. FIG. 4 shows the access timing circuit 1 shown in FIG.
3 shows a time chart of each signal of the power supply selection supply circuit 14. The access timing circuit 13 is composed of an OR gate 22 and receives a chip selection signal (
A signal indicated by CS in FIG. 4 is output from the EEPROM CS) and the E clock signal. Said EEPROM
The CS signal is ORed with the E clock signal and is valid for the latter half period. The power selection supply circuit 14 has N
It is composed of an OR gate 18, an OR gate 19, and diodes 20 and 21 for preventing backflow. The Ready/Busy signal, R/W signal output by the EEPROM 7, and the E
Figure 3 when reading data from EPROM CS signal
From the gate P of the power source Vc shown in the read operation in FIG.
c is supplied, and at the time of data write, the power supply Vcc shown in the write operation of FIG. 4 is supplied from the gate Q of FIG. The diodes 20 and 21 are inserted to protect the gate P or Q when power is not being supplied when the gate P or Q is supplied with power. The Ready/Busy signal is input to configure logic for supplying power to the EEPROM 7 while the EEPROM 7 is in a write operation. EE
The average current consumption of PROM7 is approximately 150μ when reading.
A is about 2 mA during write, and the output impedance of the power supply circuit, that is, the gates P and Q is 450Ω. Assuming that the forward voltage of the diodes 20 and 21 is 0.4V, the voltage supplied to the Vcc of the EEPROM 7 is approximately 4.5V when reading data and approximately 4.9V when writing data.
V, which is the power supply voltage range used by EEPROM7.
．． 5 to 5.5 V is satisfied. In this example, a logic gate was used as the power supply circuit, but a transistor or FE
The same thing can be said when T is used. Further, although the timing was obtained using the E clock as the access timing circuit, it can also be realized using a delay circuit such as a CR circuit.
【００２０】以上より、本実施例によれば、２線式伝送
器回路の消費電流低減のため、ＲＯＭ６，ＥＥＰＲＯＭ
７の使用時のみ、即ち、データのリード・ライト時のみ
電源を供給する回路において、電源の供給，非供給を意
識することなくＭＰＵ３のプログラミングが可能となり
、かつ、データのリード・ライト時に読み間違い，誤書
き込みが無くなる効果がある。From the above, according to this embodiment, in order to reduce the current consumption of the two-wire transmitter circuit, ROM6, EEPROM
In the circuit that supplies power only when using 7, that is, only when reading and writing data, it is possible to program the MPU3 without being aware of whether power is being supplied or not, and there is no possibility of misreading when reading or writing data. This has the effect of eliminating writing errors.
【００２１】[0021]
【発明の効果】本発明によれば、２線式伝送器の低消費
電流化のため使用時のみ電源を供給する回路において、
ハードウエアによる最小時間での電源供給時間の設定，
アクセスタイミングの設定が可能となり、ソフト開発時
に電源供給を意識する必要なくプログラミングが出来る
ため、ソフトウエア開発の効率向上および消費電流低減
の効果がある。[Effects of the Invention] According to the present invention, in a circuit that supplies power only when in use to reduce the current consumption of a two-wire transmitter,
Setting the minimum power supply time by hardware,
Access timing can be set, and programming can be done without having to be aware of power supply during software development, which has the effect of improving software development efficiency and reducing current consumption.
【００２２】また、電源供給回路を介して供給電源電圧
が降下しても適切な電源電圧が供給され、デジタルデー
タをリード・ライトするときの誤動作がなくなるため、
データの信頼性向上の効果がある。Furthermore, even if the power supply voltage drops through the power supply circuit, an appropriate power supply voltage is supplied, eliminating malfunctions when reading and writing digital data.
This has the effect of improving data reliability.
【図１】２線式伝送器ブロック図である。FIG. 1 is a two-wire transmitter block diagram.
【図２】２線式差圧伝送器ブロック図である。FIG. 2 is a block diagram of a two-wire differential pressure transmitter.
【図３】詳細回路図である。FIG. 3 is a detailed circuit diagram.
【図４】タイムチャートである。FIG. 4 is a time chart.
１…センサ、２…アナログデジタル変換器、３…マイク
ロプロセッサ、４…デコーダ、５…ＲＡＭ、６…ＲＯＭ
、７…ＥＥＰＲＯＭ、８…演算プロセッサ、９…デジタ
ルアナログ変換器、１０…デジタル通信回路、１１…ア
ナログ通信回路、１２…多電圧供給電源回路、１３…ア
クセスタイミング回路、１４…電源選択供給回路、１５
…ＭＰＸ、１７…２線式伝送線。1...Sensor, 2...Analog-digital converter, 3...Microprocessor, 4...Decoder, 5...RAM, 6...ROM
, 7... EEPROM, 8... Arithmetic processor, 9... Digital-to-analog converter, 10... Digital communication circuit, 11... Analog communication circuit, 12... Multi-voltage supply power supply circuit, 13... Access timing circuit, 14... Power supply selection supply circuit, 15
...MPX, 17...2-wire transmission line.
Claims (1)
ロセス変量をアナログ信号に変換するセンサと、センサ
のアナログ信号をデジタルデータに変換するＡ／Ｄ変換
器と、デジタルデータを演算処理してアナログ信号に変
換する信号処理手段と、この信号処理手段の出力アナロ
グ信号を前記伝送線の直流電流の変化として送信するア
ナログ通信回路と、このアナログ通信回路に併設され、
前記伝送線を介して前記信号処理手段によりデジタル信
号の送受信を行うデジタル通信回路とを備え、前記信号
処理手段は、マイクロプロセッサと、このマイクロプロ
セッサにバスにより接続されたそれぞれ１個または複数
個の読みだし専用メモリ、電気的に消去可能なプログラ
ム可能読みだし専用メモリ、演算プロセッサおよびラン
ダムアクセスメモリとを含む２線式伝送器の信号処理手
段において、デジタルデータのリード・ライト時のみの
電源供給で動作可能なデバイスに、電源を選択して供給
する回路と、前記デバイスをアクセスするときに電源供
給とアクセスのタイミングを制御する回路、および前記
アナログ通信回路に併設され複数の電源電圧を供給する
電源回路を備えたことを特徴とする２線式伝送器。Claim 1: A two-wire transmission line supplied with DC power, a sensor that converts a process variable into an analog signal, an A/D converter that converts the analog signal of the sensor into digital data, and a computer that calculates the digital data. a signal processing means for processing and converting it into an analog signal; an analog communication circuit for transmitting the output analog signal of the signal processing means as a change in the direct current of the transmission line;
a digital communication circuit for transmitting and receiving digital signals by the signal processing means via the transmission line; In the signal processing means of a two-wire transmitter including a read-only memory, an electrically erasable programmable read-only memory, an arithmetic processor, and a random access memory, power is supplied only when reading or writing digital data. A circuit that selectively supplies power to an operable device, a circuit that controls power supply and access timing when accessing the device, and a power supply that is attached to the analog communication circuit and supplies multiple power supply voltages. A two-wire transmitter characterized by being equipped with a circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7079291A JPH04306021A (en) | 1991-04-03 | 1991-04-03 | Two-wire system transmitter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7079291A JPH04306021A (en) | 1991-04-03 | 1991-04-03 | Two-wire system transmitter |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04306021A true JPH04306021A (en) | 1992-10-28 |
Family
ID=13441745
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7079291A Pending JPH04306021A (en) | 1991-04-03 | 1991-04-03 | Two-wire system transmitter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04306021A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009096225A1 (en) * | 2008-01-31 | 2009-08-06 | Yamatake Corporation | Measurement instrument |
-
1991
- 1991-04-03 JP JP7079291A patent/JPH04306021A/en active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009096225A1 (en) * | 2008-01-31 | 2009-08-06 | Yamatake Corporation | Measurement instrument |
| JP2009180644A (en) * | 2008-01-31 | 2009-08-13 | Yamatake Corp | Measurement instrument |
| US8412471B2 (en) | 2008-01-31 | 2013-04-02 | Azbil Corporation | Measurement instrument |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7068021B2 (en) | System and method for controlling output-timing parameters of power converters | |
| US7049798B2 (en) | System and method for communicating with a voltage regulator | |
| US7459892B2 (en) | System and method for controlling a point-of-load regulator | |
| US20100005207A1 (en) | Integrated circuit device with multiple communication modes and operating method thereof | |
| EP0163305A2 (en) | Cmos type input-output circuit | |
| US4598216A (en) | Assist circuit for a data bus in a data processing system | |
| JPH0764770A (en) | Microcontroller apparatus provided with remotely writable eprom and writing method | |
| KR100233182B1 (en) | Apparatus for writing to flash eeprom built in microcomputer and method therefor | |
| US6584540B1 (en) | Flash memory rewriting circuit for microcontroller | |
| JPH04306021A (en) | Two-wire system transmitter | |
| US6505304B1 (en) | Timer apparatus which can simultaneously control a plurality of timers | |
| US5606680A (en) | Realtime clock with page mode addressing | |
| US5436862A (en) | IC card including multiple connectors providing memory write production | |
| JPH0944467A (en) | Microcomputer | |
| US5301300A (en) | Floppy disk drive controller with improved density select | |
| US5630108A (en) | Frequency independent PCMCIA control signal timing | |
| US5491825A (en) | Microprocessor having a functionally multiplexed input and output terminal | |
| US5408436A (en) | Circuit structure having distributed registers with self-timed reading and writing operations | |
| US20030151954A1 (en) | Input/output buffer circuit | |
| JPS5826048B2 (en) | Initialization method | |
| JP2760027B2 (en) | I / O device | |
| JP2956077B2 (en) | Control memory circuit | |
| JP2780406B2 (en) | Initial setting control method | |
| JPH0744488B2 (en) | Two-wire data transmission device | |
| JP2000339063A (en) | Communication equipment |