JPH04301919A - スイッチ回路 - Google Patents
スイッチ回路Info
- Publication number
- JPH04301919A JPH04301919A JP3066126A JP6612691A JPH04301919A JP H04301919 A JPH04301919 A JP H04301919A JP 3066126 A JP3066126 A JP 3066126A JP 6612691 A JP6612691 A JP 6612691A JP H04301919 A JPH04301919 A JP H04301919A
- Authority
- JP
- Japan
- Prior art keywords
- mosfet
- drain
- low
- switch circuit
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015556 catabolic process Effects 0.000 claims abstract description 18
- 239000012535 impurity Substances 0.000 claims abstract description 9
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 230000005540 biological transmission Effects 0.000 claims description 10
- 238000003384 imaging method Methods 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 229920001296 polysiloxane Polymers 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 9
- 239000000523 sample Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 238000012285 ultrasound imaging Methods 0.000 description 1
Landscapes
- Electronic Switches (AREA)
- Investigating Or Analyzing Materials By The Use Of Ultrasonic Waves (AREA)
- Ultra Sonic Daignosis Equipment (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【0001】
【産業上の利用分野】本発明は、高耐圧スイッチ回路に
関し、更に詳しくは超音波撮像装置のプローブの駆動/
受信のマルチプレクサ回路に使用される高耐圧スイッチ
回路に関する。
関し、更に詳しくは超音波撮像装置のプローブの駆動/
受信のマルチプレクサ回路に使用される高耐圧スイッチ
回路に関する。
【0002】
【従来の技術】超音波撮像装置のプローブの駆動(送信
)及び受信のためのマルチプレクサ回路に、高耐圧のス
イッチングICが使用される。図5にこの部分の回路を
示す。図において、SW1〜SWnがMOSFETで構
成されたスイッチ素子であり、P1〜Pnが圧電素子で
ある。この構成で、S側より送信信号が与えられ、スイ
ッチ素子SW1からSWnが選択的にオンされ、スイッ
チ素子がオンされた部分の圧電素子より超音波信号が出
力(送信)される。被験体より反射された超音波信号は
圧電素子により電気信号に変換され、スイッチ素子を通
過してS側に伝えられる。そして、スイッチ素子が順次
オンされることで、この送信/受信が順次各圧電素子で
行なわれる。
)及び受信のためのマルチプレクサ回路に、高耐圧のス
イッチングICが使用される。図5にこの部分の回路を
示す。図において、SW1〜SWnがMOSFETで構
成されたスイッチ素子であり、P1〜Pnが圧電素子で
ある。この構成で、S側より送信信号が与えられ、スイ
ッチ素子SW1からSWnが選択的にオンされ、スイッ
チ素子がオンされた部分の圧電素子より超音波信号が出
力(送信)される。被験体より反射された超音波信号は
圧電素子により電気信号に変換され、スイッチ素子を通
過してS側に伝えられる。そして、スイッチ素子が順次
オンされることで、この送信/受信が順次各圧電素子で
行なわれる。
【0003】
【発明が解決しようとする課題】以上の場合、各スイッ
チはそれぞれ図6に示すような直列接続された高耐圧M
OSFET(Q1,Q2)で構成されている。
チはそれぞれ図6に示すような直列接続された高耐圧M
OSFET(Q1,Q2)で構成されている。
【0004】この種の高耐圧MOSFETの構造を図7
に示す。この構成では、p層を構成するシリコン基板1
上に一部が垂直に延ばされたn領域のドレイン領域が配
置されている。ソースはn領域3,4及びp領域5,6
に接続されている。また、ドレイン領域2とp領域5,
6の間にn型不純物濃度が比較的低い低濃度ドレイン層
9が配置されている。そして、低濃度ドレイン層9並び
にn層3,4及びp層5,6の一部を覆うようにSiO
2 層8が形成され、その上にゲート電極7が配置され
ている。
に示す。この構成では、p層を構成するシリコン基板1
上に一部が垂直に延ばされたn領域のドレイン領域が配
置されている。ソースはn領域3,4及びp領域5,6
に接続されている。また、ドレイン領域2とp領域5,
6の間にn型不純物濃度が比較的低い低濃度ドレイン層
9が配置されている。そして、低濃度ドレイン層9並び
にn層3,4及びp層5,6の一部を覆うようにSiO
2 層8が形成され、その上にゲート電極7が配置され
ている。
【0005】このMOSFETでは、ドレイン−ソース
間の耐圧を高めるために、低濃度ドレイン層9を有する
ことを特徴としている。従って、スイッチングの際のオ
ン抵抗は低濃度ドレイン層9が有するドレイン抵抗Rd
が支配的である。
間の耐圧を高めるために、低濃度ドレイン層9を有する
ことを特徴としている。従って、スイッチングの際のオ
ン抵抗は低濃度ドレイン層9が有するドレイン抵抗Rd
が支配的である。
【0006】このようなため、オン抵抗を下げるには、
素子自体を大きくする必要がある。また、図6に示すよ
うに素子を直列接続しているために、オン抵抗は2倍に
なっていた。
素子自体を大きくする必要がある。また、図6に示すよ
うに素子を直列接続しているために、オン抵抗は2倍に
なっていた。
【0007】本発明はこのような点に着目してなされた
ものであり、その目的は、スイッチング素子としてのオ
ン抵抗を増大させることなく、素子寸法を小さくするこ
とが可能なMOSFETを使用したスイッチ回路を提供
することにある。
ものであり、その目的は、スイッチング素子としてのオ
ン抵抗を増大させることなく、素子寸法を小さくするこ
とが可能なMOSFETを使用したスイッチ回路を提供
することにある。
【0008】
【課題を解決するための手段】上記課題を解決する本発
明は、2個のMOSFETを直列接続して超音波撮像装
置の送信及び受信信号のスイッチングを行うスイッチ回
路において、シリコン基板の表面に形成され、一部が垂
直方向に延長形成されたn型不純物濃度が低いドレイン
領域を有する第一のMOSFETと、第一のMOSFE
Tと比較してソースドレイン間耐圧が非常に低い第二の
MOSFETとから構成されたことを特徴とするスイッ
チ回路。
明は、2個のMOSFETを直列接続して超音波撮像装
置の送信及び受信信号のスイッチングを行うスイッチ回
路において、シリコン基板の表面に形成され、一部が垂
直方向に延長形成されたn型不純物濃度が低いドレイン
領域を有する第一のMOSFETと、第一のMOSFE
Tと比較してソースドレイン間耐圧が非常に低い第二の
MOSFETとから構成されたことを特徴とするスイッ
チ回路。
【0009】また、2個のMOSFETを直列接続して
超音波撮像装置の送信及び受信信号のスイッチングを行
うスイッチ回路において、素子の水平方向に延長形成さ
れたn型不純物濃度が低いドレイン領域を有する第一の
MOSFETと、素子の水平方向に延長形成されたn型
不純物濃度が低く、第一のMOSFETより小さいドレ
イン領域を有し、ソースドレイン間耐圧が非常に低い第
二のMOSFETとから構成されたことを特徴とするも
のである。
超音波撮像装置の送信及び受信信号のスイッチングを行
うスイッチ回路において、素子の水平方向に延長形成さ
れたn型不純物濃度が低いドレイン領域を有する第一の
MOSFETと、素子の水平方向に延長形成されたn型
不純物濃度が低く、第一のMOSFETより小さいドレ
イン領域を有し、ソースドレイン間耐圧が非常に低い第
二のMOSFETとから構成されたことを特徴とするも
のである。
【0010】
【作用】本発明において、スイッチ回路がオフ状態にあ
る場合、高電圧の送信信号に対しては高耐圧の第一のM
OSFETが電位差を担い、低電圧の受信信号に対して
は低耐圧の第二のMOSFETが電位差を担う。
る場合、高電圧の送信信号に対しては高耐圧の第一のM
OSFETが電位差を担い、低電圧の受信信号に対して
は低耐圧の第二のMOSFETが電位差を担う。
【0011】
【実施例】以下、図面を参照して本発明の実施例を詳細
に説明する。
に説明する。
【0012】図1は本発明の一実施例の構成を示す構成
図であり、図1(a)は2個のMOSFETを直列接続
する際の第一のMOSFETを示しており、図1(b)
は2個のMOSFETを直列接続する際の第二のMOS
FETを示している。
図であり、図1(a)は2個のMOSFETを直列接続
する際の第一のMOSFETを示しており、図1(b)
は2個のMOSFETを直列接続する際の第二のMOS
FETを示している。
【0013】図1(a)に示す第一の素子は、図7に示
したものと同じ型の縦型ドレイン2及び低濃度ドレイン
層9を有する高耐圧MOSFET(DMOSFET)で
ある。図1(b)に示した素子は、通常のMOSFET
である。すなわち、p層を構成するシリコン基板1上に
n領域10が配置されている。ソースはn領域12及び
p領域15に接続されている。また、n領域14がとp
領域15の間にn型不純物濃度が比較的低い低濃度ドレ
イン層11が配置されている。そして、n層12,13
及びp層15の一部を覆うようにSiO2 層14が形
成され、その上にゲート電極15が配置されている。
したものと同じ型の縦型ドレイン2及び低濃度ドレイン
層9を有する高耐圧MOSFET(DMOSFET)で
ある。図1(b)に示した素子は、通常のMOSFET
である。すなわち、p層を構成するシリコン基板1上に
n領域10が配置されている。ソースはn領域12及び
p領域15に接続されている。また、n領域14がとp
領域15の間にn型不純物濃度が比較的低い低濃度ドレ
イン層11が配置されている。そして、n層12,13
及びp層15の一部を覆うようにSiO2 層14が形
成され、その上にゲート電極15が配置されている。
【0014】この構成では、第一の素子Q1のソース−
ドレイン耐圧が高く、第二の素子Q2のソース−ドレイ
ン耐圧が低くなっている。すなわち、両素子の耐圧は非
常に異なったものである。
ドレイン耐圧が高く、第二の素子Q2のソース−ドレイ
ン耐圧が低くなっている。すなわち、両素子の耐圧は非
常に異なったものである。
【0015】この場合、両素子の耐圧は、例えば以下の
様になっている。 素子 ソース−ドレイン間耐圧 ドレイン−基板間
耐圧Q1 200V
200VQ2
10V 200Vこの場合
、図5ですでに説明したような回路において、超音波撮
像装置のプローブの駆動/受信に使用するものとする。 端子Sより圧電素子駆動用の送信信号が与えられる。こ
の送信信号は、例えば150Vppの高電圧である。こ
の高電圧の送信信号は選択されたスイッチSWx (x
= 1 〜n )を通って圧電素子Pxを駆動す
る。これにより圧電素子は超音波信号を発生し、被験体
で反射して所定時間後に再び圧電素子に入射する。圧電
素子では、この反射波により電気信号(受信信号)が発
生する。この受信信号は、例えば1Vpp程度のパルス
である。
様になっている。 素子 ソース−ドレイン間耐圧 ドレイン−基板間
耐圧Q1 200V
200VQ2
10V 200Vこの場合
、図5ですでに説明したような回路において、超音波撮
像装置のプローブの駆動/受信に使用するものとする。 端子Sより圧電素子駆動用の送信信号が与えられる。こ
の送信信号は、例えば150Vppの高電圧である。こ
の高電圧の送信信号は選択されたスイッチSWx (x
= 1 〜n )を通って圧電素子Pxを駆動す
る。これにより圧電素子は超音波信号を発生し、被験体
で反射して所定時間後に再び圧電素子に入射する。圧電
素子では、この反射波により電気信号(受信信号)が発
生する。この受信信号は、例えば1Vpp程度のパルス
である。
【0016】ここで、各スイッチ素子の選択状態(オン
/オフ)別に場合分けして各部の動作を説明する。
/オフ)別に場合分けして各部の動作を説明する。
【0017】<選択された(オン状態にされた)チャネ
ルのスイッチ>オン抵抗による電圧降下を無視すれば、
Q1,Q2のソース−ドレイン間電圧はすべて入力電圧
に等しいが、Q1,Q2のドレイン基板耐圧は高い。
ルのスイッチ>オン抵抗による電圧降下を無視すれば、
Q1,Q2のソース−ドレイン間電圧はすべて入力電圧
に等しいが、Q1,Q2のドレイン基板耐圧は高い。
【0018】<非選択(オフ状態にされた)チャネルの
スイッチ>送信信号の高電圧パルスに対しては、Y端子
からみてS端子が正の電圧であるので、Q1がこの電位
差を担う。尚、Q1には既に説明したように、高耐圧M
OSFETを採用している。
スイッチ>送信信号の高電圧パルスに対しては、Y端子
からみてS端子が正の電圧であるので、Q1がこの電位
差を担う。尚、Q1には既に説明したように、高耐圧M
OSFETを採用している。
【0019】受信信号に対しては、S端子からみてY端
子が正の電位になり、Q2がこの電位差を担う。この受
信信号は、送信信号の1/100 程度の低電圧である
ので、Q2のソース−ドレイン間耐圧(Q1の耐圧より
低い)で十分である。
子が正の電位になり、Q2がこの電位差を担う。この受
信信号は、送信信号の1/100 程度の低電圧である
ので、Q2のソース−ドレイン間耐圧(Q1の耐圧より
低い)で十分である。
【0020】以上のように構成すると、以下のような効
果が得られる。 1.高耐圧MOSFETのオン抵抗はドレイン抵抗が支
配的である。従って、ソース−ドレイン耐圧が低くて良
いQ2に関しては、高比抵抗層が不要になる。従って、
Q1,Q2を同一面積で構成した場合、Q2のオン抵抗
は非常に小さくなる。これにより、Q2の抵抗はQ1と
比較して無視できる値になり、Q1とQ2との直列接続
からなるスイッチ回路のオン抵抗が従来の半分になる。 2.オン抵抗を従来と同じ値になるように設定した場合
、Q2の素子寸法を小さくできる。従って、集積度が向
上し、製造コストが低減できる。
果が得られる。 1.高耐圧MOSFETのオン抵抗はドレイン抵抗が支
配的である。従って、ソース−ドレイン耐圧が低くて良
いQ2に関しては、高比抵抗層が不要になる。従って、
Q1,Q2を同一面積で構成した場合、Q2のオン抵抗
は非常に小さくなる。これにより、Q2の抵抗はQ1と
比較して無視できる値になり、Q1とQ2との直列接続
からなるスイッチ回路のオン抵抗が従来の半分になる。 2.オン抵抗を従来と同じ値になるように設定した場合
、Q2の素子寸法を小さくできる。従って、集積度が向
上し、製造コストが低減できる。
【0021】図3は他の構成例を示す構成図である。高
耐圧の第一スイッチ素子として、横型のMOSFETを
使用することも可能である。この場合、第一のスイッチ
素子Q1と第二のスイッチ素子Q2とで、低濃度ドレイ
ン層の長さLを変えて耐圧を変えたものを用いれば良い
。
耐圧の第一スイッチ素子として、横型のMOSFETを
使用することも可能である。この場合、第一のスイッチ
素子Q1と第二のスイッチ素子Q2とで、低濃度ドレイ
ン層の長さLを変えて耐圧を変えたものを用いれば良い
。
【0022】また、受信信号が負の振幅を有するもので
ある場合、図4に示すように負の電圧に接続れたQ3を
負電源としてQ1及びQ2のソースに接続することで動
作を確保できる。
ある場合、図4に示すように負の電圧に接続れたQ3を
負電源としてQ1及びQ2のソースに接続することで動
作を確保できる。
【0023】
【発明の効果】以上詳細に説明したように、本発明によ
れば、スイッチング素子としてのオン抵抗を増大させる
ことなく、素子寸法を小さくすることが可能なMOSF
ETを使用したスイッチ回路を実現できる。
れば、スイッチング素子としてのオン抵抗を増大させる
ことなく、素子寸法を小さくすることが可能なMOSF
ETを使用したスイッチ回路を実現できる。
【図1】本発明の一実施例のスイッチ回路を構成するス
イッチ素子としてのMOSFETの構成を示す構成図で
ある。
イッチ素子としてのMOSFETの構成を示す構成図で
ある。
【図2】本発明の一実施例の動作を示す説明図である。
【図3】本発明の一実施例にかかる装置の他の構成例を
示す説明図である。
示す説明図である。
【図4】本発明の一実施例にかかる装置の他の構成例を
示す説明図である。
示す説明図である。
【図5】スイッチ回路の動作環境を示す説明図である。
【図6】スイッチ素子の接続状態を示す説明図である。
【図7】スイッチ回路を構成するスイッチ素子の一例を
示す構成図である。
示す構成図である。
1 Si基板
2 ドレイン領域
3 n層
4 n層
5 p層
6 p層
7 ゲート電極
8 酸化物
9 低濃度ドレイン層
10 n層
11 低濃度ドレイン層
12 n層
13 n層
14 酸化物
15 ゲート電極
Q1 第一のMOSFET
Q2 第二のMOSFET
Claims (2)
- 【請求項1】 2個のMOSFETを直列接続して超
音波撮像装置の送信及び受信信号のスイッチングを行う
スイッチ回路において、シリコン基板の表面に形成され
、一部が垂直方向に延長形成されたn型不純物濃度が低
いドレイン領域を有する第一のMOSFETと、第一の
MOSFETと比較してソースドレイン間耐圧が非常に
低い第二のMOSFETとから構成されたことを特徴と
するスイッチ回路。 - 【請求項2】 2個のMOSFETを直列接続して超
音波撮像装置の送信及び受信信号のスイッチングを行う
スイッチ回路において、素子の水平方向に延長形成され
たn型不純物濃度が低いドレイン領域を有する第一のM
OSFETと、素子の水平方向に延長形成されたn型不
純物濃度が低く、第一のMOSFETより小さいドレイ
ン領域を有し、ソースドレイン間耐圧が非常に低い第二
のMOSFETとから構成されたことを特徴とするスイ
ッチ回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3066126A JPH04301919A (ja) | 1991-03-29 | 1991-03-29 | スイッチ回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3066126A JPH04301919A (ja) | 1991-03-29 | 1991-03-29 | スイッチ回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04301919A true JPH04301919A (ja) | 1992-10-26 |
Family
ID=13306869
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3066126A Pending JPH04301919A (ja) | 1991-03-29 | 1991-03-29 | スイッチ回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04301919A (ja) |
-
1991
- 1991-03-29 JP JP3066126A patent/JPH04301919A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2448120B1 (en) | Semiconductor device and ultrasonic diagnostic apparatus using the same | |
US4390790A (en) | Solid state optically coupled electrical power switch | |
US6441432B1 (en) | High voltage lateral semiconductor device | |
US6323539B1 (en) | High voltage integrated circuit, high voltage junction terminating structure, and high voltage MIS transistor | |
US20080230834A1 (en) | Semiconductor apparatus having lateral type MIS transistor | |
WO1995008868A1 (en) | Field effect transistor with switchable body to source connection | |
JPH0846144A (ja) | 集積回路チップ | |
JP2004363997A (ja) | スイッチ回路およびそれを用いた信号処理装置および超音波診断装置 | |
JP4635713B2 (ja) | スイッチ回路及び半導体装置並びに超音波診断装置、半導体テスタ | |
JPS59191973A (ja) | 単一ゲ−ト線インタ−レ−ス固体撮像素子 | |
US7485916B2 (en) | Dynamic control of capacitance elements in field effect structures | |
JP3857462B2 (ja) | 交流スイッチ回路 | |
JPH04301919A (ja) | スイッチ回路 | |
US10312913B2 (en) | Level shifter | |
KR960006107B1 (ko) | 저출력-용량 2중 확산형 전계효과 트랜지스터 | |
JPH05241201A (ja) | 垂直駆動回路 | |
JP4857610B2 (ja) | 高圧アナログ・スイッチicおよびそれを使った超音波診断装置 | |
CN114743971A (zh) | 可重新配置的互补金属氧化物半导体装置及方法 | |
JP4326638B2 (ja) | 半導体双方向スイッチ用信号伝送回路 | |
JP2004228317A (ja) | 半導体記憶装置 | |
JPH0846145A (ja) | 半導体回路装置 | |
KR100419100B1 (ko) | 반도체 장치 | |
JP2720055B2 (ja) | 超音波診断装置 | |
JP3264030B2 (ja) | 縦型mosfet | |
JP4193680B2 (ja) | 半導体装置 |