JPH04298057A - Probing apparatus - Google Patents
Probing apparatusInfo
- Publication number
- JPH04298057A JPH04298057A JP3063099A JP6309991A JPH04298057A JP H04298057 A JPH04298057 A JP H04298057A JP 3063099 A JP3063099 A JP 3063099A JP 6309991 A JP6309991 A JP 6309991A JP H04298057 A JPH04298057 A JP H04298057A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- semiconductor wafer
- semiconductor
- mounting table
- probing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 86
- 239000000523 sample Substances 0.000 claims abstract description 21
- 235000012431 wafers Nutrition 0.000 abstract description 115
- 238000012546 transfer Methods 0.000 abstract description 4
- 230000026058 directional locomotion Effects 0.000 abstract 1
- 238000010191 image analysis Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
Description
【０００１】［発明の目的］[Object of the invention]
【０００２】0002
【産業上の利用分野】本発明は、プロービング装置に関
する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a probing device.
【０００３】0003
【従来の技術】従来から、半導体デバイスの製造工程で
は、半導体ウエハ上に精密写真転写技術等を用いて形成
された多数の半完成品の半導体デバイス（半導体チップ
）を、半導体ウエハの状態で検査（電気的特性の検査）
することが行われている。すなわち、このような半導体
ウエハの状態での電気的特性の検査は、主に良品と不良
品を選別するためのものであり、この検査の結果良品と
判断された半導体チップのみを切断後のパッケージング
工程に送ることにより、生産性の向上を図っている。[Background Art] Conventionally, in the manufacturing process of semiconductor devices, a large number of semi-finished semiconductor devices (semiconductor chips) formed on a semiconductor wafer using precision photo transfer technology, etc. are inspected while the semiconductor wafer is still in use. (Inspection of electrical characteristics)
things are being done. In other words, the purpose of testing the electrical characteristics of semiconductor wafers is primarily to separate good products from defective products, and only semiconductor chips that are determined to be good as a result of this test are packaged after cutting. By sending it to the processing process, we aim to improve productivity.
【０００４】このような半導体ウエハの状態での半導体
チップの検査には、従来からプロービング装置を用いて
いる。プロービング装置には、半導体ウエハを例えば真
空チャック等により吸着保持するウエハ載置台が移動ス
テ―ジによってＸ−Ｙ−Ｚ−θ方向に移動自在に配置さ
れている。また、このウエハ載置台上方の所定位置には
、半導体ウエハに形成された半導体チップの電極パッド
に対応して多数のプロ―ブを植設されたプロ―ブカ―ド
が固定されている。そして、ウエハ載置台を駆動するこ
とにより、順次半導体チップの電極パッドにプロ―ブを
接触させ、これらのプロ―ブを介してテスタにより電気
的な測定を行うよう構成されている。[0004] Probing equipment has conventionally been used to inspect semiconductor chips in the state of semiconductor wafers. In the probing apparatus, a wafer mounting table that holds a semiconductor wafer by suction using, for example, a vacuum chuck is arranged so as to be movable in the X-Y-Z-θ directions by a moving stage. Further, a probe card is fixed at a predetermined position above the wafer mounting table, in which a large number of probes are implanted corresponding to the electrode pads of the semiconductor chips formed on the semiconductor wafer. By driving the wafer mounting table, the probes are sequentially brought into contact with the electrode pads of the semiconductor chips, and the tester performs electrical measurements through these probes.
【０００５】また、このようなプロービング装置には、
複数例えば２５枚の半導体ウエハを収容可能に構成され
たウエハカセット内からウエハ載置台へ半導体ウエハを
ロード・アンロードするウエハロード機構と、ウエハ載
置台上の半導体ウエハの正確な位置を認識するための位
置認識機構例えば画像認識機構が設けられている。[0005] Furthermore, such a probing device includes:
A wafer loading mechanism for loading and unloading semiconductor wafers from a wafer cassette configured to accommodate a plurality of semiconductor wafers, for example, 25, onto a wafer mounting table, and for recognizing the exact position of the semiconductor wafer on the wafer mounting table. A position recognition mechanism such as an image recognition mechanism is provided.
【０００６】そして、上記ウエハロード機構によってプ
リアライメント（粗位置決め）した後、ウエハ載置台上
の所定位置に半導体ウエハをロードする。次に、ウエハ
載置台上の半導体ウエハを、例えば画像認識機構のテレ
ビカメラによって撮像し、位置認識することによって、
ウエハ載置台上の半導体ウエハの正確な位置を認識する
。しかる後、この位置認識結果を参照しながらウエハ載
置台を駆動し、正確にプロ―ブカ―ドのプローブと半導
体ウエハ上の半導体チップの電極とを接触させるように
構成されている。After prealignment (rough positioning) is performed by the wafer loading mechanism, the semiconductor wafer is loaded at a predetermined position on the wafer mounting table. Next, the semiconductor wafer on the wafer mounting table is imaged by, for example, a television camera of an image recognition mechanism, and the position is recognized.
Recognize the exact position of the semiconductor wafer on the wafer mounting table. Thereafter, the wafer mounting table is driven while referring to this position recognition result, so that the probe of the probe card is brought into accurate contact with the electrode of the semiconductor chip on the semiconductor wafer.
【０００７】なお、上記画像認識機構による位置認識は
、例えば半導体ウエハ上に形成された半導体チップ切断
用のスクライブライン等を利用し、このスクライブライ
ンの位置を認識すること等によって行っている。[0007] The position recognition by the image recognition mechanism is performed by, for example, using a scribe line for cutting semiconductor chips formed on a semiconductor wafer and recognizing the position of the scribe line.
【０００８】[0008]
【発明が解決しようとする課題】しかしながら、近年の
大規模、高集積化された半導体デバイスでは、例えば半
導体チップ内にかなり太い電源ラインやグランドライン
等が形成されている場合があり、例えば画像認識等によ
ってスクライブラインを見付けようとすると、これらの
電源ラインやグランドライン等をスクライブラインと誤
認する可能性が高いという問題があった。[Problems to be Solved by the Invention] However, in recent large-scale, highly integrated semiconductor devices, fairly thick power supply lines, ground lines, etc. are sometimes formed within the semiconductor chip. If you try to find a scribe line by, for example, there is a problem that there is a high possibility that these power lines, ground lines, etc. will be mistaken as scribe lines.
【０００９】このため、例えば、オペレータがＣＲＴ上
に写し出された半導体ウエハの拡大像を見て、装置にス
クライブラインを教える等の操作が必要となり、プロー
ビング装置における完全自動化の妨げの一因となってい
た。[0009] Therefore, for example, it is necessary for an operator to view an enlarged image of a semiconductor wafer displayed on a CRT and perform operations such as teaching the scribe line to the equipment, which is one of the obstacles to full automation in probing equipment. was.
【００１０】本発明は、かかる従来の事情に対処してな
されたもので、半導体ウエハの位置合せを自動的に、か
つ、正確に実施することのできるプロービング装置を提
供しようとするものである。The present invention has been made in response to the above-mentioned conventional circumstances, and it is an object of the present invention to provide a probing device that can automatically and accurately align a semiconductor wafer.
【００１１】［発明の構成］[Configuration of the invention]
【００１２】0012
【課題を解決するための手段】すなわち、本発明のプロ
ービング装置は、載置台上に載置された半導体ウエハの
位置を位置認識手段によって認識し、この位置認識結果
を参照して前記載置台を移動させ、前記半導体ウエハ上
に形成された半導体チップの電極と、この電極に対応し
て設けられたプローブとを接触させるプロービング装置
において、前記位置認識手段による前記半導体ウエハの
位置認識を、前記半導体ウエハの所定部位に予め設けた
アライメント用のマークを用いて行うよう構成したこと
を特徴とする。[Means for Solving the Problems] That is, the probing apparatus of the present invention recognizes the position of a semiconductor wafer placed on a mounting table using a position recognition means, and refers to the position recognition result to move the said mounting table. In a probing device that moves an electrode of a semiconductor chip formed on the semiconductor wafer and a probe provided corresponding to this electrode, the position recognition means recognizes the position of the semiconductor wafer by the position recognition means. The method is characterized in that alignment is performed using alignment marks provided in advance at predetermined locations on the wafer.
【００１３】[0013]
【作 用】上記構成の本発明のプロービング装置では
、載置台上に載置された半導体ウエハの位置認識を、半
導体ウエハの所定部位に予め設けたアライメント用のマ
ークを用いて行う。なお、このアライメント用のマーク
としては、例えば露光工程におけるステッパの露光位置
の位置合せに用いられるアライメント用のマーク等を用
いることができる。このステッパのアライメント用のマ
ークは、通常スクライブライン上に設けられており、こ
のステッパのアライメント用のマークの有無を検出すれ
ば、例えば電源ラインやグランドライン等をスクライブ
ラインと誤認することを防止することができ、半導体ウ
エハの位置合せを自動的に、かつ、正確に実施すること
ができる。[Operation] In the probing apparatus of the present invention having the above configuration, the position of the semiconductor wafer placed on the mounting table is recognized using alignment marks provided in advance at predetermined portions of the semiconductor wafer. Note that as this alignment mark, for example, an alignment mark used for aligning the exposure position of a stepper in an exposure process can be used. This stepper alignment mark is usually provided on the scribe line, and by detecting the presence or absence of this stepper alignment mark, it is possible to prevent, for example, a power supply line, a ground line, etc. from being mistaken as a scribe line. This makes it possible to automatically and accurately align semiconductor wafers.
【００１４】また、ステッパのアライメント用のマーク
に限らず、これ同様なアライメント用のマークを、フォ
トリソグラフィー工程で、例えばスクライブライン上あ
るいは半導体チップの端部等に設けておけば、例えば上
部に積層された各種薄膜の存在によりステッパのアライ
メント用のマークが見えにくくなっている場合、あるい
はステッパのアライメント用のマークが無い場合等にお
いても、同様にして位置認識を行うことができる。[0014] In addition to alignment marks for steppers, if similar alignment marks are provided in the photolithography process, for example on the scribe line or at the edge of the semiconductor chip, it is possible to Position recognition can be performed in the same way even when the stepper alignment mark is difficult to see due to the presence of various thin films, or when there is no stepper alignment mark.
【００１５】[0015]
【実施例】以下、本発明のプロービング装置の一実施例
を図面を参照して説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the probing apparatus of the present invention will be described below with reference to the drawings.
【００１６】図１に示すように、プロービング装置１０
には、半導体ウエハ１１を例えば真空チャック等により
吸着保持可能に構成されたウエハ載置台１２が設けられ
ている。このウエハ載置台１２は、移動ステ―ジ１３上
に固定されており、この移動ステ―ジ１３によってＸ−
Ｙ−Ｚ−θ方向に移動自在に構成されている。ウエハ載
置台１２の上方には、半導体ウエハ１１に形成された半
導体チップの電極に対応して多数のプローブ１４ａを設
けられたプローブカード１４が着脱自在に固定されてい
る。As shown in FIG. 1, a probing device 10
is provided with a wafer mounting table 12 configured to be able to hold the semiconductor wafer 11 by suction using, for example, a vacuum chuck. This wafer mounting table 12 is fixed on a moving stage 13, and this moving stage 13
It is configured to be movable in the Y-Z-θ directions. A probe card 14, which is provided with a large number of probes 14a corresponding to electrodes of semiconductor chips formed on the semiconductor wafer 11, is removably fixed above the wafer mounting table 12.
【００１７】また、ウエハ載置台１２および移動ステ―
ジ１３の側方には、ウエハローダ１５と、複数例えば５
枚の半導体ウエハ１１を収容可能に構成されたウエハ
カセット１６を載置するための複数（図１には一つのみ
示す）のカセット載置台１７とが設けられている。そし
て、ウエハローダ１５によって、カセット載置台１７上
のウエハカセット１６内から一枚ずつ半導体ウエハ１１
を取り出し、例えば半導体ウエハ１１のオリエンテーシ
ョンフラットの位置を検出すること等によりプリアライ
メントを実行し、この半導体ウエハ１１をウエハ載置台
１２上の所定位置に載置するよう構成されている。なお
、この時のプリアライメントによる位置精度は、例えば
±１ｍｍ 程度である。したがって、正確に言えば半導
体ウエハ１１はウエハ載置台１２上の基準位置から±１
ｍｍ 程度の範囲に載置されることになる。また、この
ウエハローダ１５は、電気的特性の検査を終了した半導
体ウエハ１１を、ウエハ載置台１２上から所定のウエハ
カセット１６に収容するよう構成されている。[0017] Also, the wafer mounting table 12 and the moving stage
On the side of the cage 13, a wafer loader 15 and a plurality of, for example, 5
A plurality of (only one is shown in FIG. 1) cassette mounting tables 17 are provided on which wafer cassettes 16 configured to accommodate one semiconductor wafer 11 are placed. Then, the semiconductor wafers 11 are loaded one by one from the wafer cassette 16 on the cassette mounting table 17 by the wafer loader 15.
The device is configured to take out the semiconductor wafer 11, perform pre-alignment by detecting the position of the orientation flat of the semiconductor wafer 11, and place the semiconductor wafer 11 at a predetermined position on the wafer mounting table 12. Note that the positional accuracy due to pre-alignment at this time is, for example, about ±1 mm. Therefore, to be precise, the semiconductor wafer 11 is ±1 from the reference position on the wafer mounting table 12.
It will be placed within a range of about 2 mm. The wafer loader 15 is configured to load the semiconductor wafer 11 whose electrical characteristics have been tested into a predetermined wafer cassette 16 from the wafer mounting table 12 .
【００１８】さらに、例えば上述したウエハローダ１５
とプローブカード１４との間には、ウエハ載置台１２上
の半導体ウエハ１１の正確な位置を認識するための位置
認識機構として、例えばテレビカメラ１８と、例えばマ
イクロコンピュータ等からなる画像解析部１９とによっ
て構成された画像認識機構２０が設けられている。そし
て、ウエハローダ１５によってプリアライメントされ、
ウエハ載置台１２上載置された半導体ウエハ１１の正確
な位置をこの画像認識機構２０で検知するよう構成され
ている。Furthermore, for example, the above-mentioned wafer loader 15
As a position recognition mechanism for recognizing the exact position of the semiconductor wafer 11 on the wafer mounting table 12, for example, a television camera 18 and an image analysis unit 19 comprising, for example, a microcomputer are provided between the probe card 14 and the probe card 14. An image recognition mechanism 20 is provided. Then, pre-alignment is performed by the wafer loader 15,
The image recognition mechanism 20 is configured to detect the exact position of the semiconductor wafer 11 placed on the wafer mounting table 12.
【００１９】この画像認識機構２０の検知結果は、駆動
制御装置２１に送られ、移動ステ―ジ１３によるウエハ
載置台１２の駆動量が補正され、半導体ウエハ１１上に
形成された半導体デバイスの電極パッドと、プローブカ
ード１４のプローブ１４ａとが正確に接触するよう制御
される。そして、半導体ウエハ１１上に形成された半導
体チップに順次プローブ１４ａを接触させ、このプロー
ブ１４ａを介して、図示しないテスタにより各半導体デ
バイスの電気的特性の検査を行うよう構成されている。The detection result of the image recognition mechanism 20 is sent to the drive control device 21, and the amount of drive of the wafer mounting table 12 by the moving stage 13 is corrected, and the electrodes of the semiconductor devices formed on the semiconductor wafer 11 are corrected. The pads are controlled to accurately contact the probes 14a of the probe card 14. The probes 14a are sequentially brought into contact with the semiconductor chips formed on the semiconductor wafer 11, and the electrical characteristics of each semiconductor device are tested by a tester (not shown) via the probes 14a.
【００２０】上記構成のプロービング装置１０では、電
気的特性の検査を実施する半導体ウエハ１１を複数例え
ば２５枚収容したウエハカセット１６を、カセット載置
台１７上に載置する。すると、ウエハローダ１５がウエ
ハカセット１６内から一枚ずつ半導体ウエハ１１を取り
出し、例えば半導体ウエハ１１のオリエンテーションフ
ラットの位置を検出すること等によりプリアライメント
を実行し、この半導体ウエハ１１をウエハ載置台１２上
の所定位置に載置する。なお、この時、ウエハ載置台１
２は、予めウエハローダ１５側の受け渡し位置に移動し
、ここで待機している。In the probing apparatus 10 configured as described above, a wafer cassette 16 containing a plurality of, for example, 25 semiconductor wafers 11 whose electrical characteristics are to be tested is placed on a cassette mounting table 17. Then, the wafer loader 15 takes out the semiconductor wafers 11 one by one from the wafer cassette 16, performs pre-alignment by, for example, detecting the position of the orientation flat of the semiconductor wafers 11, and places the semiconductor wafers 11 on the wafer mounting table 12. Place it in the specified position. At this time, wafer mounting table 1
2 has moved in advance to the delivery position on the side of the wafer loader 15 and is waiting there.
【００２１】この後、ウエハ載置台１２がテレビカメラ
１８の下方に移動し、テレビカメラ１８によって、ウエ
ハ載置台１２上の半導体ウエハ１１を撮影し、半導体ウ
エハ１１の拡大像の映像信号を得る。この半導体ウエハ
１１の拡大像の映像信号は、画像解析部１９に入力され
る。画像解析部１９は、この映像信号により、図２に示
すように、半導体ウエハ１１上の各半導体チップ３０の
間に形成されたスクライブライン３１内に設けられたス
テッパのアライメント用のマーク３２を認識する。そし
て、このステッパのアライメント用のマーク３２の基準
位置からのずれを認識する。あるいは、ステッパのアラ
イメント用のマーク３２の有無によって、例えば電源ラ
インやグランドライン等とスクライブライン３１とを識
別し、この識別されたスクライブライン３１の基準位置
からのずれを認識する。Thereafter, the wafer mounting table 12 moves below the television camera 18, and the television camera 18 photographs the semiconductor wafer 11 on the wafer mounting table 12 to obtain a video signal of an enlarged image of the semiconductor wafer 11. A video signal of this enlarged image of the semiconductor wafer 11 is input to the image analysis section 19. Based on this video signal, the image analysis unit 19 recognizes the stepper alignment mark 32 provided within the scribe line 31 formed between each semiconductor chip 30 on the semiconductor wafer 11, as shown in FIG. do. Then, the deviation of the stepper alignment mark 32 from the reference position is recognized. Alternatively, the scribe line 31 is distinguished from, for example, a power supply line, a ground line, etc., based on the presence or absence of the stepper alignment mark 32, and the deviation of the identified scribe line 31 from the reference position is recognized.
【００２２】なお、ステッパのアライメント用のマーク
３２がない場合、あるいは、例えば上部に積層された各
種薄膜の存在によりステッパのアライメント用のマーク
が見えにくくなる場合等は、予めフォトリソグラフィー
工程において、例えば図３に示すように、スクライブラ
イン３１内にプロービング装置用のアライメント用のマ
ーク４０を設けたり、例えば図４に示すように、半導体
チップ３０のパターンが形成されていない端部に、プロ
ービング装置用のアライメント用のマーク４１を設けて
おく。このようなプロービング装置用のアライメント用
のマーク４０、４１は、例えばフォトマスク、レチクル
等の僅かな変更によって設けることができる。Note that if there is no stepper alignment mark 32, or if the stepper alignment mark is difficult to see due to the presence of various thin films laminated on top, for example, As shown in FIG. 3, an alignment mark 40 for the probing device is provided within the scribe line 31, or, for example, as shown in FIG. A mark 41 for alignment is provided. Such alignment marks 40 and 41 for the probing device can be provided by, for example, slight modification of a photomask, reticle, or the like.
【００２３】上記画像解析部１９によって認識された基
準位置からのずれ量は、駆動制御部２１に送られる。駆
動制御装置２１は、このずれ量に基づいて移動ステ―ジ
１３によるウエハ載置台１２のＸ−Ｙ方向の駆動量を補
正して、半導体ウエハ１１上の半導体チップ３０の電極
パッドとプローブ１４ａとが正確に接触するように、ウ
エハ載置台１２を移動させる。すなわち、駆動制御装置
２１は、半導体ウエハ１１がウエハ載置台１２の基準位
置に正確に載置されている場合に、移動ステ―ジ１３を
基準駆動量分だけ駆動するよう設定されており、上記画
像解析部１９によって認識された基準位置からのずれ量
分だけ、実際の駆動量を増減させる。The amount of deviation from the reference position recognized by the image analysis section 19 is sent to the drive control section 21. The drive control device 21 corrects the amount of drive of the wafer mounting table 12 by the moving stage 13 in the X-Y direction based on this amount of deviation, and adjusts the distance between the electrode pads of the semiconductor chip 30 on the semiconductor wafer 11 and the probe 14a. The wafer mounting table 12 is moved so that the wafers are brought into precise contact with each other. That is, the drive control device 21 is set to drive the moving stage 13 by the reference drive amount when the semiconductor wafer 11 is accurately placed at the reference position of the wafer mounting table 12, and The actual driving amount is increased or decreased by the amount of deviation from the reference position recognized by the image analysis unit 19.
【００２４】そして、プローブ１４ａを介して図示しな
いテスタにより、各半導体チップ３０の電気的特性を検
査し、例えば一枚の半導体ウエハ１１上に形成された全
ての半導体チップ３０の電気的特性の検査が終了すると
、ウエハ載置台１２が受け渡し位置に移動し、ウエハロ
ーダ１５によって、電気的特性の検査を終了した半導体
ウエハ１１を、ウエハ載置台１２上からカセット載置台
１７上の所定のウエハカセット１６に収容する。Then, the electrical characteristics of each semiconductor chip 30 are tested by a tester (not shown) through the probe 14a, for example, the electrical characteristics of all the semiconductor chips 30 formed on one semiconductor wafer 11 are tested. When the wafer mounting table 12 is finished, the wafer mounting table 12 moves to the delivery position, and the wafer loader 15 transfers the semiconductor wafer 11 whose electrical characteristics have been inspected from the wafer mounting table 12 to a predetermined wafer cassette 16 on the cassette mounting table 17. accommodate.
【００２５】このように、本実施例のプロービング装置
１０では、予めフォトリソグラフィー工程において半導
体ウエハ１１上に形成されたステッパのアライメント用
のマーク３２、または、プロービング装置用のアライメ
ント用のマーク４０、４１を用いて、画像認識機構２０
がウエハ載置台１２上の半導体ウエハ１１の正確な位置
を認識する。したがって、例えばスクライブラインと、
電源ラインやグランドライン等を誤認すること等がなく
、半導体ウエハ１１の位置合せを自動的に、かつ、正確
に実施することができる。As described above, in the probing apparatus 10 of this embodiment, the stepper alignment marks 32 or the probing apparatus alignment marks 40 and 41 formed in advance on the semiconductor wafer 11 in the photolithography process are used. The image recognition mechanism 20
recognizes the exact position of the semiconductor wafer 11 on the wafer mounting table 12. Therefore, for example, the scribe line and
There is no misidentification of power lines, ground lines, etc., and the alignment of the semiconductor wafer 11 can be performed automatically and accurately.
【００２６】[0026]
【発明の効果】以上説明したように、本発明のプロービ
ング装置によれば、半導体ウエハの位置合せを自動的に
、かつ、正確に実施することができる。As explained above, according to the probing apparatus of the present invention, it is possible to automatically and accurately align a semiconductor wafer.
【図１】本発明の一実施例のプロービング装置の構成を
示す図である。FIG. 1 is a diagram showing the configuration of a probing device according to an embodiment of the present invention.
【図２】半導体ウエハのアライメント用のマークを説明
するための図である。FIG. 2 is a diagram for explaining alignment marks on a semiconductor wafer.
【図３】半導体ウエハのアライメント用のマークを説明
するための図である。FIG. 3 is a diagram for explaining alignment marks on a semiconductor wafer.
【図４】半導体ウエハのアライメント用のマークを説明
するための図である。FIG. 4 is a diagram for explaining alignment marks on a semiconductor wafer.
１０ プロービング装置 １１ 半導体ウエハ １２ ウエハ載置台 １３ 移動ステ―ジ １４ プローブカード １４ａ プローブ １５ ウエハローダ １６ ウエハカセット １７ カセット載置台 １８ テレビカメラ １９ 画像解析部 ２０ 画像認識機構 ２１ 駆動制御部 10 Probing device 11 Semiconductor wafer 12 Wafer mounting table 13. Moving stage 14 Probe card 14a Probe 15 Wafer loader 16 Wafer cassette 17 Cassette mounting stand 18 TV camera 19 Image analysis department 20 Image recognition mechanism 21 Drive control section
Claims (1)
位置を位置認識手段によって認識し、この位置認識結果
を参照して前記載置台を移動させ、前記半導体ウエハ上
に形成された半導体チップの電極と、この電極に対応し
て設けられたプローブとを接触させるプロービング装置
において、前記位置認識手段による前記半導体ウエハの
位置認識を、前記半導体ウエハの所定部位に予め設けた
アライメント用のマークを用いて行うよう構成したこと
を特徴とするプロービング装置。1. The position of a semiconductor wafer placed on a mounting table is recognized by a position recognition means, the mounting table is moved with reference to the position recognition result, and a semiconductor chip is formed on the semiconductor wafer. In a probing device that brings an electrode into contact with a probe provided corresponding to the electrode, position recognition of the semiconductor wafer by the position recognition means is performed using an alignment mark provided in advance at a predetermined portion of the semiconductor wafer. What is claimed is: 1. A probing device characterized in that it is configured to be used for probing.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3063099A JPH04298057A (en) | 1991-03-27 | 1991-03-27 | Probing apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3063099A JPH04298057A (en) | 1991-03-27 | 1991-03-27 | Probing apparatus |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04298057A true JPH04298057A (en) | 1992-10-21 |
Family
ID=13219513
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3063099A Pending JPH04298057A (en) | 1991-03-27 | 1991-03-27 | Probing apparatus |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04298057A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08115958A (en) * | 1994-08-24 | 1996-05-07 | Nec Corp | Semiconductor device |
| JP2008258200A (en) * | 2007-03-30 | 2008-10-23 | Tokyo Electron Ltd | Probe unit, probing method and storage medium |
| CN110244091A (en) * | 2018-03-09 | 2019-09-17 | 东京毅力科创株式会社 | Position correcting method, check device and probe card |
-
1991
- 1991-03-27 JP JP3063099A patent/JPH04298057A/en active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08115958A (en) * | 1994-08-24 | 1996-05-07 | Nec Corp | Semiconductor device |
| JP2008258200A (en) * | 2007-03-30 | 2008-10-23 | Tokyo Electron Ltd | Probe unit, probing method and storage medium |
| CN110244091A (en) * | 2018-03-09 | 2019-09-17 | 东京毅力科创株式会社 | Position correcting method, check device and probe card |
| CN110244091B (en) * | 2018-03-09 | 2021-06-29 | 东京毅力科创株式会社 | Position correction method, inspection apparatus, and probe card |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2963603B2 (en) | Probe device alignment method | |
| JP2928331B2 (en) | Prober alignment device and method | |
| CN111742399B (en) | Contact precision assurance method, contact precision assurance mechanism, and inspection apparatus | |
| JPS6362245A (en) | Wafer prober | |
| JP2008128651A (en) | Pattern alignment method, and pattern inspecting device and system | |
| CN115274484B (en) | Wafer detection device and detection method thereof | |
| CN115458431A (en) | Wafer measuring system | |
| JP4289961B2 (en) | Positioning device | |
| JP4156968B2 (en) | Probe apparatus and alignment method | |
| JPH04298057A (en) | Probing apparatus | |
| JP2913609B2 (en) | Probing apparatus, probing method and probe card | |
| JPH08327658A (en) | Inspection equipment for substrate | |
| JPS62262438A (en) | Wafer processing device | |
| JPH04312939A (en) | Probe device | |
| JPH0384945A (en) | Alignment and inspection apparatus using it | |
| JP3202577B2 (en) | Probe method | |
| JPS61263123A (en) | Wafer supplying apparatus | |
| JPS6239822B2 (en) | ||
| JPH09326426A (en) | Apparatus and method for testing wafers | |
| JPH04307952A (en) | Testing device | |
| JP2529559B2 (en) | Substrate processing equipment | |
| JPH0228344A (en) | Semiconductor inspection apparatus | |
| JPS6115340A (en) | Wafer prober | |
| JPS5965429A (en) | Wafer pre-alignment device | |
| JPH01227448A (en) | Prober for wafer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19990615 |