JPH04295951A - マルチプロセッサシステムにおけるデータ通信装置 - Google Patents
マルチプロセッサシステムにおけるデータ通信装置Info
- Publication number
- JPH04295951A JPH04295951A JP6056591A JP6056591A JPH04295951A JP H04295951 A JPH04295951 A JP H04295951A JP 6056591 A JP6056591 A JP 6056591A JP 6056591 A JP6056591 A JP 6056591A JP H04295951 A JPH04295951 A JP H04295951A
- Authority
- JP
- Japan
- Prior art keywords
- data
- transmission
- reception
- priority
- shared memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 52
- 238000010586 diagram Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 2
Landscapes
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【0001】
【産業上の利用分野】この発明はマルチプロセッサシス
テムにおけるデータ通信装置に関し、特に、優先度のあ
るデータを通信する場合に適したマルチプロセッサシス
テムにおけるデータ通信装置に関する。
テムにおけるデータ通信装置に関し、特に、優先度のあ
るデータを通信する場合に適したマルチプロセッサシス
テムにおけるデータ通信装置に関する。
【0002】
【従来の技術】従来、マルチプロセッサシステムにおけ
るデータ通信装置としては、共有メモリ上に通信チャネ
ルを設けて、この共有メモリ上の通信チャネルを用いて
データの送受信を実行する装置が知られている。この共
有メモリ上の通信チャネルは、共有メモリの複数のメモ
リブロックを連結して構成される、いわゆる送受信キュ
ー(送受信待ち行列)を用いてデータの送受信を実行す
るものである。
るデータ通信装置としては、共有メモリ上に通信チャネ
ルを設けて、この共有メモリ上の通信チャネルを用いて
データの送受信を実行する装置が知られている。この共
有メモリ上の通信チャネルは、共有メモリの複数のメモ
リブロックを連結して構成される、いわゆる送受信キュ
ー(送受信待ち行列)を用いてデータの送受信を実行す
るものである。
【0003】図5は、従来のマルチプロセッサシステム
におけるデータ通信装置を示したものである。図5にお
いて、送信側プロセッサ10は中央演算処理装置(CP
U)11、オペレーティングシステム(OS)12、ド
ライバ13を備えて構成され、受信側プロセッサ20も
同様に、中央演算処理装置(CPU)21、オペレーテ
ィングシステム(OS)22、ドライバ23を備えて構
成される。
におけるデータ通信装置を示したものである。図5にお
いて、送信側プロセッサ10は中央演算処理装置(CP
U)11、オペレーティングシステム(OS)12、ド
ライバ13を備えて構成され、受信側プロセッサ20も
同様に、中央演算処理装置(CPU)21、オペレーテ
ィングシステム(OS)22、ドライバ23を備えて構
成される。
【0004】共有メモリ30には、連結された複数のメ
モリブロック31,32,33,…3nからなる送受信
キュー30aが形成されている。送信側プロセッサ10
および受信側プロセッサ20はこの送受信キュー30a
を通信チャネルとしてデータの送受信を行う。
モリブロック31,32,33,…3nからなる送受信
キュー30aが形成されている。送信側プロセッサ10
および受信側プロセッサ20はこの送受信キュー30a
を通信チャネルとしてデータの送受信を行う。
【0005】今、送信側プロセッサ10から受信側プロ
セッサ20にデータを伝送する場合を考えると、送信側
プロセッサ10のドライバ13はCPU11およびOS
12の制御のもとに送信すべデータを共有メモリ30の
メモリブロック31に書き込む。共有メモリ30ではこ
のメモリブロック31に書き込まれた送信すべきデータ
を、メモリブロック32、メモリブロック33と順次移
動させ、このデータがメモリブロック3nに達すると、
このメモリブロック3nのデータは受信側プロセッサ2
0のドライバ23により読み取られ、データの伝送が終
了する。
セッサ20にデータを伝送する場合を考えると、送信側
プロセッサ10のドライバ13はCPU11およびOS
12の制御のもとに送信すべデータを共有メモリ30の
メモリブロック31に書き込む。共有メモリ30ではこ
のメモリブロック31に書き込まれた送信すべきデータ
を、メモリブロック32、メモリブロック33と順次移
動させ、このデータがメモリブロック3nに達すると、
このメモリブロック3nのデータは受信側プロセッサ2
0のドライバ23により読み取られ、データの伝送が終
了する。
【0006】
【発明が解決しようとする課題】しかしながら、上記の
如き従来装置にあっては、共有メモリ30上に形成され
る送受信キュー、すなわち通信チャネルは送信または受
信方向に1本、または送受信方向に1本ずつであるので
、送受されるデータに優先度が設定されている場合は、
受信側装置において送受信キューからのデータの取り出
しに、単純なFIFO(先入先出)のルールを適用でず
、アルゴリズムが複雑になるという問題があった。
如き従来装置にあっては、共有メモリ30上に形成され
る送受信キュー、すなわち通信チャネルは送信または受
信方向に1本、または送受信方向に1本ずつであるので
、送受されるデータに優先度が設定されている場合は、
受信側装置において送受信キューからのデータの取り出
しに、単純なFIFO(先入先出)のルールを適用でず
、アルゴリズムが複雑になるという問題があった。
【0007】これを図6を用いて更に説明する。図6で
は普通データと優先が設定されて優先データの2種類の
データを送信する場合を示しており、説明を簡単にする
ために、共有メモリ30には5つのメモリブロック31
〜35からなる送受信キューが形成されているとする。
は普通データと優先が設定されて優先データの2種類の
データを送信する場合を示しており、説明を簡単にする
ために、共有メモリ30には5つのメモリブロック31
〜35からなる送受信キューが形成されているとする。
【0008】今、送信側プロセッサ10のドライバ13
が有する送信ポインタ14から普通データ1、普通デー
タ2、優先データ1、普通データ3、優先データ2の順
番でデータが伝送されてたとする。この場合、共有メモ
リ30のメモリブロック31〜35の内容は図6に示す
ようになる。すなわち、メモリブロック35には普通デ
ータ1が書き込まれ、メモリブロック34には普通デー
タ2が書き込まれ、メモリブロック33には優先データ
1が書き込まれ、メモリブロック32には普通データ3
が書き込まれ、メモリブロック31には優先データ2が
書き込まれる。ここで、FIFOのルールを適用して受
信側プロセッサ20のドライバ23が有する送信ポイン
タ24により、データの取り出しを行うと、まず、メモ
リブロック35に書き込まれている普通データ1が取り
出されることになる。
が有する送信ポインタ14から普通データ1、普通デー
タ2、優先データ1、普通データ3、優先データ2の順
番でデータが伝送されてたとする。この場合、共有メモ
リ30のメモリブロック31〜35の内容は図6に示す
ようになる。すなわち、メモリブロック35には普通デ
ータ1が書き込まれ、メモリブロック34には普通デー
タ2が書き込まれ、メモリブロック33には優先データ
1が書き込まれ、メモリブロック32には普通データ3
が書き込まれ、メモリブロック31には優先データ2が
書き込まれる。ここで、FIFOのルールを適用して受
信側プロセッサ20のドライバ23が有する送信ポイン
タ24により、データの取り出しを行うと、まず、メモ
リブロック35に書き込まれている普通データ1が取り
出されることになる。
【0009】すなわち、受信側プロセッサ20において
は、実際は優先が設定された優先データ1を普通データ
よりも先に取り出したいのであるが、単純にFIFOの
ルールを適用したのでは、優先データよりも普通データ
の方が先に取り出されてしまうことがあり、これを優先
データを先に取り出そうとすると、送受信キューの途中
のメモリブロックの内容を受信しなけれがならなくなる
ので、受信アルゴリズムが非常に複雑になることになる
。
は、実際は優先が設定された優先データ1を普通データ
よりも先に取り出したいのであるが、単純にFIFOの
ルールを適用したのでは、優先データよりも普通データ
の方が先に取り出されてしまうことがあり、これを優先
データを先に取り出そうとすると、送受信キューの途中
のメモリブロックの内容を受信しなけれがならなくなる
ので、受信アルゴリズムが非常に複雑になることになる
。
【0010】そこで、この発明は、優先度を有するデー
タの伝送に際してもFIFOのルールが常に適用でき、
受信アルゴリズムも複雑化しないマルチプロセッサシス
テムにおけるデータ通信装置を提供することを目的とす
る。
タの伝送に際してもFIFOのルールが常に適用でき、
受信アルゴリズムも複雑化しないマルチプロセッサシス
テムにおけるデータ通信装置を提供することを目的とす
る。
【0011】
【課題を解決するための手段】この発明は、上記目的を
達成するために、共有メモリを有し、この共有メモリの
複数のメモリブロックの連結による送受信キューにより
データの送受信を実行するマルチプロセッサシステムに
おけるデータ通信装置において、前記共有メモリの複数
のメモリブロックの連結による送受信キューを、送受す
べきデータの優先度に対応して複数設け、送受すべきデ
ータの優先度に対応してそれぞれ異なる送受信キューを
用いてデータの送受信を実行するようにしたことを特徴
とする。
達成するために、共有メモリを有し、この共有メモリの
複数のメモリブロックの連結による送受信キューにより
データの送受信を実行するマルチプロセッサシステムに
おけるデータ通信装置において、前記共有メモリの複数
のメモリブロックの連結による送受信キューを、送受す
べきデータの優先度に対応して複数設け、送受すべきデ
ータの優先度に対応してそれぞれ異なる送受信キューを
用いてデータの送受信を実行するようにしたことを特徴
とする。
【0012】
【作用】共有メモリには、各優先度毎に送受信キューか
らなる通信チャネルが設定され、送受信すべきデータは
その優先度に対応した送受信キューを用いて別々に送信
される。これにより受信側装置では単純にFIFOのル
ールに基づきデータを受信すればよいことになる。この
ため、受信側での処理手順が簡単になり、処理速度が向
上する。
らなる通信チャネルが設定され、送受信すべきデータは
その優先度に対応した送受信キューを用いて別々に送信
される。これにより受信側装置では単純にFIFOのル
ールに基づきデータを受信すればよいことになる。この
ため、受信側での処理手順が簡単になり、処理速度が向
上する。
【0013】
【実施例】以下、この発明を図面に基づいて説明する。
【0014】図1は、この発明のマルチプロセッサシス
テムにおけるデータ通信装置の一実施例をブロック図で
示したものである。図1において、送信側プロセッサ1
00は中央演算処理装置(CPU)101、オペレーテ
ィングシステム(OS)102、ドライバ103を備え
て構成され、受信側プロセッサ200も同様に、中央演
算処理装置(CPU)201、オペレーティングシステ
ム(OS)202、ドライバ203を備えて構成される
。
テムにおけるデータ通信装置の一実施例をブロック図で
示したものである。図1において、送信側プロセッサ1
00は中央演算処理装置(CPU)101、オペレーテ
ィングシステム(OS)102、ドライバ103を備え
て構成され、受信側プロセッサ200も同様に、中央演
算処理装置(CPU)201、オペレーティングシステ
ム(OS)202、ドライバ203を備えて構成される
。
【0015】共有メモリ30には、連結された複数のメ
モリブロックからなるm本の送受信キュー301,30
2,…30mが形成されている。このm本の送受信キュ
ー301,302,…30mは送受信データの優先度「
1」,「2」,…「m」にそれぞれ対応している。
モリブロックからなるm本の送受信キュー301,30
2,…30mが形成されている。このm本の送受信キュ
ー301,302,…30mは送受信データの優先度「
1」,「2」,…「m」にそれぞれ対応している。
【0016】送信側プロセッサ100および受信側プロ
セッサ200はこのm本の送受信キュー301,302
,…30mを、m本の通信チャネルとしてデータの送受
信を行う。
セッサ200はこのm本の送受信キュー301,302
,…30mを、m本の通信チャネルとしてデータの送受
信を行う。
【0017】次に、この実施例の動作を図2および図3
のフローチャートを参照して説明する。
のフローチャートを参照して説明する。
【0018】図2のフローチャートは送信側プロセッサ
100の動作を示したものである。送信側プロセッサ1
00のドライバ103は、まず共有メモリ300のm個
の送信キュー301,302,…30mの初期化を行う
(ステップ111)。そして、送信側プロセッサ100
からの送信データの送信要求を待つ(ステップ112)
。送信側プロセッサ100から送信データの送信要求が
あると、この送信データの優先度を調べ、その優先度に
対応する送受信キューに送信すべきデータをキューイン
グする(ステップ113)。
100の動作を示したものである。送信側プロセッサ1
00のドライバ103は、まず共有メモリ300のm個
の送信キュー301,302,…30mの初期化を行う
(ステップ111)。そして、送信側プロセッサ100
からの送信データの送信要求を待つ(ステップ112)
。送信側プロセッサ100から送信データの送信要求が
あると、この送信データの優先度を調べ、その優先度に
対応する送受信キューに送信すべきデータをキューイン
グする(ステップ113)。
【0019】例えば、送信側プロセッサ100からの送
信データの優先度が「2」であると、送信側プロセッサ
100のドライバ103は共有メモリ300の2番目の
送受信キユー302を選択し、この送受信キュー302
の初段のメモリブロックに送信すべきデータを書き込む
。
信データの優先度が「2」であると、送信側プロセッサ
100のドライバ103は共有メモリ300の2番目の
送受信キユー302を選択し、この送受信キュー302
の初段のメモリブロックに送信すべきデータを書き込む
。
【0020】図3のフローチャートは受信側プロセッサ
200の動作を示したものである。受信側プロセッサ2
00のドライバ203は、まず共有メモリ300のm個
の送受信キュー301,302,…30mの初期化を行
う(ステップ211)。そして、共有メモリ300から
の受信通知を待つ(ステップ212)。共有メモリ30
0から受信通知があると、まず、優先度kの受信キュー
にデータはあるかを調べ(ステップ213)、データが
ないと次の送受信キューに移り(ステップ214)、こ
の動作をデータがある送受信キューを発見するまで繰り
返す。
200の動作を示したものである。受信側プロセッサ2
00のドライバ203は、まず共有メモリ300のm個
の送受信キュー301,302,…30mの初期化を行
う(ステップ211)。そして、共有メモリ300から
の受信通知を待つ(ステップ212)。共有メモリ30
0から受信通知があると、まず、優先度kの受信キュー
にデータはあるかを調べ(ステップ213)、データが
ないと次の送受信キューに移り(ステップ214)、こ
の動作をデータがある送受信キューを発見するまで繰り
返す。
【0021】ステップ213で、データがある送受信キ
ューを発見すると、このデータの受信処理を実行する(
ステップ215)。
ューを発見すると、このデータの受信処理を実行する(
ステップ215)。
【0022】このような構成によると、受信側装置では
FIFOのルールでデータを受信するだけでよいので、
処理手順が非常に簡単になり、処理速度も向上する。こ
こで、共有メモリ300に形成する送受信キューの数は
優先度の数に対応して任意の数設定できるため、任意の
優先度を有するデータの送受信処理が可能になる。
FIFOのルールでデータを受信するだけでよいので、
処理手順が非常に簡単になり、処理速度も向上する。こ
こで、共有メモリ300に形成する送受信キューの数は
優先度の数に対応して任意の数設定できるため、任意の
優先度を有するデータの送受信処理が可能になる。
【0023】また、共有メモリ300に形成した複数の
送受信キューは、優先度に無関係に任意の目的に使用す
ることも可能になる。
送受信キューは、優先度に無関係に任意の目的に使用す
ることも可能になる。
【0024】この実施例の動作を図4を参照して更に説
明する。図4においては、説明を簡単にするために、共
有メモリ300に普通データを伝送する普通データ送受
信キュー301と優先度が付加された優先データ送受信
キュー302を設けた場合を示している。
明する。図4においては、説明を簡単にするために、共
有メモリ300に普通データを伝送する普通データ送受
信キュー301と優先度が付加された優先データ送受信
キュー302を設けた場合を示している。
【0025】今、図6で説明したと同様に、送信側プロ
セッサ100から、普通データ1、普通データ2、優先
データ1、普通データ3、優先データ2の順番でデータ
が伝送されてきたとする。この場合、普通データ1、普
通データ2、普通データ3は、送信側プロセッサ100
のドライバ103に含まれる普通データ送信ポインタ1
04を介して共有メモリ300の普通データ送受信キュ
ー301に送信され、優先データ1、優先データ2は、
送信側プロセッサ100のドライバ103に含まれる優
先データ送信ポインタ105を介して共有メモリ300
の優先データ送受信キュー302に送信される。
セッサ100から、普通データ1、普通データ2、優先
データ1、普通データ3、優先データ2の順番でデータ
が伝送されてきたとする。この場合、普通データ1、普
通データ2、普通データ3は、送信側プロセッサ100
のドライバ103に含まれる普通データ送信ポインタ1
04を介して共有メモリ300の普通データ送受信キュ
ー301に送信され、優先データ1、優先データ2は、
送信側プロセッサ100のドライバ103に含まれる優
先データ送信ポインタ105を介して共有メモリ300
の優先データ送受信キュー302に送信される。
【0026】この結果、共有メモリ300の普通データ
送受信キュー301および優先データ送受信キュー30
2の内容は図4に示すようになる。
送受信キュー301および優先データ送受信キュー30
2の内容は図4に示すようになる。
【0027】ここで、受信側プロセッサ200では、共
有メモリ300の普通データ送受信キュー301のデー
タを、受信側プロセッサ200のドライバ203に含ま
れる普通データ受信ポインタ204により取り出し、共
有メモリ300の優先データ送受信キュー301のデー
タを、受信側プロセッサ200のドライバ203に含ま
れる優先データ受信ポインタ205により共有メモリ3
00の優先データ送受信キュー302のデータを取り出
す。
有メモリ300の普通データ送受信キュー301のデー
タを、受信側プロセッサ200のドライバ203に含ま
れる普通データ受信ポインタ204により取り出し、共
有メモリ300の優先データ送受信キュー301のデー
タを、受信側プロセッサ200のドライバ203に含ま
れる優先データ受信ポインタ205により共有メモリ3
00の優先データ送受信キュー302のデータを取り出
す。
【0028】したがって、普通データ受信ポインタ20
4および優先データ受信ポインタ205の構成を、優先
データ受信ポインタ205が優先して共有メモリ300
からデータを取り出すように構成しておけば、優先デー
タを優先して伝送することが可能となる。
4および優先データ受信ポインタ205の構成を、優先
データ受信ポインタ205が優先して共有メモリ300
からデータを取り出すように構成しておけば、優先デー
タを優先して伝送することが可能となる。
【0029】
【発明の効果】以上説明したように、この発明では、共
有メモリには、各優先度毎に送受信キューからなる通信
チャネルを設定し、送受信すべきデータはその優先度に
対応した送受信キューを用いて別々に伝送するように構
成したので、データの優先度に対応したデータ伝送が可
能になり、また、受信側装置では単純にFIFOのルー
ルに基づきデータを受信すればよいことになるので、受
信側での処理手順が簡単になり、処理速度が向上すると
いう効果を有する。
有メモリには、各優先度毎に送受信キューからなる通信
チャネルを設定し、送受信すべきデータはその優先度に
対応した送受信キューを用いて別々に伝送するように構
成したので、データの優先度に対応したデータ伝送が可
能になり、また、受信側装置では単純にFIFOのルー
ルに基づきデータを受信すればよいことになるので、受
信側での処理手順が簡単になり、処理速度が向上すると
いう効果を有する。
【図1】この発明に係わるマルチプロセッサシステムに
おけるデータ通信装置の一実施例を示すブロック図。
おけるデータ通信装置の一実施例を示すブロック図。
【図2】図1に示した実施例における送信側装置の動作
を説明するフローチャート。
を説明するフローチャート。
【図3】図1に示した実施例における受信側装置の動作
を説明するフローチャート。
を説明するフローチャート。
【図4】図1に示した実施例における具体的動作例を説
明する説明図。
明する説明図。
【図5】従来のマルチプロセッサシステムにおけるデー
タ通信装置を示すブロック図。
タ通信装置を示すブロック図。
【図6】図5に示した従来装置における具体的動作例を
説明する説明図。
説明する説明図。
10,100 送信側プロセッサ11,21,1
01,201 中央演算処理装置(CPU) 12,22,102,202 オペレーティング
システム(OS) 13,23,103,203 ドライバ14
送信ポインタ 20,200 受信側プロセッサ24 受
信ポインタ 30,300 共有メモリ 31〜3n メモリブロック
01,201 中央演算処理装置(CPU) 12,22,102,202 オペレーティング
システム(OS) 13,23,103,203 ドライバ14
送信ポインタ 20,200 受信側プロセッサ24 受
信ポインタ 30,300 共有メモリ 31〜3n メモリブロック
Claims (1)
- 【請求項1】共有メモリを有し、この共有メモリの複数
のメモリブロックの連結による送受信キューによりデー
タの送受信を実行するマルチプロセッサシステムにおけ
るデータ通信装置において、前記共有メモリの複数のメ
モリブロックの連結による送受信キューを、送受すべき
データの優先度に対応して複数設け、送受すべきデータ
の優先度に対応してそれぞれ異なる送受信キューを用い
てデータの送受信を実行するようにしたことを特徴とす
るマルチプロセッサシステムにおけるデータ通信装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6056591A JPH04295951A (ja) | 1991-03-25 | 1991-03-25 | マルチプロセッサシステムにおけるデータ通信装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6056591A JPH04295951A (ja) | 1991-03-25 | 1991-03-25 | マルチプロセッサシステムにおけるデータ通信装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04295951A true JPH04295951A (ja) | 1992-10-20 |
Family
ID=13145918
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6056591A Withdrawn JPH04295951A (ja) | 1991-03-25 | 1991-03-25 | マルチプロセッサシステムにおけるデータ通信装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04295951A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000284980A (ja) * | 1999-01-28 | 2000-10-13 | Mitsubishi Electric Inf Technol Center America Inc | マルチタスクシステムおよびマルチタスクシステムにおけるメッセージ伝送スケジューリング方法 |
KR100475392B1 (ko) * | 2001-07-11 | 2005-03-10 | 세이코 엡슨 가부시키가이샤 | 데이터 처리 장치 및 데이터 입출력 방법 |
US7613197B2 (en) | 2005-04-20 | 2009-11-03 | Nec Electronics Corporation | Multi-processor system and message transferring method in the same |
JP2014021987A (ja) * | 2012-07-19 | 2014-02-03 | Samsung Electronics Co Ltd | アプリケーションを高速に処理する演算処理装置及び方法 |
-
1991
- 1991-03-25 JP JP6056591A patent/JPH04295951A/ja not_active Withdrawn
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000284980A (ja) * | 1999-01-28 | 2000-10-13 | Mitsubishi Electric Inf Technol Center America Inc | マルチタスクシステムおよびマルチタスクシステムにおけるメッセージ伝送スケジューリング方法 |
KR100475392B1 (ko) * | 2001-07-11 | 2005-03-10 | 세이코 엡슨 가부시키가이샤 | 데이터 처리 장치 및 데이터 입출력 방법 |
US7613197B2 (en) | 2005-04-20 | 2009-11-03 | Nec Electronics Corporation | Multi-processor system and message transferring method in the same |
JP2014021987A (ja) * | 2012-07-19 | 2014-02-03 | Samsung Electronics Co Ltd | アプリケーションを高速に処理する演算処理装置及び方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5175732A (en) | Method and apparatus for controlling data communication operations within stations of a local-area network | |
JPH07325775A (ja) | 入出力通信サブシステム及び方法 | |
JPH06261052A (ja) | 共用バスのフロー制御装置 | |
JPS60141049A (ja) | ル−プネツトワ−ク制御方式 | |
JPH04295951A (ja) | マルチプロセッサシステムにおけるデータ通信装置 | |
US5442631A (en) | Communication control device | |
EP1107532B1 (en) | Registration of devices in a network | |
JPH09331370A (ja) | データ通信装置 | |
JPH0424734B2 (ja) | ||
JPH09224066A (ja) | 通信プロトコル並列処理装置 | |
JP2697588B2 (ja) | 通信タスク管理方式 | |
JPH04282938A (ja) | 通信制御装置 | |
JP3317150B2 (ja) | 情報処理装置 | |
JPS6213706B2 (ja) | ||
JPH04104540A (ja) | 多重化装置 | |
JP3893787B2 (ja) | 通信方法 | |
JPH04295952A (ja) | マルチプロセッサシステムにおけるメッセージ通信装置 | |
JP2666782B2 (ja) | 多重バス制御システム | |
JP3457084B2 (ja) | パケットバス制御装置 | |
JPH024042A (ja) | 通信端末装置 | |
JPH01304566A (ja) | プロセッサ間通信制御方式 | |
JPH1041998A (ja) | プロトコル処理装置 | |
JPH05334219A (ja) | 計算機間通信方法および計算機間通信装置 | |
JPH01304567A (ja) | プロセッサ間通信制御方式 | |
JPS62284538A (ja) | 伝送方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980514 |