JPH04104540A - 多重化装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、最も優先度が高い情報を有するバスリクエ
スタの情報を優先的に出力しうる多重化装置に関するも
のである。

〔従来の技術〕

通信における多重方式としては、回線交換のように時分
割で情報を多重化する時分割多重方式と、情報が発生し
た任意のタイミングで非同期に情報を多重化する統計多
重方式がある。

統計多重方式は、例えばパケット多重や非同期転送モー
ド（Ａ　Ｔ　Ｍ　：　Ａｓｙｎｃｈｒｏｎｏｕｓ　Ｔｒ
ａｎｓｆｅｒＭｏｄｅ）があり、前述のように情報が発
生したときのみ回線を使用するので、効率が良いという
長所がある。ただし、それぞれが非同期に情報を出力し
ようとするため、その要求（バスリクエスト）を調停（
アービトレーション）するバスアービタが必要となる。

バスアービトレーションの考え方は、「共通なバスを複
数のバスリクエスタが獲得要求するのを調停する二と」
であるが、具体的には２つある。

１つは、ｒＣＰＵ基板におけるＣＰＵバスをＣＰＵやＤ
　Ｍ　Ａ　Ｃが取り合うもの」であり、この場合はＣＰ
ＵやＤＭＡＣがバスリクエスタとなる。もう１つは「各
基板をつなぐ共通の外部バスを各基板が取り合うもの」
であり、この場合は情報を送出しようとしている各基板
（ブロック）がバスリクエスタとなる。ここでは、後者
について述べる。

第６図は従来の多重化装置を示すブロック図であり、図
において、１８〜１ｃは情報を出力する複数のバスリク
エスタ、２１は各＃１バスリクエスタ１ａ〜＃３バスリ
クエスタＩＣからのバス要求を調停するバスアービタ、
３は情報を多重化する多重部、４は各バスリクエスタ１
ａ〜１ｃに共通の多重バスである。なお、５ａ〜５Ｇは
各バスリクエスタ１ａ〜１ｃからバスアービタ２１への
「バス要求」を意味するバスリクエスト、６ａ〜６ｃは
パスアービタ２１から各バスリクエスタ１８〜１ｃへの
「バス要求承認」を意味するハスグランドを示している
。また、各バスリクエスタ１ａ〜１ｃは同一構成でよく
、特に区別を必要としないときには、バスリクエスタ１
、バスリクエスト５、バスグラントロと記す。

第７図はバスリクエスタ１の要部構成を示すブロック図
であり、図において、８は送出する情報を一時蓄積して
多重バス４での瞬時の輻輪を吸収するためのメモリ、９
１はメモリ８を制御するメモリ制御部である。このメモ
リ制御部９１はメモリ８の情報蓄積量に基づきバスリク
エスト５をオン／オフするとともに、パスグラントロに
もとづいて多重バス４への情報送出を制御する。

第８図は、例えばシーメンス社製品のローカルバスアー
ビタ（ＳＡＢ８２２００）に示されるようなバスアービ
タの詳細構成図であり、図において、５８〜５Ｇは前述
のバスリクエスト（図において、ＡＢＲＬ、ＢＢＲＬ、
ＣＢＲＬで示す。）。

６８〜６ｃはバスグランド（図において、ＡＢＧＬ　、
　Ｂ　Ｂ　Ｇ　Ｌ　、　ＣＢ　Ｇ　Ｌ　テ示す。）であ
り、１゜ａ〜１０ｆはＤ型フリップフロップ、ｌｌａ〜
１１ｆはゲートである。この例では、バスリクエスト５
およびパスグラントロはロー有意の信号であり、論理的
にローのときにオンとなる。

次に動作について説明する。例えば＃１バスリクエスタ
１ａに入力された情報はまずメモリ８に蓄積される。メ
モリ制御部９１は、メモリ８内に多重バス４への送出単
位の情報が蓄積されたことを確認すると、バスアービタ
２１に対してバス要求信号であるバスリクエスト５ａを
オンにする。

ここで、何れか一つのバスリクエスタ１しか多重バス４
を占有できないため、パスアービタ２１は＃２バスリク
エスタ１ｂおよび＃３バスリクエスタｌｃが多重バス４
を占有していないことを確認してから、パスグラントロ
ａをオンにする。＃１バスリクエスタ１ａのメモリ制御
部９１はパスグラントロａのオンを受けて、メモリ８に
対して情報を多重バス４へ送出するように指示する。こ
のようにして、多重バス４に送出された情報は、多重部
３を経て回線に送出される。

第８図に示されるパスアービタ２１において多重バス４
のアービトレーションが行われる。この例は、＃１バス
リクエスタ１ａの優先順位が最も高く、＃２バスリクエ
スタ１ｂ、＃３バスリクエスタ１ｃの順に優先順位が低
くなる固定優先順位方式の例である。

バスアービタ２１の機能として、何れが一つのバスリク
エスタ１にしかパスグラントロを返さないようにするた
め、それぞれゲートｌｉｄ〜１１ｆによりバスリクエス
ト５を抑えている。また、同時に複数のバスリクエスト
５がオンとなった場合の優先順位を付けるために、バス
リクエスト５ａでバスリクエスト５ｂとバスリクエスト
５ｃとを、バスリクエスト５ｂでバスリクエスト５ｃを
抑えるようにしている。

各バスリクエスタ１８〜１ｃに大量の情報が入力された
場合、それぞれ−時的にメモリ８に蓄積され、固定優先
順位により＃１バスリクエスタ１ａ、＃２バスリクエス
タ１ｂ、＃３バスリクエスタ１ｃの順でメモリ８内の情
報が多重バス４へ送出される。

〔発明が解決しようとする課題〕

従来の多重化装置は以上のように構成されているので、
各バスリクエスタ１ａ〜ＩＣか多重ハス４に送出しよう
としている情報の内容に関係なくハスアービトレーショ
ンの優先順位が常時固定となり、優先順位の高いバスリ
クエスタ１が多重バス４を獲得する頻度が高いため、優
先順位の低いハスリクエスタ１がより緊急の情報を多重
ハス４に送出しようとしても、なかなか多重バス４を獲
得できないなどの課題があった。

特に、通信システム等に適用される場合にあっては、各
バスリクエスタ１８〜１ｃが有する情報の内容に応じて
、情報を回線へ送出する際の緊急度が変動し、優先順位
が固定であっては効率のよい通信が行えないなどの課題
があった。

この発明は上記のような課題を解消するためになされた
もので、各バスリクエスタの送出しようとしている情報
の内容（優先度）に応じてバスリクエスタの優先順位を
動的に変更し、より優先度の高い情報を送出しようとし
ているバスリクエスタに優先的にバスを獲得させて、優
先度の高い情報をより早く送出できる多重化装置を得る
ことを目的とする。

〔課題を解決するための手段〕

この発明に係る多重化装置は、各バスリクエスタに、保
持している情報の内容やデータパターンに応した優先度
を決定し、保持している情報蓄積量に応じてバスリクエ
ストを出力する際に、決定された優先度も出力するメモ
リ制御部を設け、ハスアービタに、バスリクエストから
送出された優先度に従って各バスリクエスタの優先順位
を決定する優先制御部を設けたものである。

〔作用〕

この発明におけるバスアービタは、バスリクエストが競
合しても、各バスリクエスタが有する情報の優先度に従
って各バスリクエスタが有する情報を多重バスに出力さ
せて、最も優先度が高い情報を多重化部に引き渡すこと
を可能にする。

〔実施例〕

以下、この発明の一実施例を図について説明する。なお
、従来例と同一、または相当部分には同一符号を用いて
、その説明は省略する。

第１図はこの発明の一実施例による多重化装置を示すブ
ロック図であり、図において７ａ〜７Ｃはそれぞれ各バ
スリクエスタ１ａ〜１ｃ内のメモリ８に蓄積されている
情報（次に送出しようとしている情報）の優先度をバス
アービタ２に通知するためのプライオリティという信号
を示している。

なお、特に区別を必要としないときにはプライオリティ
７と記す。

第２図はこの実施例におけるバスリクエスタ１の要部構
成を示すブロック図であり、プライオリティ７はメモリ
制御部９から出力される。メモリ制御部９はメモリ８に
送出単位分の情報が蓄積されたことを認識すると、従来
の場合と同様に、バスリクエスト５をオンにするととも
に、送出しようとしている情報の内容やデータパターン
にもとづいて、あらかじめ決めら九た情報の優先順位に
従って、情報の優先度をプライオリティ７を用いてバス
アービタ２に通知する。本例ではバスリクエスト５がオ
フのときにはプライオリティ７は最も低い優先度を示す
ものとする。

第３図はこの実施例におけるバスアービタ２の詳紺構成
図であり、１２はプライオリティ７ａ〜７ｃにより優先
順位を動的に変更する優先制御部である。この優先制御
部１２は、各プライオリティ７ａ〜７ｃ（図において、
ＡＰＲＩＨ，ＢＰＲＩＨ，ＣＰＲＩＨで示す。）にもと
づいて、各出力１３ａ−１３ｂ（図において、ＡＢＲＧ
ＴＬ。

ＢＢＲＧＴＬで示す。）を送出し、この出力１３ａ、１
３ｂを用いてゲート１ｌａ−１１ｂを制御することによ
り、最も優先度の高い情報を送出しようとしている（最
も高い優先度を通知してきている。）バスリクエスタ１
の優先順位を高くするものである。

第４図は上記実施例における優先制御部１２の詳細構成
図であり、１２ａ〜１２ｙはゲートである。プライオリ
ティ７ａ〜７ｃは、それぞれ２本の信号線から構成され
ており、４段階の優先度を示すことができる。プライオ
リティ７ａについては、（Ａｌ、ＡＯ）＝　（１，１）
（７）ときに最も優先度が高く、（Ａｌ、ＡＯ）＝　（
１，Ｏ）、（０゜ｌ）、（０，Ｑ）の順で優先度が低く
なる。また、プライオリティ７ｂ、７ｃについても同様
である。

第５図はバスリクエスタ１における情報の優先度の決定
方法の一例を示す説明図であり、バスリクエスタ１が多
重バス４に送出するデータの種類が、ＬＡＰＤフレーム
であると仮定したときの例である。この例ではフレーム
の種類、ポール／ファイナルビットの有無によって情報
の優先度を決定しており、メモリ制御部９はこれをもと
にプライオリティ７の値を変化させる。

次に動作について説明する。バスリクエスタ１の優先順
位を決定するシーケンス以外、すなわちバスリクエスト
５とバスグラントロとをやりとりして、多重バス４およ
び多重部３を経由し情報が送出される流れは、従来例の
場合と同一である。

従来例との相違点は、バスリクエスタ１が次に送出しよ
うとしている情報にもとづいて当該情報の優先度を決定
し、バスリクエスタ１から情報の優先度の通知を受けた
バスアービタ２が、これら優先度の値に従ってハスリク
エスタ１の優先順位を変更する点であり、以下、その動
作を説明する。

メモリ８に送出単位分の情報が蓄積されると、各ハスリ
クエスタ１８〜ＩＣのメモリ制御部９は、バスアービタ
２に対してバス要求信号であるバスリクエスト５ａ〜５
Ｃをオンにするとともに、次に多重バス４に送出しよう
としている情報を解析し、その情報の優先度を１例えば
第５図に示されたようなあらかじめ決められた優先順位
に従って決定して、プライオリティ７ａ〜７Ｃを用いて
バスアービタ２に通知する。バスアービタ２は、複数の
バスリクエスタ１からバスリクエスト５を受信した場合
には、それらのプライオリティ７で示されている情報の
優先度を比較し、他のバスリクエスタ１が多重バス４を
占有していないことを確認してから、優先度が最も高い
情報を送出しようとしているバスリクエスタ１に対して
パスグラントロをオンにする。

例えば、＃２バスリクエスタ１ｂがプライオリティ７ｂ
を（Ａｌ、ＡＯ）＝　（１，１）として、バスリクエス
ト５ｂを有意とし、＃１バスリクエスタ１ａがプライオ
リティ７ａを（Ａｌ、ＡＯ）＝　（１，Ｏ）として、ハ
スリクエスト５ａを有意としたときには、＃２バスリク
エスタ１ｂに多重バス４を占有させるべきである。この
とき、多重バス４がだれにも占有されていないならば、
各パスグラントロａ〜６Ｃはハイレベルであるから、ゲ
ート１２ａ〜１２ｃの出力は全てハイレベルである。従
って、プライオリティ７ａに関しては、ゲート１２ｅの
みがローレベルとなり、プライオリティ７ｂに関しては
、ゲート１２ｈのみがローレベルとなる。また、ゲート
１２０の出力はローレベルとなる。よって、ゲート１２
ｅの出力は、ゲート１２ｒにおいてゲート１２０の出力
によって阻止される。従って、ゲート１２ｘの出力１３
ａはハイレベルである。一方、ゲート１２ｈの出力はゲ
ート１２ｙを通過するので、ゲート１２ｙの出力１３ｂ
はローレベルである。すると、第３図に示したものにお
いて、バスリクエスト５ａはゲートｌｌａで阻止され、
バスリクエスト５ｂはゲートＩｌｂを通過する。従って
、パスグラントロｂが＃２バスリクエスタ１ｂに出力さ
れることになる。その他のプライオリティ７の組合わせ
についても同様に考えることができる。

なお、各バスリクエスタ１ａ〜ＩＣからの情報の優先度
を比較した結果、それらが等しい場合には、従来例と同
様に優先順位は＃１バスリクエスタ１ａ、＃２バスリク
エスタｌｂ、３３バスリクエスタＩＣの順となる。

また、バスリクエスタ１における情報の優先度の決定方
法の一例を第５図に示したが、この方法に限らずどの様
な方法で優先度を決定しても良い。

また、各バスリクエスタ１８〜１ｃごとに情報の優先度
や優先順位の決定方法を変化させても良いし、必ず優先
順位が最も高いバスリクエスタ１が存在したり、バスリ
クエスタＢより必ずバスリクエスタＡの方が優先順位が
高いなど、一部固定優先順位方式を取り入れても良い。

なお、上記実施例ではバスリクエスタ１の数を３つとし
たが、複数であればいくつでも良く、プライオリティア
を構成する信号線の本数についても制限はない。

〔発明の効果〕

以上のように、この発明によれば多重化装置を、各ハス
リクエスタが送出しようとしている情報の内容に応して
バスアービトレーション時の優先順位を動的に変更する
ように構成したので、他のバスリクエスタより緊急の情
報、優先度の高い情報を送出しようとする際に他のバス
リクエスタと競合しても、どのバスリクエスタであって
も優先的にバスを獲得することができる。

【図面の簡単な説明】

第１図はこの発明の一実施例による多重化装置を示すブ
ロック図、第２図はバスリクエスタの要部構成を示すブ
ロック図、第３図はバスアービタを示す詳細構成図、第
４図は優先制御部を示す詳細構成図、第５図はバスリク
エスタにおける情報の優先度の決定方法の一例を示す説
明図、第６図は従来の多重化装置を示すブロック図、第
７図は従来のバスリクエスタの要部構成を示すブロック
図、第８図は従来のバスアービタを示す詳細構成図であ
る。 １．１ａ〜１ｃはハスリクエスタ、２．２１はバスアー
ビタ、３は多重部、４は多重バス、５゜５ａ〜５ｃはバ
スリクエスト、６，６ａ〜６ｃはバスグランド、７，７
ａ〜７ｃはプライオリティ、８はメモリ、９．９１はメ
モリ制御部、１２は優先制御部６ なお５図中、同一符号は同一または相当部分を示す。 代　　　理　　　人　　　大　岩　増　雉ｖ、４図 第５図 第　８　図

Claims (1)

【特許請求の範囲】
1. 多重バスに送出する情報を一時蓄積するメモリを有する
   複数のバスリクエスタと、これらバスリクエスタから出
   力されるバス要求信号を優先順位に従って調停し最も優
   先順位の高い前記バスリクエスタにバス要求承認信号を
   出力するバスアービタと、前記バスリクエスタが前記多
   重バスに送出した情報を入力して多重化する多重化部と
   を備えた多重化装置において、前記各バスリクエスタは
   、前記メモリ内の情報の内容やデータパターン等の属性
   に応じた優先度を決定し、前記メモリの情報蓄積量にも
   とづいて前記多重バスの占有を要求する前記バス要求信
   号を、前記優先度とともに出力するメモリ制御部を備え
   、前記バスアービタは、前記バスリクエスタから送出さ
   れた優先度に従って前記各バスリクエスタの優先順位を
   決定する優先制御部を備えたことを特徴とする多重化装
   置。