JPH0429342A - フィルムリード - Google Patents
フィルムリードInfo
- Publication number
- JPH0429342A JPH0429342A JP13503990A JP13503990A JPH0429342A JP H0429342 A JPH0429342 A JP H0429342A JP 13503990 A JP13503990 A JP 13503990A JP 13503990 A JP13503990 A JP 13503990A JP H0429342 A JPH0429342 A JP H0429342A
- Authority
- JP
- Japan
- Prior art keywords
- bump
- film
- lead
- semiconductor element
- film lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 45
- 239000011347 resin Substances 0.000 claims abstract description 12
- 229920005989 resin Polymers 0.000 claims abstract description 12
- 230000007547 defect Effects 0.000 abstract description 11
- 229910045601 alloy Inorganic materials 0.000 abstract description 7
- 239000000956 alloy Substances 0.000 abstract description 7
- 238000010438 heat treatment Methods 0.000 abstract description 6
- 238000000034 method Methods 0.000 description 20
- 238000007747 plating Methods 0.000 description 5
- 239000002184 metal Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 229910001128 Sn alloy Inorganic materials 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 229910015363 Au—Sn Inorganic materials 0.000 description 1
- 229910001369 Brass Inorganic materials 0.000 description 1
- 238000005275 alloying Methods 0.000 description 1
- 239000010951 brass Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- CJRQAPHWCGEATR-UHFFFAOYSA-N n-methyl-n-prop-2-ynylbutan-2-amine Chemical compound CCC(C)N(C)CC#C CJRQAPHWCGEATR-UHFFFAOYSA-N 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 210000004243 sweat Anatomy 0.000 description 1
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、高密度、薄型、小型の実装を可能とするフィ
ルムキャリヤ方式の一例である転写バンプ方式２通常バ
ンプ方式のフィルムリードと半導体素子の電極の接続方
法に関するものである。
ルムキャリヤ方式の一例である転写バンプ方式２通常バ
ンプ方式のフィルムリードと半導体素子の電極の接続方
法に関するものである。
従来の技術
近年、機器の軽薄短小化の傾向が強く、パッケージング
技術への要望も同様であり、フィルムキャリヤ方式が非
常に注目され生産されてきている。
技術への要望も同様であり、フィルムキャリヤ方式が非
常に注目され生産されてきている。
以下に従来のフィルムリードと半導体素子の電極の接続
方法について説明する。第４図により転写バンプ方式に
ついて説明する。まず、絶縁性基板１０１上の半導体素
子の電極１０５と相対した位置にＡｕのバンプ１０２を
形成しておき、バンプ１０２とＳｎメツキしたフィルム
リード１０３と位置合わせし、ツール１０４で加熱（約
３００℃）、加圧（１５〜２５ｇ／リード）し、Ａｕ・
Ｓｎ合金を発生させバンプ１０２とリード１０３に転写
させる。次いで、半導体素子の電極（Ａｉり１０５と転
写されたバンプ１０２を位置合わせし、ツール１０４で
バンプ１０２を転写する温度よりはるかに高い温度（４
００〜４５０℃）、圧力（６０〜１００ｇ／リード）で
押えつけることにより、Ａｕ−Ａ２合金でバンプ１０２
と半導体素子の電極１０５を接合する。この時、半導体
素子１０６は、ツール温度を下げツール１０４とリード
１０３のゆ着を防ぎ、かつ信頼性を向上させる為、加熱
ステージ１０７により１５０℃程度に熱せられている。
方法について説明する。第４図により転写バンプ方式に
ついて説明する。まず、絶縁性基板１０１上の半導体素
子の電極１０５と相対した位置にＡｕのバンプ１０２を
形成しておき、バンプ１０２とＳｎメツキしたフィルム
リード１０３と位置合わせし、ツール１０４で加熱（約
３００℃）、加圧（１５〜２５ｇ／リード）し、Ａｕ・
Ｓｎ合金を発生させバンプ１０２とリード１０３に転写
させる。次いで、半導体素子の電極（Ａｉり１０５と転
写されたバンプ１０２を位置合わせし、ツール１０４で
バンプ１０２を転写する温度よりはるかに高い温度（４
００〜４５０℃）、圧力（６０〜１００ｇ／リード）で
押えつけることにより、Ａｕ−Ａ２合金でバンプ１０２
と半導体素子の電極１０５を接合する。この時、半導体
素子１０６は、ツール温度を下げツール１０４とリード
１０３のゆ着を防ぎ、かつ信頼性を向上させる為、加熱
ステージ１０７により１５０℃程度に熱せられている。
更に前記と同様の目的で本接合する前に１〜４秒の予備
加熱を行っている。その結果バンプ厚は５〜１５μｍに
なり、すなわちフィルムリード１０３と半導体素子１０
６のすき間も５〜１５μｍと小さい通常バンプ方式も、
前もって半導体素子の電極上にＡｕバンプが形成しであ
る以外、フィルムリードと半導体素子の電極の接続状態
は同様である。しかし、ツール温度。
加熱を行っている。その結果バンプ厚は５〜１５μｍに
なり、すなわちフィルムリード１０３と半導体素子１０
６のすき間も５〜１５μｍと小さい通常バンプ方式も、
前もって半導体素子の電極上にＡｕバンプが形成しであ
る以外、フィルムリードと半導体素子の電極の接続状態
は同様である。しかし、ツール温度。
圧力は転写バンプ方式よりかなり低く、加熱ステージを
使用しないことも多く、本接合前の予備加熱も必要なく
かなり転写バンプ方式より条件は低いといえる。ところ
が通常バンプ厚は約１５μｍであり、フィルムリードと
半導体素子のすき間も約１５μｍと小さい。また、フィ
ルムキャリヤ方式に使用されているフィルムリード形状
を第５図に示す。フィルムリード１０３の形状はほぼ３
１類に大別される。（ａ）図は同一幅、（ｂ）図はバン
プ２に相対する位置がバンプ外寸より細＜ 、 （Ｃ）
図はバンプ外寸とほぼ同一のものである。（ｂ）図、（
Ｃ）図は位置合わせ精度を上げ、接続強度を増す為に考
えられたものでありフィルムキャリヤ方式にはこれら３
種類のリード形状がほぼ採用されている。
使用しないことも多く、本接合前の予備加熱も必要なく
かなり転写バンプ方式より条件は低いといえる。ところ
が通常バンプ厚は約１５μｍであり、フィルムリードと
半導体素子のすき間も約１５μｍと小さい。また、フィ
ルムキャリヤ方式に使用されているフィルムリード形状
を第５図に示す。フィルムリード１０３の形状はほぼ３
１類に大別される。（ａ）図は同一幅、（ｂ）図はバン
プ２に相対する位置がバンプ外寸より細＜ 、 （Ｃ）
図はバンプ外寸とほぼ同一のものである。（ｂ）図、（
Ｃ）図は位置合わせ精度を上げ、接続強度を増す為に考
えられたものでありフィルムキャリヤ方式にはこれら３
種類のリード形状がほぼ採用されている。
発明が解決しようとする課題
しかしながら、第５図に示すようなフィルムリード１０
３を使ったフィルムキャリヤ方式では、転写バンプ方式
の場合、前記したようにツール温度、圧力、ステージ温
度、更に接合時間とも、バンプをフィルムリードに転写
させる条件よりはるかに高い条件のため、当然のことな
がらフィルムリードのＳｎメツキとバンプのＡｕの合金
化が急激に進み、かつフィルムリードと半導体素子のす
き間が５〜１５μｍと小さく、更にフィルムリードのＳ
ｎメッキ厚の管理が非常に難しくロットによってばらつ
きが大きく、厚いものを使用した場合、第６図に示すよ
うにＡｕ−Ｓｎ合金１０９がフィルムリード１０３のバ
ンプ接合部から、樹脂フィルム１０８側へ瞬時に伝わり
、半導体素子１０６のスクライブライン１１１あるいは
、半導体素子１０６の側面１１２と接触し、通常、前記
箇所には保護膜が形成されていないため、リーク不良、
ショート不良が発生し、歩留り、信頼性の低下をまねい
ていた。特に半導体素子の電極１０５の周囲のすぐ近（
を電源ライン１１３あるいはアースラインが走っている
場合は非常に大きな問題となっていた。通常バンプ方式
の場合も、フィルムリードと半導体素子のすき間が約１
５μｍと小さく、フィルムリードのＳｎメッキ厚の厚い
ものを使用した場合同様の問題を生じていた。
３を使ったフィルムキャリヤ方式では、転写バンプ方式
の場合、前記したようにツール温度、圧力、ステージ温
度、更に接合時間とも、バンプをフィルムリードに転写
させる条件よりはるかに高い条件のため、当然のことな
がらフィルムリードのＳｎメツキとバンプのＡｕの合金
化が急激に進み、かつフィルムリードと半導体素子のす
き間が５〜１５μｍと小さく、更にフィルムリードのＳ
ｎメッキ厚の管理が非常に難しくロットによってばらつ
きが大きく、厚いものを使用した場合、第６図に示すよ
うにＡｕ−Ｓｎ合金１０９がフィルムリード１０３のバ
ンプ接合部から、樹脂フィルム１０８側へ瞬時に伝わり
、半導体素子１０６のスクライブライン１１１あるいは
、半導体素子１０６の側面１１２と接触し、通常、前記
箇所には保護膜が形成されていないため、リーク不良、
ショート不良が発生し、歩留り、信頼性の低下をまねい
ていた。特に半導体素子の電極１０５の周囲のすぐ近（
を電源ライン１１３あるいはアースラインが走っている
場合は非常に大きな問題となっていた。通常バンプ方式
の場合も、フィルムリードと半導体素子のすき間が約１
５μｍと小さく、フィルムリードのＳｎメッキ厚の厚い
ものを使用した場合同様の問題を生じていた。
このため転写バンプ方式の場合、従来はフィルムリード
のＳｎメッキ厚をバンプをフィルムリードに転写させる
のに必要最低限に薄くし、バンプと電極の接合時に、Ａ
ｕ−Ｓｎ合金が極力少じないようにしたが、バンプをフ
ィルムリードに転写する歩留りが安定せず、かつフィル
ムキャリヤの外部リードもＳｎメツキであるため、基板
と外部リードの接続歩留りも低下させることになった。
のＳｎメッキ厚をバンプをフィルムリードに転写させる
のに必要最低限に薄くし、バンプと電極の接合時に、Ａ
ｕ−Ｓｎ合金が極力少じないようにしたが、バンプをフ
ィルムリードに転写する歩留りが安定せず、かつフィル
ムキャリヤの外部リードもＳｎメツキであるため、基板
と外部リードの接続歩留りも低下させることになった。
また、バンプの厚さを高くし、リードと半導体素子のす
き間を大きくしようとしたが、バンプ厚が高い分、横へ
の広がり量も太き（なり、半導体素子の隣接電極間のシ
ョートが発生するという問題が生じた。転写バンプ方式
２通常バンプ方式共通ではフィルムリードのフォーミン
グを大きくしてリードと半導体素子のすき間を大きくし
、リーク不良、ショート不良を解決しようとして、ツー
ル寸法を半導体素子の電極かられずか２０〜４０μｍだ
け太き（設計しツールの周囲位置からフォーミングをか
けようとしたが、装置へツールをセツティングする時の
半導体素子との平行出しが難しく、かつすべての電極を
均等に接合できず歩留りの低下をまねいた。更にフォー
ミングを大きくし過ぎると信頼性の低下もまねいてしま
う。また、半導体素子のスクライブラインへ保護膜を形
成したが、ダイシング時にクラックが入り半導体装置自
体の信頼性も低下させるし、ダイシング特使用するブレ
ードの寿命を著しく短縮させた。また、半導体素子の周
囲へ先に樹脂をコーティングし、その後フィルムリード
と半導体素子の電極との接続を行ういうことも考えられ
るが、工程が増え生産性を低下させるという問題がある
。本発明はこのような従来の課題を解消するものであり
、簡単なリード形状の変更により、フィルムリードと半
導体素子の電極との接続時に生じるリーク不良。
き間を大きくしようとしたが、バンプ厚が高い分、横へ
の広がり量も太き（なり、半導体素子の隣接電極間のシ
ョートが発生するという問題が生じた。転写バンプ方式
２通常バンプ方式共通ではフィルムリードのフォーミン
グを大きくしてリードと半導体素子のすき間を大きくし
、リーク不良、ショート不良を解決しようとして、ツー
ル寸法を半導体素子の電極かられずか２０〜４０μｍだ
け太き（設計しツールの周囲位置からフォーミングをか
けようとしたが、装置へツールをセツティングする時の
半導体素子との平行出しが難しく、かつすべての電極を
均等に接合できず歩留りの低下をまねいた。更にフォー
ミングを大きくし過ぎると信頼性の低下もまねいてしま
う。また、半導体素子のスクライブラインへ保護膜を形
成したが、ダイシング時にクラックが入り半導体装置自
体の信頼性も低下させるし、ダイシング特使用するブレ
ードの寿命を著しく短縮させた。また、半導体素子の周
囲へ先に樹脂をコーティングし、その後フィルムリード
と半導体素子の電極との接続を行ういうことも考えられ
るが、工程が増え生産性を低下させるという問題がある
。本発明はこのような従来の課題を解消するものであり
、簡単なリード形状の変更により、フィルムリードと半
導体素子の電極との接続時に生じるリーク不良。
ショート不良をなくし、しかも、歩留り、信頼性を著し
く向上させる優れたフィルムリードを提供するものであ
る。
く向上させる優れたフィルムリードを提供するものであ
る。
課題を解決するための手段
この目的を達成するために、本発明のフィルムリードは
フィルムリードのバンプの接合部に相対する位置に、長
手方向にはバンプの外寸より大きく、幅方向にはバンプ
の外寸より小さい孔または凹部または切欠きを備えてい
るか、フィルムリードのバンプ接合部の樹脂フィルム側
約半分の位置から、半導体素子の側面に相対する位置ま
での間に、もしくは、バンプ接合部に相対する位置の樹
脂フィルム倒の近傍から半導体素子の側面を越える位置
まで、幅方向に対しバンプの外寸より小さい孔または凹
部を備えている。
フィルムリードのバンプの接合部に相対する位置に、長
手方向にはバンプの外寸より大きく、幅方向にはバンプ
の外寸より小さい孔または凹部または切欠きを備えてい
るか、フィルムリードのバンプ接合部の樹脂フィルム側
約半分の位置から、半導体素子の側面に相対する位置ま
での間に、もしくは、バンプ接合部に相対する位置の樹
脂フィルム倒の近傍から半導体素子の側面を越える位置
まで、幅方向に対しバンプの外寸より小さい孔または凹
部を備えている。
作用
本発明のフィルムリードは、前記孔または凹部または切
欠きが形成されていることにより、転写バンプ方式９通
常バンプ方式のいずれに関しても、接続時に生じる融解
した金属がバンプ接合部から、樹脂フィルム側へリード
を伝わっていく途中あるいは伝わる前に前記孔または凹
部または切欠きに吸収され、たまりツールが離れると硬
化することによりスクライブライン、半導体素子の側面
に接触せず、リーク不良、ショート不良が解消されるの
である。特にこの作用は、金属がフィルムリードの中央
部を樹脂フィルム側へ伝わることを確認したため達成で
きた発明である。
欠きが形成されていることにより、転写バンプ方式９通
常バンプ方式のいずれに関しても、接続時に生じる融解
した金属がバンプ接合部から、樹脂フィルム側へリード
を伝わっていく途中あるいは伝わる前に前記孔または凹
部または切欠きに吸収され、たまりツールが離れると硬
化することによりスクライブライン、半導体素子の側面
に接触せず、リーク不良、ショート不良が解消されるの
である。特にこの作用は、金属がフィルムリードの中央
部を樹脂フィルム側へ伝わることを確認したため達成で
きた発明である。
また、フィルムリードへ形成される孔または凹部または
切欠きは、フィルムリードをエツチングで形成する時に
同時に実施できうるものである。
切欠きは、フィルムリードをエツチングで形成する時に
同時に実施できうるものである。
実施例
以下、本発明の一実施例のフィルムリードと半導体素子
の電極の接続方法を図面を参照して説明する。
の電極の接続方法を図面を参照して説明する。
第１図は第１の実施例を示すもので特に本発明の特徴で
あるフィルムリードの構成について第１図（ａ）を用い
て説明する。樹脂フィルム８から平行に出たフィルムリ
ード３のバンプ接合部に相対する位置に長手方向にはバ
ンプ２の外寸より大きく、幅方向にはバンプ２の外寸よ
り小さい孔を形成したものである。以上のように構成さ
れたフィルムリードは第１図（ｂ）のように接続される
。加熱ステージ７上に半導体素子６があり、ツール４が
ノード３を加熱、加圧している。Ａｕ−８ｎ合金９が多
量に形成され、バンプ接合部から、樹脂フィルム側へフ
ィルムリード３を伝わる前に、前記孔１０に吸収されて
いる。以上のように本実施例によれば、フィルムリード
３に前記孔を設けることにより、Ａｕ−３ｎ合金９が前
記孔１０に吸収され、半導体素子のスクライブライン１
１あるいは側面１２との接触によるリーク不良、ショー
ト不良を解消することができる。特に半導体素子の電極
の周囲のすぐ近くを電源ライン１３あるいはアースライ
ンが走っている場合には特に有効となる。
あるフィルムリードの構成について第１図（ａ）を用い
て説明する。樹脂フィルム８から平行に出たフィルムリ
ード３のバンプ接合部に相対する位置に長手方向にはバ
ンプ２の外寸より大きく、幅方向にはバンプ２の外寸よ
り小さい孔を形成したものである。以上のように構成さ
れたフィルムリードは第１図（ｂ）のように接続される
。加熱ステージ７上に半導体素子６があり、ツール４が
ノード３を加熱、加圧している。Ａｕ−８ｎ合金９が多
量に形成され、バンプ接合部から、樹脂フィルム側へフ
ィルムリード３を伝わる前に、前記孔１０に吸収されて
いる。以上のように本実施例によれば、フィルムリード
３に前記孔を設けることにより、Ａｕ−３ｎ合金９が前
記孔１０に吸収され、半導体素子のスクライブライン１
１あるいは側面１２との接触によるリーク不良、ショー
ト不良を解消することができる。特に半導体素子の電極
の周囲のすぐ近くを電源ライン１３あるいはアースライ
ンが走っている場合には特に有効となる。
以下本発明の他の実施例について図面を参照しながら説
明する。八日−８ｎ合金が孔または凹部または切欠きに
吸収される点は同じであるため、フィルムリードの孔ま
たは凹部または切欠きの位置について説明する。第２図
（ａ）はフィルムリード３のバンプ接合部に相対する位
置に切欠き１４が形成されたもの、（ｂ）〜ω）はフィ
ルムリード３の接合部の樹脂フィルム８制約半分の位置
から、半導体素子の側面１２までの間Ａに、孔１０また
は凹部１５が形成されたもの、（ｅ）はフィルムリード
３のバンプ接合部に相対する位置の樹脂フィルム８側の
近傍から半導体素子の側面１２を越える位置まで、孔１
０または凹部１５を形成したものである。また、フィル
ムリード３に形成する孔１０は第３図（ａ）図のように
し凹部１５は（ｂ）図に示すようなくさび形にすれば金
属を吸収しやすい形状になる。なお、通常バンプ方式に
おいても同様の実施例となり、同様の効果を得ることが
できる。
明する。八日−８ｎ合金が孔または凹部または切欠きに
吸収される点は同じであるため、フィルムリードの孔ま
たは凹部または切欠きの位置について説明する。第２図
（ａ）はフィルムリード３のバンプ接合部に相対する位
置に切欠き１４が形成されたもの、（ｂ）〜ω）はフィ
ルムリード３の接合部の樹脂フィルム８制約半分の位置
から、半導体素子の側面１２までの間Ａに、孔１０また
は凹部１５が形成されたもの、（ｅ）はフィルムリード
３のバンプ接合部に相対する位置の樹脂フィルム８側の
近傍から半導体素子の側面１２を越える位置まで、孔１
０または凹部１５を形成したものである。また、フィル
ムリード３に形成する孔１０は第３図（ａ）図のように
し凹部１５は（ｂ）図に示すようなくさび形にすれば金
属を吸収しやすい形状になる。なお、通常バンプ方式に
おいても同様の実施例となり、同様の効果を得ることが
できる。
発明の効果
以上のように本発明は、フィルムリードに孔または凹部
または切欠きを設けることにより、フィルムキャリヤ方
式において問題となっていた融解した金属による半導体
素子のスクライブラインあるいは側面あるいは、電極の
周囲の電源ラインあるいはアースラインとの接触による
リーク不良。
または切欠きを設けることにより、フィルムキャリヤ方
式において問題となっていた融解した金属による半導体
素子のスクライブラインあるいは側面あるいは、電極の
周囲の電源ラインあるいはアースラインとの接触による
リーク不良。
ショート不良を解消することができる優れたフィルムリ
ードと電極の接続を実現できる。
ードと電極の接続を実現できる。
第１図（ａ） 、 （ｂ）はそれぞれ本発明の第１の実
施例によるフィルムリードと半導体素子の電極との接続
の構成を示す平面図と断面図、第２図（ａ）〜（ｅ）は
本発明の他の実施例によるフィルムリードの平面図、第
３図（ａ） 、 （ｂ）はそれぞれそ他の実施例のフィ
ルムリードの孔、［！！１部の断面図、第４図（ａ）〜
（ｄ）は転写バンプ方式の工程断面図、第５図（ａ）〜
（Ｃ）は従来のフィルムリードの構成を示す平面図、第
６図は従来の実施例のフィルムリードと半導体素子の電
極との接続の構成を示す断面図である。 ２・・・・・・バンプ、３・・・・・・フィルムリード
、４・・・・・・ツール、５・・・・・・半導体素子の
電極、６・・・・・・半導体素子、７・・・・・・加熱
ステージ、９・・・・・・Ａｕ−８ｎ合金、１０・・・
・・・孔、１１・・・・・・スクライブライン、１２・
・・・・・半導体素子の側面、１３・・・・・・電源ラ
イン、１４・・・・・・切欠き、１５・・・・・・凹部
。 代理人の氏名 弁理士 粟野重孝 ほか１名２− バン
プ ３− フィルムリード ４− ツール ５−雫ＩＩ停素子の１鍮 ９−− Ａｕ１５／Ｉ 会 Ｆｔ Ｖ・−Ｌ ＩＩ−−スクライブライン １２−１・＋ｉｔ停素子のＩＰＪ面 β・−電湧ライン ４−− ゆ 父 き ｔＳ−Ｕ 部 （ａ） 第 図 Ｕ） （σ） 凹 郊 に２−ｍ− ７％−−− １０’） −− バンプ フィルムリード ツール 千１１１悴素子のＩＲ級 加熱ステージ ｃｓ − １Ｊ フィルムリード ″Ｆ碑停素子の電悟 Ａｕ／Ｓｎ ８室 スクライブライン 牛１１汗素子の１劃面 電源ラインめるいＬ； アースライン
施例によるフィルムリードと半導体素子の電極との接続
の構成を示す平面図と断面図、第２図（ａ）〜（ｅ）は
本発明の他の実施例によるフィルムリードの平面図、第
３図（ａ） 、 （ｂ）はそれぞれそ他の実施例のフィ
ルムリードの孔、［！！１部の断面図、第４図（ａ）〜
（ｄ）は転写バンプ方式の工程断面図、第５図（ａ）〜
（Ｃ）は従来のフィルムリードの構成を示す平面図、第
６図は従来の実施例のフィルムリードと半導体素子の電
極との接続の構成を示す断面図である。 ２・・・・・・バンプ、３・・・・・・フィルムリード
、４・・・・・・ツール、５・・・・・・半導体素子の
電極、６・・・・・・半導体素子、７・・・・・・加熱
ステージ、９・・・・・・Ａｕ−８ｎ合金、１０・・・
・・・孔、１１・・・・・・スクライブライン、１２・
・・・・・半導体素子の側面、１３・・・・・・電源ラ
イン、１４・・・・・・切欠き、１５・・・・・・凹部
。 代理人の氏名 弁理士 粟野重孝 ほか１名２− バン
プ ３− フィルムリード ４− ツール ５−雫ＩＩ停素子の１鍮 ９−− Ａｕ１５／Ｉ 会 Ｆｔ Ｖ・−Ｌ ＩＩ−−スクライブライン １２−１・＋ｉｔ停素子のＩＰＪ面 β・−電湧ライン ４−− ゆ 父 き ｔＳ−Ｕ 部 （ａ） 第 図 Ｕ） （σ） 凹 郊 に２−ｍ− ７％−−− １０’） −− バンプ フィルムリード ツール 千１１１悴素子のＩＲ級 加熱ステージ ｃｓ − １Ｊ フィルムリード ″Ｆ碑停素子の電悟 Ａｕ／Ｓｎ ８室 スクライブライン 牛１１汗素子の１劃面 電源ラインめるいＬ； アースライン
Claims (3)
- （１）バンプ接合部に相対する位置に、長手方向にバン
プの外寸より大きく、幅方向にはバンプの外寸より小さ
い孔または凹部または切欠きを有することを特徴とする
フィルムリード。 - （２）フィルムリードのバンプ接合部の樹脂フィルム側
約半分の位置から、半導体素子の側面に相対する位置ま
での間に、幅方向に対しバンプの外寸より小さい孔また
は凹部を備えたことを特徴とするフィルムリード。 - （３）フィルムリードのバンプ接合部に相対する位置の
近傍から半導体素子の側面を越える位置まで、幅方向に
対しバンプの外寸より小さい孔または凹部を備えたこと
を特徴とするフィルムリード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13503990A JPH0429342A (ja) | 1990-05-24 | 1990-05-24 | フィルムリード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13503990A JPH0429342A (ja) | 1990-05-24 | 1990-05-24 | フィルムリード |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0429342A true JPH0429342A (ja) | 1992-01-31 |
Family
ID=15142516
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13503990A Pending JPH0429342A (ja) | 1990-05-24 | 1990-05-24 | フィルムリード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0429342A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04348063A (ja) * | 1991-05-25 | 1992-12-03 | Rohm Co Ltd | 半導体装置及びインナリ−ド |
| JPH06104313A (ja) * | 1992-09-18 | 1994-04-15 | Nec Corp | 半田ｔａｂの構造ならびに半田ｔａｂのｉｌｂ装置およびｉｌｂ方法 |
| EP1179847A2 (de) * | 2000-07-07 | 2002-02-13 | Infineon Technologies AG | Trägermatrix für integrierte Halbleiter und Verfahren zu ihrer Herstellung |
| WO2009078275A1 (ja) * | 2007-12-14 | 2009-06-25 | Sharp Kabushiki Kaisha | 半導体装置 |
-
1990
- 1990-05-24 JP JP13503990A patent/JPH0429342A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04348063A (ja) * | 1991-05-25 | 1992-12-03 | Rohm Co Ltd | 半導体装置及びインナリ−ド |
| JPH06104313A (ja) * | 1992-09-18 | 1994-04-15 | Nec Corp | 半田ｔａｂの構造ならびに半田ｔａｂのｉｌｂ装置およびｉｌｂ方法 |
| EP1179847A2 (de) * | 2000-07-07 | 2002-02-13 | Infineon Technologies AG | Trägermatrix für integrierte Halbleiter und Verfahren zu ihrer Herstellung |
| EP1179847A3 (de) * | 2000-07-07 | 2003-02-12 | Infineon Technologies AG | Trägermatrix für integrierte Halbleiter und Verfahren zu ihrer Herstellung |
| US6605864B2 (en) | 2000-07-07 | 2003-08-12 | Infineon Technologies Ag | Support matrix for integrated semiconductors, and method for producing it |
| WO2009078275A1 (ja) * | 2007-12-14 | 2009-06-25 | Sharp Kabushiki Kaisha | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3376203B2 (ja) | 半導体装置とその製造方法及びこの半導体装置を用いた実装構造体とその製造方法 | |
| KR940001149B1 (ko) | 반도체 장치의 칩 본딩 방법 | |
| DE60219779T2 (de) | Flussmittelfreie flip-chip-verbindung | |
| JPH0429342A (ja) | フィルムリード | |
| CN100356530C (zh) | 半导体装置的制造方法 | |
| US20020014685A1 (en) | Electronic component with ball bonded pads connected to a plated lead frame | |
| JPS6273639A (ja) | 半導体チツプの装着方法 | |
| JPS59188147A (ja) | 半導体装置およびその製造方法 | |
| CN1983544A (zh) | 半导体装置的制造方法 | |
| JPH02152246A (ja) | フラックスレス接合方法 | |
| JPH07153795A (ja) | 電子部品の実装方法 | |
| JP2564827B2 (ja) | 半導体装置及びその製造方法 | |
| JP3090853B2 (ja) | バンプ付き半導体装置の製造方法 | |
| JPS5951741B2 (ja) | 樹脂封止形半導体装置 | |
| US6407457B1 (en) | Contact-bumpless chip contacting method and an electronic circuit produced by said method | |
| JPS61285783A (ja) | 半導体レ−ザ装置の製造方法 | |
| JP2780375B2 (ja) | Ｔａｂテープと半導体チップを接続する方法およびそれに用いるバンプシート | |
| JPH04213832A (ja) | 半田バンプ電極を有する半導体素子 | |
| JPH0214536A (ja) | フリップチップ実装構造 | |
| JP2551243B2 (ja) | 半導体装置 | |
| JPH07226400A (ja) | 半導体装置及びその製造方法 | |
| KR0163708B1 (ko) | 적층식 리드프레임 조립체 | |
| JP2848373B2 (ja) | 半導体装置 | |
| US20210057341A1 (en) | Bridge support structure | |
| JPH05343578A (ja) | 半導体装置及びその製造方法 |