JPH0429331A - Ｃｃｄ固体撮像素子 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、ＣＣＤ　（電荷移送素子）固体撮像素子に
関し、例えば高感度化を図るＣＣＤ固体撮像素子に利用
して有効な技術に関する。

〔従来の技術〕

ＣＣＤ固体撮像素子の電荷電圧変換回路及び電圧増幅回
路は、フローティング・デイフュージョン・アンプ（以
下、単にＦＤＡという）が用いられる。このようなＦ、
　Ｄ　Ａに関しては、例えば米国特許筒４，６４６，１
１９号がある。

〔発明が解決しようとする課題〕

上記のようなＦＤＡを用いた場合、電圧利得を大きくす
るためには、次の２通りが考えられる。

■信号電荷を受ける拡散容量の容量値を小さくする。■
出力回路に電圧利得のあるソース接地増幅回路を設ける
。しかし、■の方法は、製造プロセス上限界がある。■
の方法は１／ｆ雑音が増加してＳ／Ｎの改善が期待でき
ない。

この発明の目的は、簡単な構成によりＳ／Ｎの改善を図
ったＣＣＤ固体撮像素子を提供することにある。

この発明の前記ならびにそのほかの目的と新規な特徴は
、本明細書の記述および添付図面がら明らかになるであ
ろう。

〔課題を解決するための手段〕

本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記の通りである。

すなわち、ＣＣＤ転送路から出力される信号電荷を受け
て電圧信号を形成する電荷電圧変換回路の出力信号によ
りチャージアンプされ、出力タイミングではチャージア
ップ時より容量値が小さくされる可変容量素子を設けて
電圧増幅作用を行われる。

〔作　用〕

上記した手段によれば、可変容量素子により実質的な信
号量を大きくできるからＳ／Ｎの改善が可能になる。

〔実施例〕

第１図には、この発明に係るＣＣＤ固体撮像素子の一実
施例のブロック図が示されている。同図の各回路ブロッ
ク及び素子は、公知の半導体集積回路の製造技術により
、単結晶シリコンのような１個の半導体基板上において
形成される。

この実施例のＣＣＤ固体撮像素子は、インターラインＣ
ＣＤ型固体撮像素子に向けられており、撮像アレイがフ
ォトダイオードと垂直ＣＯＤ　（電荷位相素子）から構
成される。ここで、蓄積・転送された信号電荷は、水平
転送シフトレジスタとして作用する水平ＣＣＤを通して
シリアルに出力される。この信号電荷は、転送パルスφ
。に同期して出力部に設けられ出力キャパシタＣ１に伝
えられる。このキャパシタＣ１により信号電荷が電圧信
号に変換され、次に説明するようなプリアンプＰＡによ
り増幅されて外部端子ＯＵＴから出力される。

上記プリアンプＰＡは、次の回路により構成される。リ
セットＭＯＳＦＥＴＱＩは、リセットパルスφ７により
スイッチ制御され、それがハイレベルにされたタイミン
グでオン状態となり上記出力キャパシタＣ１にリセット
電圧ＶＢを与える。

上記出力キャパシタＣ１の保持電圧がゲートに供給され
た増幅ＭＯＳＦＥＴＱ２と、そのソースに設けられた負
荷ＭＯＳＦＥＴＱ３とは初段のソースフォロワ回路を構
成する。この初段のソースフォロワ回路の出力信号は、
転送タイミングパルスφ６によりスイッチ制御される伝
送ゲー１−Ｍ０３ＦＥＴＱ４を通して次の回路に伝えら
れる。上記伝送ゲートＭＯＳＦＥＴＱ４を介して転送さ
れた出力信号は可変容量素子Ｃ２に伝えられる。この可
変容量素子Ｃ２は、タイミングパルスφ。によりその容
量値が変化する可変容量素子であり、その容量値の変化
を利用した電圧増幅作用を行う増幅回路を構成する。

上記可変容量素子としてのキャパシタＣ２の保持電圧は
、それがゲートに伝えられる増幅ＭＯＳＦＥＴＱ５とソ
ースに設けられた負荷ＭＯＳＦＥＴＱ６からなるソース
フォロワ出力回路を通して外部端子０ｔＪＴへ送出され
る。

第２図には、上記可変容量素子Ｃ２の一実施例の概略素
子構造断面図が示されている。

この実施例の可変容量素子Ｃ２は、ＭＯＳ容量が利用さ
れる。すなわち、ゲート電極を一方の電極として、図示
しない薄いゲート酸化膜を誘電体として基板Ｐとの間で
ゲート容量を構成する。そして、上記ゲート電極の端部
とオーバーランプするようなＮ″層を形成して、これを
制御電極としてタイミングパルスφ。を供給する。この
構造はＭ　ＯＳ　Ｆ　Ｅ、Ｔを構成する一方のソース又
はドレインを省略したものと同様である。

この可変容量素子の動作の概略は、次の通りである。タ
イミングパルスφ、がハイレベルのときには、ソース領
域と等価なＮ″層の電位がゲート電極に与えられる信号
電圧に対して同しかそれより高くなるため、ゲート電極
下にはチャンネルが形成されず空乏層ができる。このと
きには、容量素子の容量値はゲート絶縁膜を誘電体とす
る比較的大きな容量値にされたＭＯＳ容量と、上記空乏
層を誘電体とする上記Ｎ″層及び基板Ｐとの間の接合容
量がシリーズに接続され、合成容量は小さい容量値にな
る。

タイミングパルスφゎがロウレベルのときには、ソース
領域と等価なＮ″層の電位がゲート電極に与えられる信
号電圧に対して、しきい値電圧以下に低くなるため、ゲ
ート電極下には同図に点線で示したようなチャンネルが
形成される。このときには、上記ゲート絶縁膜を誘電体
とするＭＯＳ容量からなる大きな容量値となる。

第３図には、可変容量素子の他の一実施例の概略素子構
造断面図が示されている。この実施例の可変容量素子は
、制御端子とキャパシタの電極が共通化されたＰＮ接合
容量が利用される。すなわち、タイミングパルスφ、に
よりＮ１層に高い電圧を与えた状態では、同図に点線で
示した空乏層が広がり容量値が小さくなる。これに対し
て、タイミングパルスφＣによりＮ゛層に低い電圧を与
えた状態では同図に点線で示した空乏層が狭くなり容量
値が大きい値に変化する。

第４図には、上記第２図に示した可変容量素子を用いた
場合の信号出力動作を説明するための動作波形図の一例
が示されている。

リセット期間においてタイミングパルスφ糞とφ、がハ
イレベルになり、出力キャパシタＣ１のリセットレベル
が出力端子ＯＵＴから送出される。

このときには、タイミングパルスφＧがハイレベルとな
ってキャパシタＣ２にリセットレベルの電圧がチャージ
アンプされるときには、タイミングパルスφ、がロウレ
ベルなっている。したがって、キャパシタＣ２へのチャ
ージアンプは容量値が比較的大きい状態のときに行われ
る。ここで、−点鎖線で示した電圧Ｃ■アは、上記キャ
パシタＣ２のしきい値電圧である。

出力転送パルスφ。がハイレベルなって出力キャパシタ
Ｃ１に信号電荷が転送される時も同様に、それを出力さ
せるためにタイミングパルスφ６が再びハイレベルにさ
れる。このときも、上記タイミングパルスφ、が上記同
様にロウレベルなってキャパシタＣ２の容量値を比較的
大きい状態にしている。

そして、タイミングパルスφ６がロウレベルなって伝送
ゲー１−Ｍ０３ＦＥＴＱ４がオフ状態されている期間、
タイミングパルスφ。がハイレベルになってキャパシタ
Ｃ２を構成するゲート電極下に空乏層が形成されること
に応じてその容量値を小さく変化させる。

このようにキャパシタＣ２の容量値が小さく変化するの
に対して上記リセットレベル及び信号レベルに対応した
チャージ量は一定である。したがって、伝送ゲー）ＭＯ
ＳＦＥＴＱ４がオフ状態にされたホールド状態における
キャパシタＣ２の保持電圧■は、■（電圧）−〇（電荷
量）／Ｃ（容量値）の関係式から容量値Ｃが小さくなる
ことに応して増大する。言い換えるならば、信号電圧の
増幅作用が行われる。

このキャパシタＣ２により増幅されたリセットレベル及
び信号電圧は、ソースフォロワ出力ＭＯＳＦＥＴＱ５．
Ｑ６を通して外部端子ＯＵＴから出力される。このよう
に信号電圧の他にリセットレベルも出力させる方式を採
るのは、外部回路に相関二重サンプリング回路を設ける
ことを考慮したものである。

なお、可変容量素子Ｃ２に対して出力ＭＯＳＦＥＴＱ５
のゲート容量やＭＯＳＦＥＴＱ４の出力側のソース、ド
レイン容量がパラレルに接続されるものである。したが
って、実際の増幅作用は上記のようなキャパシタＣ２の
容量値の変化に上記のような寄生容量を加えた合成容量
値の変化に応して行われるものである。このため、上記
増幅率を大きくするためには、上記キャパシタＣ２の容
量値の変化に対して、上記出力ＭＯ５ＦＥＴのゲート容
量等の寄生容量値が小さくなるように設計する必要があ
る。また、上記のように可変容量素子Ｃ２により増幅作
用が行われるから、ソース接地増幅回路のような１／ｆ
雑音が発生せず、低雑音化が可能になる。

上記の実施例から得られる作用効果は、下記の通りであ
る。すなわち、 ＋１）　ＣＣＤ転送路から出力される信号電荷を受けて
電圧信号を形成する電荷電圧変換回路の出力信号により
チャージアンプされ、出力タイミングではチャージアン
プ時より容量値が小さくされる可変容量素子を設けて電
圧増幅作用を行われることにより、実質的な信号量を大
きくできるからＳ／Ｎの改善が可能になるという効果が
得られる。

（２）可変容量素子としてＭＯＳ容量を利用するこきに
より、１／ｆ雑音が発生せずリニアリティのニい増幅作
用を行われることができるという効果力得られる。

以上本願発明者によりなされた発明を実施例に基づき具
体的に説明したが、本発明は前記実施佼に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。例えば、可変容量素子は
、タイミングパルスにより容量値が変化するものであれ
ば何であってもよい。また、撮像アレイは前記実施例の
ようなインターライン型ＣＯＤの他、他の読み出し方式
を採るＣＣＤ型固体撮像素子であってもよい。また、Ｃ
ＣＤ固体撮像素子は、前記実施例のようなエリアセンサ
の他ラインセンサを構成するものであってもよい。

この発明は、ＣＣＤ固体撮像素子に広く利用できるもの
である。

〔発明の効果〕

本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記の通りである
。すなわち、ＣＣＤ転送路から出力される信号電荷を受
けて電圧信号を形成する電荷電圧変換回路の出力信号に
よりチャージアップされ、出力タイミングではチャージ
アップ時より容量値が小さくされる可変容量素子を設け
て電圧増幅動作を行わせることにより、簡単な構成によ
り実質的な信号量を大きくできるからＳ／Ｎの改善を実
現できるものとなる。

【図面の簡単な説明】

第１図は、この発明に係るＣＣＤ固体撮像素子の一実施
例を示すブロック図、 第２図は、それに用いられる可変容量素子の一実施例を
示す概略素子構造断面図、 第３図は、それに用いられる可変容量素子の他の一実施
例を示す概略素子構造断面図、第４図は、この発明に係
るＣＣＤ固体撮像素子の動作の一例を説明するための波
形図である。 ＰＡ・・プリアンプ、ＣＩ・・出力キャパシタ、第 図 第 図 第 図 第 図 信Ｃ刃ル ｊｌｌｆｌ前 信号レベル

Claims (1)

1. 【特許請求の範囲】 １、ＣＣＤ転送路から出力される信号電荷を受けて電圧
   信号を形成する電荷電圧変換回路と、この電荷電圧変換
   回路の出力信号によりスイッチ素子を介してチャージア
   ップされ、出力タイミングではチャージアップ時より容
   量値が小さくされる可変容量素子と、この可変容量素子
   に保持された電圧信号を外部に出力するソースフォロワ
   出力回路とを備えてなることを特徴とするＣＣＤ固体撮
   像素子。 ２、上記可変容量素子は、ＭＯＳ容量を利用するもので
   あることを特徴とする特許請求の範囲第１項記載のＣＣ
   Ｄ固体撮像素子。