JPH04290252A - 混成集積回路 - Google Patents
混成集積回路Info
- Publication number
- JPH04290252A JPH04290252A JP5298891A JP5298891A JPH04290252A JP H04290252 A JPH04290252 A JP H04290252A JP 5298891 A JP5298891 A JP 5298891A JP 5298891 A JP5298891 A JP 5298891A JP H04290252 A JPH04290252 A JP H04290252A
- Authority
- JP
- Japan
- Prior art keywords
- element mounting
- resin
- mounting region
- soldering land
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000011347 resin Substances 0.000 claims abstract description 22
- 229920005989 resin Polymers 0.000 claims abstract description 22
- 238000005476 soldering Methods 0.000 claims abstract description 17
- 229910000679 solder Inorganic materials 0.000 claims abstract description 6
- 239000000758 substrate Substances 0.000 claims description 5
- 239000004065 semiconductor Substances 0.000 abstract description 10
- 239000000919 ceramic Substances 0.000 abstract description 4
- 238000000034 method Methods 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 2
- 238000005538 encapsulation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は混成集積回路に関する。
【０００２】
【従来の技術】従来の混成集積回路は、図３（ａ），（
ｂ）に示すように、セラミック基板１の上に設けた素子
搭載領域５内にパターニングして設けた半田付けランド
２と半田付けランド２に接続して設けた配線４と、半田
付けランドの上に半田７を介して取付けた半導体装置６
と、半導体装置６を含んで被覆した樹脂層８とを有して
構成される。
ｂ）に示すように、セラミック基板１の上に設けた素子
搭載領域５内にパターニングして設けた半田付けランド
２と半田付けランド２に接続して設けた配線４と、半田
付けランドの上に半田７を介して取付けた半導体装置６
と、半導体装置６を含んで被覆した樹脂層８とを有して
構成される。
【０００３】
【発明が解決しようとする課題】この従来の混成集積回
路は、他の半導体装置と同様に信頼性向上の要求が強く
なっており、耐湿性，耐熱性を向上させるために樹脂封
止を行なっている。
路は、他の半導体装置と同様に信頼性向上の要求が強く
なっており、耐湿性，耐熱性を向上させるために樹脂封
止を行なっている。
【０００４】ところが、高密度，高機能化の要求に対し
て多種多様の部品が使用され、部品によってはその材料
構造等の面から封止樹脂による応力を受けて特性変動や
破壊等を発生させることがあるという問題点がある。
て多種多様の部品が使用され、部品によってはその材料
構造等の面から封止樹脂による応力を受けて特性変動や
破壊等を発生させることがあるという問題点がある。
【０００５】
【課題を解決するための手段】本発明の混成集積回路は
、絶縁基板上に設けた素子搭載領域内に設けた半田付け
ランドと、前記素子搭載領域の外周に沿って設けた樹脂
ダムと、前記半田付けランド上に設けた半田を介して接
合した素子と、前記素子を含む領域を被覆して設けた樹
脂層とを有する。
、絶縁基板上に設けた素子搭載領域内に設けた半田付け
ランドと、前記素子搭載領域の外周に沿って設けた樹脂
ダムと、前記半田付けランド上に設けた半田を介して接
合した素子と、前記素子を含む領域を被覆して設けた樹
脂層とを有する。
【０００６】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【０００７】図１（ａ），（ｂ）は本発明の第１の実施
例を示す切欠平面図及びＡ−Ａ′線断面図である。
例を示す切欠平面図及びＡ−Ａ′線断面図である。
【０００８】図１（ａ），（ｂ）に示すように、セラミ
ック基板１の上に設けた素子搭載領域５内に導電性ペー
ストをスクリーン印刷して半田付けランド２及び半田付
けランド２に接続した配線４を設け、素子搭載領域５内
の半田付けランド２の外周に素子搭載領域５の外縁に沿
って絶縁ペーストを印刷して設けた樹脂ダム３を設ける
。次に、半田付けランド２上に設けた半田７を介して半
導体装置６を接合して搭載し、半導体装置６を含む領域
を樹脂層８で被覆する。
ック基板１の上に設けた素子搭載領域５内に導電性ペー
ストをスクリーン印刷して半田付けランド２及び半田付
けランド２に接続した配線４を設け、素子搭載領域５内
の半田付けランド２の外周に素子搭載領域５の外縁に沿
って絶縁ペーストを印刷して設けた樹脂ダム３を設ける
。次に、半田付けランド２上に設けた半田７を介して半
導体装置６を接合して搭載し、半導体装置６を含む領域
を樹脂層８で被覆する。
【０００９】ここで、樹脂ダム３により樹脂層８が半導
体装置６の下部に流入するのを防ぎ、半導体装置６に与
える応力を緩和させる。
体装置６の下部に流入するのを防ぎ、半導体装置６に与
える応力を緩和させる。
【００１０】図２は本発明の第２の実施例を示す切欠平
面図である。
面図である。
【００１１】図２に示すように、素子搭載領域５の外周
に沿って素子搭載領域５の外側に樹脂ダム５を設けた以
外は第１の実施例と同様の構成を有しており、同様の効
果が得られる。なお、配線４に接続して抵抗層を設けて
いる。
に沿って素子搭載領域５の外側に樹脂ダム５を設けた以
外は第１の実施例と同様の構成を有しており、同様の効
果が得られる。なお、配線４に接続して抵抗層を設けて
いる。
【００１２】
【発明の効果】以上説明したように本発明は、素子搭載
領域の表面実装部品との空隙又は搭載部品のはんだ付け
ランドの隣接部に並行に樹脂ダムを形成することにより
、樹脂封止の際の素子の下部に樹脂が流入するのを防止
できるので、樹脂応力が緩和され、表面実装部品の特性
変動や部品内部のストレスも低減され、部品パッケージ
のクラックもなくなるという効果を有する。
領域の表面実装部品との空隙又は搭載部品のはんだ付け
ランドの隣接部に並行に樹脂ダムを形成することにより
、樹脂封止の際の素子の下部に樹脂が流入するのを防止
できるので、樹脂応力が緩和され、表面実装部品の特性
変動や部品内部のストレスも低減され、部品パッケージ
のクラックもなくなるという効果を有する。
【図１】本発明の第１の実施例を示す切欠平面図及びＡ
−Ａ′線断面図である。
−Ａ′線断面図である。
【図２】本発明の第２の実施例を示す切欠平面図である
。
。
【図３】従来の混成集積回路の一例を示す切欠平面図及
びＢ−Ｂ′線断面図である。
びＢ−Ｂ′線断面図である。
１ セラミック基板
２ 半田付けランド
３ 樹脂ダム
４ 配線
５ 素子搭載領域
６ 半導体装置
７ 半田
８ 樹脂層
９ 抵抗層
Claims (1)
- 【請求項１】 絶縁基板上に設けた素子搭載領域内に
設けた半田付けランドと、前記素子搭載領域の外周に沿
って設けた樹脂ダムと、前記半田付けランド上に設けた
半田を介して接合した素子と、前記素子を含む領域を被
覆して設けた樹脂層とを有することを特徴とする混成集
積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5298891A JPH04290252A (ja) | 1991-03-19 | 1991-03-19 | 混成集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5298891A JPH04290252A (ja) | 1991-03-19 | 1991-03-19 | 混成集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04290252A true JPH04290252A (ja) | 1992-10-14 |
Family
ID=12930303
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5298891A Pending JPH04290252A (ja) | 1991-03-19 | 1991-03-19 | 混成集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04290252A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7804161B2 (en) * | 2007-03-30 | 2010-09-28 | Oki Semiconductor Co., Ltd. | Semiconductor device and dam for resin |
| US8405227B2 (en) * | 2004-09-28 | 2013-03-26 | Rohm Co., Ltd. | Semiconductor device with a semiconductor chip connected in a flip chip manner |
| US11842972B2 (en) | 2004-09-28 | 2023-12-12 | Rohm Co., Ltd. | Semiconductor device with a semiconductor chip connected in a flip chip manner |
-
1991
- 1991-03-19 JP JP5298891A patent/JPH04290252A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8405227B2 (en) * | 2004-09-28 | 2013-03-26 | Rohm Co., Ltd. | Semiconductor device with a semiconductor chip connected in a flip chip manner |
| US8754535B2 (en) | 2004-09-28 | 2014-06-17 | Rohm Co., Ltd. | Semiconductor device with a semiconductor chip connected in a flip chip manner |
| US9117774B2 (en) | 2004-09-28 | 2015-08-25 | Rohm Co., Ltd. | Semiconductor device with a semiconductor chip connected in a flip chip manner |
| US9721865B2 (en) | 2004-09-28 | 2017-08-01 | Rohm Co., Ltd. | Semiconductor device with a semiconductor chip connected in a flip chip manner |
| US9831204B2 (en) | 2004-09-28 | 2017-11-28 | Rohm Co., Ltd. | Semiconductor device with a semiconductor chip connected in a flip chip manner |
| US10522494B2 (en) | 2004-09-28 | 2019-12-31 | Rohm Co., Ltd. | Semiconductor device with a semiconductor chip connected in a flip chip manner |
| US10818628B2 (en) | 2004-09-28 | 2020-10-27 | Rohm Co., Ltd. | Semiconductor device with a semiconductor chip connected in a flip chip manner |
| US11355462B2 (en) | 2004-09-28 | 2022-06-07 | Rohm Co., Ltd. | Semiconductor device with a semiconductor chip connected in a flip chip manner |
| US11842972B2 (en) | 2004-09-28 | 2023-12-12 | Rohm Co., Ltd. | Semiconductor device with a semiconductor chip connected in a flip chip manner |
| US7804161B2 (en) * | 2007-03-30 | 2010-09-28 | Oki Semiconductor Co., Ltd. | Semiconductor device and dam for resin |
| US8432025B2 (en) | 2007-03-30 | 2013-04-30 | Lapis Semiconductor Co., Ltd. | Semiconductor device and plurality of dams |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5436203A (en) | Shielded liquid encapsulated semiconductor device and method for making the same | |
| US5668406A (en) | Semiconductor device having shielding structure made of electrically conductive paste | |
| JP2867313B2 (ja) | セラミック基板 | |
| JPH08172143A (ja) | プリント配線板とこれを用いた電子装置 | |
| KR950030321A (ko) | 반도체장치 및 그 제조방법 및 기판 | |
| KR930004248B1 (ko) | 반도체소자패키지 및 반도체소자패키지 탑재배선회로기판 | |
| JPH08274575A (ja) | 素子複合搭載回路基板 | |
| JPH04290252A (ja) | 混成集積回路 | |
| JP2002164658A (ja) | モジュール基板 | |
| JP3423174B2 (ja) | チップ・オン・ボード実装構造およびその製造方法 | |
| JPS63244631A (ja) | 混成集積回路装置の製造方法 | |
| JP2500310B2 (ja) | 半導体装置 | |
| JP2581253B2 (ja) | 混成集積回路基板 | |
| JPH02150042A (ja) | 混成集積回路 | |
| JP2914679B2 (ja) | 混成集積回路装置 | |
| JPS6364899B2 (ja) | ||
| JPH065697B2 (ja) | 半導体チップ搭載用プリント配線板 | |
| JP2583242Y2 (ja) | 半導体装置 | |
| JPH0789575B2 (ja) | 半導体チップ搭載用プリント配線板 | |
| KR20020028019A (ko) | 인쇄회로기판에서의 저항체 및 그 형성방법 | |
| JPH0225251Y2 (ja) | ||
| JPH1041416A (ja) | 電子部品 | |
| JP3704745B2 (ja) | 混成集積回路装置 | |
| JPH04271190A (ja) | 表面実装型半導体装置の実装方法 | |
| JPH0282691A (ja) | 半導体素子の実装構造 |