JPH04287372A - Semiconductor device and its manufacture - Google Patents
Semiconductor device and its manufactureInfo
- Publication number
- JPH04287372A JPH04287372A JP3051834A JP5183491A JPH04287372A JP H04287372 A JPH04287372 A JP H04287372A JP 3051834 A JP3051834 A JP 3051834A JP 5183491 A JP5183491 A JP 5183491A JP H04287372 A JPH04287372 A JP H04287372A
- Authority
- JP
- Japan
- Prior art keywords
- photodiode
- film
- charge transfer
- transfer element
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims description 23
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 239000000758 substrate Substances 0.000 claims description 13
- 238000005530 etching Methods 0.000 claims description 9
- 238000000034 method Methods 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 2
- 239000000463 material Substances 0.000 claims description 2
- 230000000903 blocking effect Effects 0.000 claims 2
- 230000001747 exhibiting effect Effects 0.000 claims 1
- 230000003287 optical effect Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 239000005360 phosphosilicate glass Substances 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- FAQYAMRNWDIXMY-UHFFFAOYSA-N trichloroborane Chemical compound ClB(Cl)Cl FAQYAMRNWDIXMY-UHFFFAOYSA-N 0.000 description 3
- 229910015844 BCl3 Inorganic materials 0.000 description 2
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010849 ion bombardment Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Abstract
Description
【０００１】0001
【産業上の利用分野】本発明は電荷転送素子（ＣＣＤ）
を利用した光センサに係り， とくにその遮光膜に関
する。[Industrial Application Field] The present invention relates to a charge transfer device (CCD)
The present invention relates to an optical sensor using a light-shielding film, and in particular to its light-shielding film.
【０００２】0002
【従来の技術】電荷転送素子を利用した光センサには，
フォトダイオードで発生したキャリヤを電荷転送素子
に転送するためのゲートとなるＭＩＳ トランジスタが
設けられる。このＭＩＳ トランジスタに光が入射する
と， ここでもキャリヤが発生するために，スミア（像
のにじみ）が生じる。このため，ＭＩＳトランジスタ上
には， 例えばアルミニウム（Ａｌ）膜から成る遮光膜
が形成される。[Prior art] Optical sensors using charge transfer devices include
A MIS transistor is provided which serves as a gate for transferring carriers generated in the photodiode to the charge transfer element. When light enters this MIS transistor, carriers are generated here as well, resulting in smear (image blurring). For this reason, a light shielding film made of, for example, an aluminum (Al) film is formed over the MIS transistor.
【０００３】図２は， フォトダイオードと電荷転送素
子から成る従来の光センサにおける前記フォトダイオー
ドと転送ゲートとなるＭＩＳ トランジスタの境界近傍
の構造を示す模式的断面図であって， 電荷転送素子が
埋め込み型の場合を例示してある。FIG. 2 is a schematic cross-sectional view showing the structure near the boundary between the photodiode and the MIS transistor serving as the transfer gate in a conventional optical sensor consisting of a photodiode and a charge transfer element, in which the charge transfer element is embedded. The case of type is shown as an example.
【０００４】例えばｎ型シリコンから成る半導体基板１
に画定されたフォトダイオード領域にはｐ型領域２が形
成されている。ｎ型半導体基板１とｐ型領域２とでフォ
トダイオードが構成される。一方， 転送ゲート領域に
は， ゲート電極３および別のｐ型領域４が形成されて
いる。ｐ型領域２および４とゲート電極３とで， ＭＩ
Ｓ トランジスタが構成される。複数のｐ型領域４が紙
面に垂直方向に配列されて，電荷転送素子を構成する。A semiconductor substrate 1 made of, for example, n-type silicon
A p-type region 2 is formed in the photodiode region defined in the photodiode region. A photodiode is configured by the n-type semiconductor substrate 1 and the p-type region 2. On the other hand, a gate electrode 3 and another p-type region 4 are formed in the transfer gate region. With p-type regions 2 and 4 and gate electrode 3, MI
S transistor is configured. A plurality of p-type regions 4 are arranged in a direction perpendicular to the plane of the paper to constitute a charge transfer element.
【０００５】さらに， これらフォトダイオード領域と
転送ゲート領域を覆う絶縁層５が形成されており， 絶
縁層５上には， 転送ゲート領域を覆う， 例えばＡｌ
から成る遮光膜６が形成されている。遮光膜６は， 前
記フォトダイオードに対向して設けられた開口を有する
。Furthermore, an insulating layer 5 is formed to cover the photodiode region and the transfer gate region.
A light shielding film 6 is formed. The light shielding film 6 has an opening provided opposite to the photodiode.
【０００６】[0006]
【発明が解決しようとする課題】ところで， 光センサ
の解像度を高くするために， フォトダイオード領域と
転送ゲート領域が縮小されるが，これにともなって，前
記スミアが発生しやすくなる。これは，前記フォトダイ
オード領域等の縮小に比例して，遮光膜６の開口寸法お
よび絶縁層５の厚さが低減できないことに起因する。[Problem to be Solved by the Invention] Incidentally, in order to increase the resolution of an optical sensor, the photodiode area and the transfer gate area are reduced in size, but as a result, the above-mentioned smear is more likely to occur. This is because the opening size of the light shielding film 6 and the thickness of the insulating layer 5 cannot be reduced in proportion to the reduction of the photodiode area and the like.
【０００７】すなわち，高解像度のために，個々のフォ
トダイオードの受光面積が小さくなるが， これに伴う
感度の低下を防止するために， 遮光膜６に設けられる
開口面積をできるだけ大きく維持しようとするが， こ
のことは転送ゲート領域に光が入射しやすくし， スミ
アの発生の可能性を増大させる。また， スミアを防止
するためには， 絶縁層５をできるだけ薄く形成するの
が有利である。しかしながら， 現状では， 絶縁層５
の厚さの低減には限界がある。その理由は， 次の通り
である。[0007] That is, due to high resolution, the light-receiving area of each photodiode becomes small, but in order to prevent the sensitivity from decreasing due to this, the opening area provided in the light-shielding film 6 is kept as large as possible. However, this makes it easier for light to enter the transfer gate region, increasing the possibility of smearing. Furthermore, in order to prevent smearing, it is advantageous to form the insulating layer 5 as thin as possible. However, at present, the insulating layer 5
There is a limit to the reduction in thickness. The reason is as follows.
【０００８】すなわち，高解像度の光センサに必要な微
小の開口を， Ａｌ膜から成る遮光膜６に高精度で形成
するためには， 従来のウエットエッチングでは困難に
なってきており， 高異方性が得られるドライエッチン
グにより行わなければならない。具体的には， Ｃｌ２
（塩素）またはＢＣｌ３（三塩化硼素）をエッチャント
とするＲＩＥ（反応性イオンエッチング）である。[0008] In other words, it has become difficult to form minute openings necessary for a high-resolution optical sensor in the light-shielding film 6 made of an Al film with high precision using conventional wet etching, and a highly anisotropic method is required. It must be carried out by dry etching, which provides good properties. Specifically, Cl2
This is RIE (reactive ion etching) using (chlorine) or BCl3 (boron trichloride) as an etchant.
【０００９】しかしながら， このドライエッチングに
おいて， 遮光膜６を構成するＡｌ膜と絶縁層５を構成
するＳｉＯ２やＰＳＧ（燐珪酸ガラス）との間の選択比
が必ずしも充分でない。したがって， 絶縁層５の厚さ
が薄すぎる場合には， 半導体基板１上におけるＡｌ膜
の分布を考慮して行われるオーバーエッチングにおいて
， フォトダイオード領域の絶縁層５が消失し， この
ために半導体基板１がイオン衝撃により損傷を受け，
暗電流が増加する。これを防止するために， 絶縁層５
をあらかじめ充分に厚くしておく必要がある。この厚さ
は， 例えば ０．５μｍ 程度である。これが絶縁層
５の現状における下限となっている。However, in this dry etching, the selectivity between the Al film constituting the light shielding film 6 and the SiO2 or PSG (phosphosilicate glass) constituting the insulating layer 5 is not necessarily sufficient. Therefore, if the thickness of the insulating layer 5 is too thin, the insulating layer 5 in the photodiode region will disappear during over-etching, which is performed taking into consideration the distribution of the Al film on the semiconductor substrate 1, and this will cause the semiconductor substrate to become thinner. 1 was damaged by ion bombardment,
Dark current increases. To prevent this, an insulating layer 5
It is necessary to make it sufficiently thick in advance. This thickness is, for example, about 0.5 μm. This is the current lower limit of the insulating layer 5.
【００１０】本発明は， 上記従来の問題点を解決し，
対スミア特性にすぐれ， 高解像度かつ高感度の光セ
ンサを提供可能とすることを目的とする。[0010] The present invention solves the above conventional problems, and
The objective is to provide a high-resolution, high-sensitivity optical sensor with excellent anti-smear characteristics.
【００１１】[0011]
【課題を解決するための手段】上記目的は， フォトダ
イオードと， 該フォトダイオードに近接して配置され
た電荷転送素子と， 該フォトダイオードと電荷転送素
子とを接続するチャネル領域上に設けられたゲート電極
と，該ゲート電極の側面を覆うように湾曲して延在する
遮光膜とから構成されたことを特徴とする本発明に係る
半導体装置， または，フォトダイオードと， 該フォ
トダイオードに近接して配置された電荷転送素子と，
フォトダイオードと電荷転送素子との間のチャネル領域
上に設けられた第１の厚さを有するゲート電極とが形成
された半導体基板の一表面に前記第１の厚さより大きい
第２の厚さを有する絶縁層を形成し， 該フォトダイオ
ードをマスクするレジスト層を該絶縁層上に形成し，
該レジスト層から表出する該絶縁層をその上表面から所
定厚さだけ均一にエッチバックし， 該レジスト層を除
去したのち該半導体基板表面に遮光膜を堆積する諸工程
を含むことを特徴とする本発明に係る半導体装置の製造
方法， または， 上記において，前記遮光膜が堆積さ
れた該半導体基板表面に平坦化膜を塗布し， 少なくと
も該フォトダイオード上において該絶縁層が表面するま
で該平坦化膜および遮光膜をエッチバックする諸工程を
含むことを特徴とする本発明に係る半導体装置の製造方
法によって達成される。[Means for Solving the Problems] The above object includes a photodiode, a charge transfer element disposed close to the photodiode, and a charge transfer element provided on a channel region connecting the photodiode and the charge transfer element. A semiconductor device according to the present invention, characterized by comprising a gate electrode and a light shielding film extending in a curved manner so as to cover the side surface of the gate electrode, or a photodiode, and a semiconductor device adjacent to the photodiode. A charge transfer element arranged in
A second thickness larger than the first thickness is formed on one surface of a semiconductor substrate on which a gate electrode having a first thickness is provided on a channel region between a photodiode and a charge transfer element. a resist layer for masking the photodiode is formed on the insulating layer;
It is characterized by including the steps of uniformly etching back the insulating layer exposed from the resist layer by a predetermined thickness from its upper surface, and depositing a light-shielding film on the surface of the semiconductor substrate after removing the resist layer. A method for manufacturing a semiconductor device according to the present invention, or in the above, a planarizing film is applied to the surface of the semiconductor substrate on which the light shielding film is deposited, and the planarizing film is flattened at least until the insulating layer is exposed on the photodiode. This is achieved by the method for manufacturing a semiconductor device according to the present invention, which includes steps of etching back a chemical film and a light shielding film.
【００１２】0012
【作用】図１は本発明の原理説明図であって， 遮光膜
６０を， その端部６１が転送ゲートを構成するＭＩＳ
トランジスタのゲート電極３の側面を覆うように形成
する。これにより， 高解像度の光センサにおいて遮光
膜６０の開口面積を大きくしても， 該ＭＩＳトランジ
スタのチャネル領域に対する光入射が阻止され， 対ス
ミア特性が向上する。遮光膜の下地となる絶縁層５の厚
さおよび遮光膜６０に開口を形成するためのエッチング
については， 従来の条件をそのまま適用可能である。[Operation] FIG. 1 is an explanatory diagram of the principle of the present invention, in which a light shielding film 60 is connected to an MIS whose end portion 61 constitutes a transfer gate.
It is formed to cover the side surface of the gate electrode 3 of the transistor. As a result, even if the opening area of the light-shielding film 60 is increased in a high-resolution optical sensor, light is prevented from entering the channel region of the MIS transistor, and the anti-smear characteristics are improved. Regarding the thickness of the insulating layer 5 serving as the base of the light-shielding film and the etching for forming the opening in the light-shielding film 60, conventional conditions can be applied as is.
【００１３】[0013]
【実施例】図３および図４は本発明の実施例説明図であ
って， 既掲の図面におけるものと同じ部分には同一符
号を付してある。Embodiment FIGS. 3 and 4 are explanatory diagrams of an embodiment of the present invention, and the same parts as in the previously shown drawings are designated by the same reference numerals.
【００１４】図３（ａ） を参照して， 例えばｎ型シ
リコンから成る半導体基板１に画定されたフォトダイオ
ード領域にｐ型領域２を， また， 転送ゲート領域上
に， ゲート酸化膜５０を介してゲート電極３を形成し
たのち， 絶縁層５を堆積する。ゲート酸化膜５０の厚
さは４００ 〜５００ Å， ゲート電極３の厚さは３
０００〜４０００Åである。また， 絶縁層５は， 例
えば厚さ２０００Å程度のＳｉＯ２膜５１と厚さ６００
０〜８０００Å程度のＰＳＧ 膜５２とから成る。必要
に応じて， こののちにＰＳＧ 膜５２をリフローさせ
るためのアニールを施す。Referring to FIG. 3(a), a p-type region 2 is formed in a photodiode region defined in a semiconductor substrate 1 made of, for example, n-type silicon, and a gate oxide film 50 is formed on a transfer gate region. After forming the gate electrode 3, an insulating layer 5 is deposited. The thickness of the gate oxide film 50 is 400 to 500 Å, and the thickness of the gate electrode 3 is 3
000 to 4000 Å. Further, the insulating layer 5 is made of, for example, a SiO2 film 51 with a thickness of about 2000 Å and a thickness of 600 Å.
It consists of a PSG film 52 with a thickness of about 0 to 8000 Å. If necessary, annealing is then performed to reflow the PSG film 52.
【００１５】次いで， 同図（ｂ） に示すように，
フォトダイオード領域を覆うレジスト層７を形成する。
なお， レジスト層７とゲート電極３との間の距離（Ｗ
１）が２０００〜３０００Å程度になるように設定する
。また， レジスト層７は， 紙面に垂直方向に延在し
，この方向に配列されている複数のｐ型領域２を覆う単
一のマスクとして形成してもよい。Next, as shown in Figure (b),
A resist layer 7 is formed covering the photodiode region. Note that the distance between the resist layer 7 and the gate electrode 3 (W
1) is set to be about 2000 to 3000 Å. Further, the resist layer 7 may be formed as a single mask that extends in a direction perpendicular to the plane of the paper and covers a plurality of p-type regions 2 arranged in this direction.
【００１６】上記ののち， レジスト層７から表出する
絶縁層５をエッチバックする。このエッチバックは，
例えばＣＦ４（四弗化炭素）とＯ２（酸素）との混合ガ
スをエッチャントとするＲＩＥ を用いて行う。また，
エッチバックは， ゲート電極３上における絶縁層５
の厚さが約１０００Åになった時点で終わるように制御
する。ゲート電極３とレジスト層７との間における半導
体基板１上にも１０００〜２０００Åの厚さの絶縁層５
が残る。このようにして，ゲート電極３の側部の絶縁層
５には， ゲート電極３の上表面より低い底面を有する
溝が自己整合的に形成される。After the above, the insulating layer 5 exposed from the resist layer 7 is etched back. This etchback is
For example, RIE is performed using a mixed gas of CF4 (carbon tetrafluoride) and O2 (oxygen) as an etchant. Also,
The etch back is performed on the insulating layer 5 on the gate electrode 3.
The process is controlled so that the process ends when the thickness of the film reaches approximately 1000 Å. An insulating layer 5 with a thickness of 1000 to 2000 Å is also formed on the semiconductor substrate 1 between the gate electrode 3 and the resist layer 7.
remains. In this way, a groove having a bottom surface lower than the upper surface of the gate electrode 3 is formed in the insulating layer 5 on the side of the gate electrode 3 in a self-aligned manner.
【００１７】次いで， レジスト層７を除去したのち，
同図（ｃ）に示すように， 半導体基板１表面に，
例えば厚さ５０００〜１００００ ÅのＡｌ膜６’を堆
積する。絶縁層５に形成された前記溝はＡｌ膜６’によ
って埋め込まれる。また，Ａｌ 膜６’の上表面には，
上記エッチバックされた絶縁層５の表面を反映した段
差が生じている。このＡｌ膜６’上に， 絶縁物溶液を
を塗布し， 平坦化層８を形成する。この絶縁物溶液は
， 例えば周知のスピンオングラスと呼ばれるもの（例
えば東京応化社製ＯＣＤ Ｔｙｐｅ７）を用いればよい
。Next, after removing the resist layer 7,
As shown in Figure (c), on the surface of the semiconductor substrate 1,
For example, an Al film 6' having a thickness of 5,000 to 10,000 Å is deposited. The groove formed in the insulating layer 5 is filled with an Al film 6'. Moreover, on the upper surface of the Al film 6',
A step is formed reflecting the etched back surface of the insulating layer 5. An insulating solution is applied onto this Al film 6' to form a planarization layer 8. As this insulating solution, for example, a well-known spin-on glass (for example, OCD Type 7 manufactured by Tokyo Ohka Co., Ltd.) may be used.
【００１８】次いで， 平坦化層８をエッチバックし，
これにより表出したＡｌ膜６’をエッチバックする。
このエッチバックは， 例えばＣｌ２ またはＢＣｌ３
ガスをエッチャントとするＲＩＥ を用いて行う。平坦
化層８が薄いフォトダイオード領域にまずＡｌ膜６’が
表出する。そののち， フォトダイオード領域における
Ａｌ膜６’と転送ゲート領域における平坦化層８との同
時エッチバックが行われる期間が続く。転送ゲート領域
における平坦化層８がエッチバックされてしまうと，
そののちは， フォトダイオード領域と転送ゲート領域
の各々におけるＡｌ膜６’がエッチバックされる。フォ
トダイオード領域に絶縁層５が表出したとき， エッチ
バックを停止する。その結果，同図（ｄ） に示すよう
に， フォトダイオード領域に対応する開口を有し，か
つ， ゲート電極３上からその側面に延在する端部６１
を有する遮光膜６０が形成される。この端部６１により
， ゲート電極３下のチャネル領域に対する入射光が効
果的に遮光される。しかも， 端部６１を設けるに要す
る領域の幅（Ｗ１）は， ゲート電極３の端部から２０
００〜３０００Åである。これに対して， 図４に示す
構造の従来の構造において同等の遮光効果を得るために
は， ゲート電極３の端部から幅（Ｗ； Ｗ ＝ １．
０ μｍ）の領域にわたって遮光膜６を延在させる必要
がある。したがって， 高解像度化に対する本発明の効
果が明らかである。Next, the planarization layer 8 is etched back,
The exposed Al film 6' is etched back. This etchback can be performed using, for example, Cl2 or BCl3.
This is done using RIE using gas as an etchant. First, the Al film 6' is exposed in the photodiode region where the planarization layer 8 is thin. After that, a period continues in which the Al film 6' in the photodiode region and the planarization layer 8 in the transfer gate region are simultaneously etched back. If the planarization layer 8 in the transfer gate region is etched back,
After that, the Al film 6' in each of the photodiode region and transfer gate region is etched back. When the insulating layer 5 is exposed in the photodiode area, the etch-back is stopped. As a result, as shown in FIG. 3(d), an end portion 61 has an opening corresponding to the photodiode region and extends from above the gate electrode 3 to the side surface thereof.
A light-shielding film 60 having the following properties is formed. This end portion 61 effectively blocks incident light to the channel region under the gate electrode 3. Moreover, the width (W1) of the area required to provide the end portion 61 is 20 mm from the end of the gate electrode 3.
00 to 3000 Å. On the other hand, in order to obtain an equivalent light shielding effect in the conventional structure shown in FIG. 4, the width (W; W = 1.
It is necessary to extend the light shielding film 6 over an area of 0 μm). Therefore, the effect of the present invention on increasing resolution is clear.
【００１９】なお， 上記において，フォトダイオード
領域に絶縁層５が表出したのち，さらにエッチバックを
続けることによって，絶縁層５を所望の厚さまで薄くす
ることもできる。また，平坦化層８として， 上記エッ
チバックにおけるエッチング速度がＡｌ膜６’よりも小
さい材料を選ぶと都合がよい。これにより， フォトダ
イオード領域におけるＡｌ膜６’の除去が相対的に遅く
なり， この領域におけるＡｌ膜６’が表出するより以
前に， フォトダイオード領域におけるＡｌ膜６’が除
去されてしまう。したがって， 遮光膜６０として残る
Ａｌ膜の厚さを大きくすることができる。換言すれば，
前記Ａｌ膜６’の初期厚さを小さくしてもよい。In the above process, after the insulating layer 5 is exposed in the photodiode region, the insulating layer 5 can be further thinned to a desired thickness by continuing to etch back. Further, it is convenient to select a material for the planarization layer 8 whose etching rate in the above-mentioned etchback is lower than that of the Al film 6'. As a result, the removal of the Al film 6' in the photodiode region becomes relatively slow, and the Al film 6' in the photodiode region is removed before the Al film 6' in this region is exposed. Therefore, the thickness of the Al film remaining as the light shielding film 60 can be increased. In other words,
The initial thickness of the Al film 6' may be reduced.
【００２０】図４は本発明の別の実施例の工程における
要部断面図であって，図３（ａ） および（ｂ） を参
照して説明した工程にしたがって， ゲート電極３の側
部における絶縁層５に溝を形成したのち， 図４（ａ）
に示すように， 絶縁層５上に， 例えばＡｌから成
るＡｌ膜６’を堆積する。FIG. 4 is a sectional view of a main part in a process of another embodiment of the present invention. After forming the groove in the insulating layer 5, as shown in Fig. 4(a).
As shown in FIG. 2, an Al film 6' made of, for example, Al is deposited on the insulating layer 5.
【００２１】次いで， 同図（ｂ） に示すように，
Ａｌ膜６’上に， 転送ゲート領域を覆い， かつ，ゲ
ート電極３の端部からフォトダイオード領域の所定幅（
Ｗ２）の領域に延在するレジスト層９を形成する。そし
てレジスト層９から表出するＡｌ膜６’を選択的にエッ
チングする。このようにして， ゲート電極３の上表面
から側面に延在する遮光膜６０が形成される。Next, as shown in the same figure (b),
A layer is formed on the Al film 6' to cover the transfer gate region and extend a predetermined width (from the edge of the gate electrode 3 to the photodiode region).
A resist layer 9 is formed extending in the region W2). Then, the Al film 6' exposed from the resist layer 9 is selectively etched. In this way, the light shielding film 60 extending from the upper surface to the side surfaces of the gate electrode 3 is formed.
【００２２】本実施例によれば， 図３の実施例におけ
る平坦化層８およびそのエッチバックを必要としないだ
け工程が簡単となる利点がある。また， その遮光膜６
０における端部６１は， 図３の実施例と同じ遮光効果
を有し， 端部６２は， 遮光効果をさらに増強する。
端部６２は余分の面積を必要とするので， 解像度およ
びレジスト層９の位置合わせ精度等を勘案して適当な寸
法を選択する必要がある。This embodiment has the advantage of simplifying the process since it does not require the planarization layer 8 and its etch-back in the embodiment of FIG. In addition, the light shielding film 6
The edge 61 at 0 has the same shading effect as the embodiment of FIG. 3, and the edge 62 further enhances the shading effect. Since the end portion 62 requires an extra area, it is necessary to select an appropriate dimension by taking into consideration the resolution, alignment accuracy of the resist layer 9, etc.
【００２３】[0023]
【発明の効果】本発明によれば， フォトダイオードと
電荷転送素子から成る光センサにおけるスミアを防止す
るために必要な遮光膜の専有面積が低減され可能となり
， 高解像度の光センサの実用化を促進する効果がある
。[Effects of the Invention] According to the present invention, the exclusive area of the light-shielding film necessary to prevent smearing in an optical sensor consisting of a photodiode and a charge transfer element can be reduced, making it possible to put a high-resolution optical sensor into practical use. It has a promoting effect.
【図１】 本発明の原理説明図[Figure 1] Diagram explaining the principle of the present invention
【図２】 従来の問題点説明図[Figure 2] Illustration of conventional problems
【図３】 本発明の一実施例説明図[Figure 3] An explanatory diagram of one embodiment of the present invention
【図４】 本発明の別の実施例説明図[Figure 4] Another embodiment explanatory diagram of the present invention
Claims (4)
ードに近接して配置された電荷転送素子と，該フォトダ
イオードと電荷転送素子とを接続するチャネル領域上に
設けられたゲート電極と，該ゲート電極の側面を覆うよ
うに湾曲して延在する遮光膜とから構成されたことを特
徴とする半導体装置。Claim 1: A photodiode, a charge transfer element disposed close to the photodiode, a gate electrode provided on a channel region connecting the photodiode and the charge transfer element, and a gate electrode provided on the channel region connecting the photodiode and the charge transfer element. 1. A semiconductor device comprising: a light-shielding film extending in a curved manner so as to cover a side surface of the semiconductor device.
オードに近接して配置された電荷転送素子と， フォト
ダイオードと電荷転送素子との間のチャネル領域上に設
けられた第１の厚さを有するゲート電極とが形成された
半導体基板の一表面に前記第１の厚さより大きい第２の
厚さを有する絶縁層を形成する工程と，該フォトダイオ
ードをマスクするレジスト層を該絶縁層上に形成する工
程と，該レジスト層から表出する該絶縁層をその上表面
から所定厚さだけ均一にエッチバックする工程と，該レ
ジスト層を除去したのち該半導体基板表面に遮光膜を堆
積する工程とを含むことを特徴とする半導体装置の製造
方法。2. A photodiode, a charge transfer element disposed close to the photodiode, and a gate electrode having a first thickness provided on a channel region between the photodiode and the charge transfer element. forming an insulating layer having a second thickness greater than the first thickness on one surface of the semiconductor substrate on which the photodiode is formed; and forming a resist layer on the insulating layer to mask the photodiode. , a step of uniformly etching back the insulating layer exposed from the resist layer by a predetermined thickness from the upper surface thereof, and a step of depositing a light shielding film on the surface of the semiconductor substrate after removing the resist layer. A method for manufacturing a semiconductor device, characterized in that:
表面に平坦化膜を塗布する工程と，少なくとも該フォト
ダイオード上において該絶縁層が表面するまで該平坦化
膜および遮光膜をエッチバックする工程とを含むことを
特徴とする請求項２記載の半導体装置の製造方法。3. Applying a planarizing film to the surface of the semiconductor substrate on which the light blocking film is deposited, and etching back the planarizing film and the light blocking film until the insulating layer is exposed at least on the photodiode. 3. The method of manufacturing a semiconductor device according to claim 2, further comprising the steps of:
遮光膜よりも低いエッチング速度を示す材料から成る前
記平坦化膜を用いることを特徴とする請求項３記載の半
導体装置の製造方法。4. The method of manufacturing a semiconductor device according to claim 3, wherein the planarization film is made of a material exhibiting a lower etching rate than the light shielding film in etching back the light shielding film.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3051834A JPH04287372A (en) | 1991-03-18 | 1991-03-18 | Semiconductor device and its manufacture |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3051834A JPH04287372A (en) | 1991-03-18 | 1991-03-18 | Semiconductor device and its manufacture |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04287372A true JPH04287372A (en) | 1992-10-12 |
Family
ID=12897893
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3051834A Withdrawn JPH04287372A (en) | 1991-03-18 | 1991-03-18 | Semiconductor device and its manufacture |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04287372A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5654565A (en) * | 1994-06-30 | 1997-08-05 | Nec Corporation | Charge coupled device with filling film and method of manufacture thereof |
-
1991
- 1991-03-18 JP JP3051834A patent/JPH04287372A/en not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5654565A (en) * | 1994-06-30 | 1997-08-05 | Nec Corporation | Charge coupled device with filling film and method of manufacture thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20050116271A1 (en) | Solid-state imaging device and manufacturing method thereof | |
| US7550393B2 (en) | Solid-state imaging device with reduced smear | |
| KR20200084719A (en) | Image sensor and Method of fabricating the same | |
| JPH10163462A (en) | Solid-state image sensing device of mass type filter structure and its manufacture | |
| JP2005175442A (en) | Solid state imaging apparatus and its fabricating process | |
| JPH10189936A (en) | Solid-state image sensor and manufacture thereof | |
| US5343060A (en) | Apparatus for reducing mirror in a solid state imaging device wherein a light intercepting layer shields a transfer means from instant light and has an edge which slopes toward the light sensing region | |
| JPH05335533A (en) | Method of manufacturing solid-state imaging device | |
| JPH04287372A (en) | Semiconductor device and its manufacture | |
| JPH07106537A (en) | Manufacture of solid-state image sensing device | |
| JPH10326885A (en) | Solid-state image-pickup element | |
| JP3339249B2 (en) | Method for manufacturing solid-state imaging device | |
| JP3153925B2 (en) | Solid-state imaging device and manufacturing method thereof | |
| JP3516459B2 (en) | Method for manufacturing solid-state imaging device | |
| JP2001053258A (en) | Solid-state image pickup element and manufacture thereof | |
| JP3277952B2 (en) | Method for manufacturing solid-state imaging device and method for forming on-chip lens | |
| JPH04263469A (en) | Solid-state image sensing device | |
| JP4449298B2 (en) | Solid-state image sensor manufacturing method and solid-state image sensor | |
| JPH08167725A (en) | Micromirror array, manufacture thereof and photoelectric converter | |
| KR0166780B1 (en) | Fabricating method of charge transfer device | |
| KR960001183B1 (en) | The manufacturing mehtod of ccd solid state image pick-up device | |
| JPH04279061A (en) | Manufacture of solid-state image pickup element | |
| JP3326631B2 (en) | Solid-state imaging device and manufacturing method thereof | |
| JP2004363473A (en) | Solid imaging device and its manufacturing method | |
| JP3750211B2 (en) | Solid-state imaging device and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980514 |