JPH04287348A - 半導体装置とその実装方法 - Google Patents
半導体装置とその実装方法Info
- Publication number
- JPH04287348A JPH04287348A JP3051807A JP5180791A JPH04287348A JP H04287348 A JPH04287348 A JP H04287348A JP 3051807 A JP3051807 A JP 3051807A JP 5180791 A JP5180791 A JP 5180791A JP H04287348 A JPH04287348 A JP H04287348A
- Authority
- JP
- Japan
- Prior art keywords
- package
- cavity
- semiconductor device
- heat
- heat dissipation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 35
- 238000000034 method Methods 0.000 title claims description 9
- 230000017525 heat dissipation Effects 0.000 claims abstract description 35
- 239000000919 ceramic Substances 0.000 claims abstract description 13
- 230000005855 radiation Effects 0.000 claims description 13
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000004806 packaging method and process Methods 0.000 description 3
- 238000005476 soldering Methods 0.000 description 3
- YTRNSQPXEDGWMR-UHFFFAOYSA-N alpha-Cyclohexylmandelic acid Chemical compound C=1C=CC=CC=1C(O)(C(=O)O)C1CCCCC1 YTRNSQPXEDGWMR-UHFFFAOYSA-N 0.000 description 2
- 229910052593 corundum Inorganic materials 0.000 description 2
- 230000020169 heat generation Effects 0.000 description 2
- 229910001845 yogo sapphire Inorganic materials 0.000 description 2
- 229910018404 Al2 O3 Inorganic materials 0.000 description 1
- 229910000990 Ni alloy Inorganic materials 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000003566 sealing material Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/306—Lead-in-hole components, e.g. affixing or retention before soldering, spacing means
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置とその実装方
法に係わり、特にキャビティアップ型のセラミックＰＧ
Ａパッケージを用いて、放熱性に優れた半導体装置と、
その半導体装置を低背実装ができる実装方法に関する。
法に係わり、特にキャビティアップ型のセラミックＰＧ
Ａパッケージを用いて、放熱性に優れた半導体装置と、
その半導体装置を低背実装ができる実装方法に関する。
【０００２】近年、半導体装置は、電子機器の多機能、
高性能、小型軽量化に呼応して、チップとも呼ばれる半
導体素子の大容量、高速、高密度集積化に伴って、チッ
プで生じる発熱がますます増大する方向にある。その一
方で、電子機器の軽薄短小の要請に応えるために、チッ
プが封止されるパッケージの小型薄型化も進められてい
る。
高性能、小型軽量化に呼応して、チップとも呼ばれる半
導体素子の大容量、高速、高密度集積化に伴って、チッ
プで生じる発熱がますます増大する方向にある。その一
方で、電子機器の軽薄短小の要請に応えるために、チッ
プが封止されるパッケージの小型薄型化も進められてい
る。
【０００３】そこで、半導体装置を正常に動作させるた
めに、チップで発生した熱を如何に効果的にパッケージ
から放出させるかが、半導体装置の性能を左右する重要
な製造技術となっている。
めに、チップで発生した熱を如何に効果的にパッケージ
から放出させるかが、半導体装置の性能を左右する重要
な製造技術となっている。
【０００４】
【従来の技術】半導体装置は、チップの保護、基板への
搭載、取扱の容易さなどの必要性から、一般にパッケー
ジに封入されて用いられる。このパッケージには、チッ
プの形状や導出されるリードの本数、あるいは顧客がい
ろいろな実装形態が採れるようにといったことから、種
々のパッケージ形態が採られている。そして、パッケー
ジ材料には熱硬化性樹脂を用いた、いわゆるプラスチッ
クパッケージがよく用いられている。
搭載、取扱の容易さなどの必要性から、一般にパッケー
ジに封入されて用いられる。このパッケージには、チッ
プの形状や導出されるリードの本数、あるいは顧客がい
ろいろな実装形態が採れるようにといったことから、種
々のパッケージ形態が採られている。そして、パッケー
ジ材料には熱硬化性樹脂を用いた、いわゆるプラスチッ
クパッケージがよく用いられている。
【０００５】ところが、顧客の要求に応じて作られる例
えばＡＳＩＣと呼ばれる半導体装置などに見られるよう
に、大容量、高速、高密度実装といった要請がますます
強まってくると、チップの発熱を重要視し、熱放散性能
の優れたパッケージ形態を実現していくことが必要にな
ってくる。
えばＡＳＩＣと呼ばれる半導体装置などに見られるよう
に、大容量、高速、高密度実装といった要請がますます
強まってくると、チップの発熱を重要視し、熱放散性能
の優れたパッケージ形態を実現していくことが必要にな
ってくる。
【０００６】そこで、多用されているプラスチックパッ
ケージに替わって、より熱放散性能が優れたセラミック
を封止材料として用いたいわゆるセラミックパッケージ
が用いられるようになっている。
ケージに替わって、より熱放散性能が優れたセラミック
を封止材料として用いたいわゆるセラミックパッケージ
が用いられるようになっている。
【０００７】セラミックパッケージの場合にも、プラス
チックパッケージに見られるようないろいろなパッケー
ジ形態、例えばＤＩＰ（Ｄｕａｌ Ｉｎ−ｌｉｎｅ
Ｐａｃｋａｇｅ） とかＱＦＰ（Ｑｕａｄ Ｆｌａｔ
Ｐ）類似のパッケージ形態などがある。しかし、プラス
チックパッケージよりも高価なのであまり一般的でない
。むしろ、チップから導出するリードの本数が多く、し
かも発熱も大きいチップに適用される場合が多く。その
パッケージ形態はＰＧＡ（Ｐｉｎ Ｇｒｉｄ Ａｒｒ
ａｙ） パッケージが多い。
チックパッケージに見られるようないろいろなパッケー
ジ形態、例えばＤＩＰ（Ｄｕａｌ Ｉｎ−ｌｉｎｅ
Ｐａｃｋａｇｅ） とかＱＦＰ（Ｑｕａｄ Ｆｌａｔ
Ｐ）類似のパッケージ形態などがある。しかし、プラス
チックパッケージよりも高価なのであまり一般的でない
。むしろ、チップから導出するリードの本数が多く、し
かも発熱も大きいチップに適用される場合が多く。その
パッケージ形態はＰＧＡ（Ｐｉｎ Ｇｒｉｄ Ａｒｒ
ａｙ） パッケージが多い。
【０００８】図５は従来のセラミックＰＧＡの一例の一
部切欠き斜視図であり、図５（Ａ）はキャビティアップ
型、図５（Ｂ）はキャビティダウン型を示す。図におい
て、１はパッケージ、１ａはキャビティ、２はチップ、
３はリードピン、６は蓋、７は支持板、８は放熱フィン
である。
部切欠き斜視図であり、図５（Ａ）はキャビティアップ
型、図５（Ｂ）はキャビティダウン型を示す。図におい
て、１はパッケージ、１ａはキャビティ、２はチップ、
３はリードピン、６は蓋、７は支持板、８は放熱フィン
である。
【０００９】ＰＧＡパッケージには、プラスチックを基
材としたＰＰＧＡパッケージと呼ばれるものも開発され
ているが、こゝ例示するセラミックＰＧＡ、いわゆるＣ
ＰＧＡパッケージは、例えばＡｌ２ Ｏ３ （アルミナ
）とかＡｌＮ（ちっ化アルミニウム）などのセラミック
の熱伝導性の良さを活かしたパッケージである。
材としたＰＰＧＡパッケージと呼ばれるものも開発され
ているが、こゝ例示するセラミックＰＧＡ、いわゆるＣ
ＰＧＡパッケージは、例えばＡｌ２ Ｏ３ （アルミナ
）とかＡｌＮ（ちっ化アルミニウム）などのセラミック
の熱伝導性の良さを活かしたパッケージである。
【００１０】パッケージ１の下面には、数十本〜数百本
のリードピン３が格子状に植立されており、チップ２は
このパッケージ１に設けられたキャビティ１ａに直付け
されている。そして、このキャビティ１ａがパッケージ
１の上面に設けられているか下面に設けられているかに
よって、キャビティアップ型とキャビティダウン型とに
分かれる。
のリードピン３が格子状に植立されており、チップ２は
このパッケージ１に設けられたキャビティ１ａに直付け
されている。そして、このキャビティ１ａがパッケージ
１の上面に設けられているか下面に設けられているかに
よって、キャビティアップ型とキャビティダウン型とに
分かれる。
【００１１】図５（Ａ）に示したキャビティアップ型は
、キャビティ１ａがパッケージ１の上面の中央部に設け
られており、そのキャビティ１ａの底面には、例えばＡ
ｕ−Ｓｉの共晶によるろう接によってチップ２がダイボ
ンディングいる。そして、金属製の蓋６をろう接してキ
ャビティ１ａを封止した構成になっている。
、キャビティ１ａがパッケージ１の上面の中央部に設け
られており、そのキャビティ１ａの底面には、例えばＡ
ｕ−Ｓｉの共晶によるろう接によってチップ２がダイボ
ンディングいる。そして、金属製の蓋６をろう接してキ
ャビティ１ａを封止した構成になっている。
【００１２】このキャビティアップ型のパッケージ形態
においては、パッケージ１がヒートシンクとなっており
、チップ２で生じた発熱はこのパッケージ１に吸収され
、放熱されて温度上昇が抑えられるようになっている。
においては、パッケージ１がヒートシンクとなっており
、チップ２で生じた発熱はこのパッケージ１に吸収され
、放熱されて温度上昇が抑えられるようになっている。
【００１３】図５（Ｂ）に示したキャビティダウン型は
、キャビティ１ａがパッケージ１の下面の中央部に設け
られている。そして、そのキャビティ１ａの底面にチッ
プ２がろう接されており、キャビティ１ａは金属製の蓋
６で封止されている。
、キャビティ１ａがパッケージ１の下面の中央部に設け
られている。そして、そのキャビティ１ａの底面にチッ
プ２がろう接されており、キャビティ１ａは金属製の蓋
６で封止されている。
【００１４】一方、キャビティ１ａの上面には、熱伝導
性の良い金属製の支持板７を介して放熱フィン８がろう
接されている。そして、この放熱フィン８はパッケージ
１と一体となって、より熱容量の大きなヒートシンクに
なっている。また、放熱フィン８は、放熱効率をよくな
るように外気に接する表面積を大きくした構成になって
おり、フィンが数重〜十数重に設けられている。
性の良い金属製の支持板７を介して放熱フィン８がろう
接されている。そして、この放熱フィン８はパッケージ
１と一体となって、より熱容量の大きなヒートシンクに
なっている。また、放熱フィン８は、放熱効率をよくな
るように外気に接する表面積を大きくした構成になって
おり、フィンが数重〜十数重に設けられている。
【００１５】このキャビティダウン型のパッケージ形態
においては、チップ２で生じた発熱は、ヒートシンクで
あるパッケージ１と放熱フィン８に吸収されるとともに
、放熱フィン８を通して効果的に外部に放熱される。 ところが、キャビティアップ型の場合には、蓋６に放熱
フィン８を設けても、チップ２との間が中空になってい
るので、放熱の効果が半減する。従って、キャビティダ
ウン型の方が、キャビティアップ型のパッケージ形態よ
りも放熱効率がよい。
においては、チップ２で生じた発熱は、ヒートシンクで
あるパッケージ１と放熱フィン８に吸収されるとともに
、放熱フィン８を通して効果的に外部に放熱される。 ところが、キャビティアップ型の場合には、蓋６に放熱
フィン８を設けても、チップ２との間が中空になってい
るので、放熱の効果が半減する。従って、キャビティダ
ウン型の方が、キャビティアップ型のパッケージ形態よ
りも放熱効率がよい。
【００１６】
【発明が解決しようとする課題】このように、導出リー
ドの本数が多く発熱量が大きいチップに対して適用され
るＰＧＡパッケージには、キャビティアップ型とキャビ
ティダウン型のパッケージ形態があるが、キャビティア
ップ型に比べてキャビティダウン型のパッケージの方が
、パッケージに放熱フィンを取り付けられるので放熱性
能がよい。
ドの本数が多く発熱量が大きいチップに対して適用され
るＰＧＡパッケージには、キャビティアップ型とキャビ
ティダウン型のパッケージ形態があるが、キャビティア
ップ型に比べてキャビティダウン型のパッケージの方が
、パッケージに放熱フィンを取り付けられるので放熱性
能がよい。
【００１７】ところが、放熱フィンはパッケージの上面
から突出しているので、放熱フィン付きのキャビティダ
ウン型パッケージの半導体装置をプリント板などに搭載
すると、厚み方向の寸法が大きくなってしまう。そのた
め、このプリント板が実装される機器の軽薄短小の要請
，特に薄くする要請に応えられない問題があった。
から突出しているので、放熱フィン付きのキャビティダ
ウン型パッケージの半導体装置をプリント板などに搭載
すると、厚み方向の寸法が大きくなってしまう。そのた
め、このプリント板が実装される機器の軽薄短小の要請
，特に薄くする要請に応えられない問題があった。
【００１８】そこで本発明は、キャビティアップ型パッ
ケージに放熱手段を設けて、放熱効率をより大きくなし
た半導体装置と、その半導体装置をプリント板に低背実
装できる実装方法を提供することを目的としている。
ケージに放熱手段を設けて、放熱効率をより大きくなし
た半導体装置と、その半導体装置をプリント板に低背実
装できる実装方法を提供することを目的としている。
【００１９】
【課題を解決するための手段】上で述べた課題は、セラ
ミック製のパッケージと、該パッケージの、上面の中央
部に設けられたキャビティにマウントされたチップと、
下面の周辺部に植立された複数本のリードピンを有する
キャビティアップ型の半導体装置であって、前記パッケ
ージは、下面中央部に放熱手段が熱伝導可能に設けられ
ているものであるように構成された半導体装置と、前記
半導体装置がプリント板に実装される際、放熱手段が該
プリント板に穿設された逃げ孔に挿通するように構成さ
れた半導体装置の実装方法と、によって解決される。
ミック製のパッケージと、該パッケージの、上面の中央
部に設けられたキャビティにマウントされたチップと、
下面の周辺部に植立された複数本のリードピンを有する
キャビティアップ型の半導体装置であって、前記パッケ
ージは、下面中央部に放熱手段が熱伝導可能に設けられ
ているものであるように構成された半導体装置と、前記
半導体装置がプリント板に実装される際、放熱手段が該
プリント板に穿設された逃げ孔に挿通するように構成さ
れた半導体装置の実装方法と、によって解決される。
【００２０】
【作用】半導体装置における従来のキャビティアップ型
パッケージは、プリント板に低背実装できるが放熱効率
がよくなかったのに対して、本発明においては、パッケ
ージの下面の中央部に放熱手段を設けて放熱するように
している。そして、この放熱手段には、複数本の柱状部
材、またはこの柱状部材に複数枚のフィンを設けて熱伝
導可能に植立させるようにしている。
パッケージは、プリント板に低背実装できるが放熱効率
がよくなかったのに対して、本発明においては、パッケ
ージの下面の中央部に放熱手段を設けて放熱するように
している。そして、この放熱手段には、複数本の柱状部
材、またはこの柱状部材に複数枚のフィンを設けて熱伝
導可能に植立させるようにしている。
【００２１】一方、この半導体装置をプリント板に実装
するに際しては、プリント板に設けた逃げ孔に放熱手段
の柱状部材が挿通するか、その逃げ孔にヒートシンクを
内設して、そのヒートシンクに柱状部材の先端を熱伝導
可能に当接させるようにしている。
するに際しては、プリント板に設けた逃げ孔に放熱手段
の柱状部材が挿通するか、その逃げ孔にヒートシンクを
内設して、そのヒートシンクに柱状部材の先端を熱伝導
可能に当接させるようにしている。
【００２２】こうすると、キャビティアップ型パッケー
ジであっても、放熱性を向上させることができるばかり
でなく、パッケージの下面に突出した放熱手段の高さを
見かけ上低くして低背実装も実現できる。
ジであっても、放熱性を向上させることができるばかり
でなく、パッケージの下面に突出した放熱手段の高さを
見かけ上低くして低背実装も実現できる。
【００２３】
【実施例】図１は本発明の第１の実施例の一部切欠き斜
視図、図２は本発明の第２の実施例の一部切欠き斜視図
、図３は本発明の第３の実施例の断面図、図４は本発明
の第４の実施例の断面図である。図において、１はパッ
ケージ、１ａはキャビティ、２はチップ、３はリードピ
ン、４は放熱手段、４ａは柱状部材、４ｂはフィン、５
はプリント板、５ａは逃げ孔、５ｂはヒートシンク、６
は蓋、７は支持板である。
視図、図２は本発明の第２の実施例の一部切欠き斜視図
、図３は本発明の第３の実施例の断面図、図４は本発明
の第４の実施例の断面図である。図において、１はパッ
ケージ、１ａはキャビティ、２はチップ、３はリードピ
ン、４は放熱手段、４ａは柱状部材、４ｂはフィン、５
はプリント板、５ａは逃げ孔、５ｂはヒートシンク、６
は蓋、７は支持板である。
【００２４】パッケージ１は、セラミック製のいわゆる
ＣＰＧＡパッケージと呼ばれるものあり、Ａｌ２ Ｏ３
とかＡｌＮなどの素材を成形し焼成して作ったもので
ある。そして、チップ２がマウントされるキャビティ１
ａがパッケージ１の上面の中央部に凹部となって設けら
れている。つまり、キャビティアップ型のＣＰＧＡパッ
ケージである。
ＣＰＧＡパッケージと呼ばれるものあり、Ａｌ２ Ｏ３
とかＡｌＮなどの素材を成形し焼成して作ったもので
ある。そして、チップ２がマウントされるキャビティ１
ａがパッケージ１の上面の中央部に凹部となって設けら
れている。つまり、キャビティアップ型のＣＰＧＡパッ
ケージである。
【００２５】パッケージ１の下面の周辺部には、数十〜
数百本のリードピン３が格子状に植えられている。図示
してないが、このリードピン３はパッケージ１の中で多
層配線されてキャビティ１ａの壁に端子が露出しており
、チップ２のパッドと接続されている。そして、キャビ
ティ１ａは金属製の蓋６がろう接されて封止される。
数百本のリードピン３が格子状に植えられている。図示
してないが、このリードピン３はパッケージ１の中で多
層配線されてキャビティ１ａの壁に端子が露出しており
、チップ２のパッドと接続されている。そして、キャビ
ティ１ａは金属製の蓋６がろう接されて封止される。
【００２６】実施例：１
図１において、パッケージ１の下面の中央部には、放熱
手段４として複数個の柱状部材４ａが設けられている。 この柱状部材４ａは、例えばリードピン３と同じ材質の
Ｆｅ−Ｎｉ系の合金製でもよく、パッケージ１と同じ材
質のＡｌ２ Ｏ３ とかＡｌＮなどをメタライズして用
いることもできる。そして、リードピン３をパッケージ
１に銀ろうなどを用いてろう接する際に同時にろう接す
る。あるいは、パッケージ１を形成する際に、柱状部材
４ａも一体成形して焼成し、一体構成にすることもでき
る。
手段４として複数個の柱状部材４ａが設けられている。 この柱状部材４ａは、例えばリードピン３と同じ材質の
Ｆｅ−Ｎｉ系の合金製でもよく、パッケージ１と同じ材
質のＡｌ２ Ｏ３ とかＡｌＮなどをメタライズして用
いることもできる。そして、リードピン３をパッケージ
１に銀ろうなどを用いてろう接する際に同時にろう接す
る。あるいは、パッケージ１を形成する際に、柱状部材
４ａも一体成形して焼成し、一体構成にすることもでき
る。
【００２７】こうして、キャビティアップ型のパッケー
ジにおいても、効率よく放熱を行うことができ、放熱フ
ィンを設けたキャビティダウン型のパッケージと同じ放
熱効果が得られる場合で比較しても、実装高さがほゞ１
／３に縮小できた。
ジにおいても、効率よく放熱を行うことができ、放熱フ
ィンを設けたキャビティダウン型のパッケージと同じ放
熱効果が得られる場合で比較しても、実装高さがほゞ１
／３に縮小できた。
【００２８】実施例：２
図２において、複数個の柱状部材４ａのそれぞれに、柱
状部材４ａと一体構成の複数枚のフィン４ｂが設けられ
ている。そうすると、放熱手段４の放熱効率をより一層
大きくすることができる。
状部材４ａと一体構成の複数枚のフィン４ｂが設けられ
ている。そうすると、放熱手段４の放熱効率をより一層
大きくすることができる。
【００２９】実施例：３
図３において、本発明になる半導体装置は、パッケージ
１の下面に放熱手段４が突出している。そこで、プリン
ト板５に逃げ孔５ａを設けて、この逃げ孔５ａに放熱手
段４が逃げるようにする。
１の下面に放熱手段４が突出している。そこで、プリン
ト板５に逃げ孔５ａを設けて、この逃げ孔５ａに放熱手
段４が逃げるようにする。
【００３０】そうすると、プリント板５に実装した際、
放熱手段４のないパッケージ形態と全く同じ実装高さに
することができ、低背実装が実現できる。このような低
背に実装できる実装方法は、パッケージの上面に放熱フ
ィンを突設した従来のキャビティダウン型のパッケージ
形態では、如何ともし難いことである。
放熱手段４のないパッケージ形態と全く同じ実装高さに
することができ、低背実装が実現できる。このような低
背に実装できる実装方法は、パッケージの上面に放熱フ
ィンを突設した従来のキャビティダウン型のパッケージ
形態では、如何ともし難いことである。
【００３１】実施例：４
図４において、プリント板５に設けた逃げ孔５ａの中に
、例えば金属製のヒートシンク５ｂを設ける。そして、
プリント板５に実装した際、放熱手段４がこのヒートシ
ンク５ｂに熱伝導性よく当接するようにする。そうする
と、放熱手段４の放熱効率をより一層高くすることがで
きる。
、例えば金属製のヒートシンク５ｂを設ける。そして、
プリント板５に実装した際、放熱手段４がこのヒートシ
ンク５ｂに熱伝導性よく当接するようにする。そうする
と、放熱手段４の放熱効率をより一層高くすることがで
きる。
【００３２】
【発明の効果】従来のＰＧＡパッケージにおいては、特
ににキャビティダウン型のパッケージに放熱フィンを設
けると実装高さが高くなり、機器の低背指向に適用し難
かったのに対して、本発明になる半導体装置においては
、キャビティアップ型のパッケージの下面に放熱手段を
設けて、放熱効率をより高くしている。また、実装高さ
が高くならないように、プリント板に逃げ孔を設けて、
その逃げ孔にパッケージの下面に突出した放熱手段を逃
がす実装方法を採るようにしている。
ににキャビティダウン型のパッケージに放熱フィンを設
けると実装高さが高くなり、機器の低背指向に適用し難
かったのに対して、本発明になる半導体装置においては
、キャビティアップ型のパッケージの下面に放熱手段を
設けて、放熱効率をより高くしている。また、実装高さ
が高くならないように、プリント板に逃げ孔を設けて、
その逃げ孔にパッケージの下面に突出した放熱手段を逃
がす実装方法を採るようにしている。
【００３３】このように、今後ますます高密度集積化、
高速化が進んで発熱が大きくなる傾向にある半導体装置
に対して、ＰＧＡパッケージで効率よく放熱しながら、
しかも低背実装が実現できるので、本発明は半導体装置
のパッケージ技術の発展に寄与するところが大である。
高速化が進んで発熱が大きくなる傾向にある半導体装置
に対して、ＰＧＡパッケージで効率よく放熱しながら、
しかも低背実装が実現できるので、本発明は半導体装置
のパッケージ技術の発展に寄与するところが大である。
【図１】 本発明の第１の実施例の一部切欠き斜視図
である。
である。
【図２】 本発明の第２の実施例の一部切欠き斜視図
である。
である。
【図３】 本発明の第３の実施例の断面図である。
【図４】 本発明の第４の実施例の断面図である。
【図５】 従来のセラミックＰＧＡの一例の一部切欠
き斜視図であり、（Ａ）はキャビティアップ型、（Ｂ）
はキャビティダウン型である。
き斜視図であり、（Ａ）はキャビティアップ型、（Ｂ）
はキャビティダウン型である。
１ パッケージ １
ａ キャビティ２ チップ ３ リードピン ４ 放熱手段 ４ａ 柱状
部材 ４ｂ フィン ５ プリント板 ５ａ 逃げ孔
５ｂ ヒートシンク
ａ キャビティ２ チップ ３ リードピン ４ 放熱手段 ４ａ 柱状
部材 ４ｂ フィン ５ プリント板 ５ａ 逃げ孔
５ｂ ヒートシンク
Claims (5)
- 【請求項１】 セラミック製のパッケージ（１） と
、該パッケージ（１） の、上面の中央部に設けられた
キャビティ（１ａ）にマウントされたチップ（２） と
、下面の周辺部に植立された複数本のリードピン（３）
を有するキャビティアップ型の半導体装置であって、前
記パッケージ（１）は、下面中央部に放熱手段（４）
が熱伝導可能に設けられているものであることを特徴と
する半導体装置。 - 【請求項２】 前記放熱部材（４） は、複数本の柱
状部材（４ａ）が植立されているものである請求項１記
載の半導体装置。 - 【請求項３】 前記放熱部材（４） は、柱状部材（
４ａ）のそれぞれが複数枚のフィン（４ｂ）を有するも
のである請求項２記載の半導体装置。 - 【請求項４】 請求項１記載の半導体装置が、プリン
ト板（５） に実装される際、前記放熱手段（４） が
該プリント板（５） に穿設された逃げ孔（５ａ）に挿
通する半導体装置の実装方法。 - 【請求項５】 前記プリント板（５） の逃げ孔（５
ａ）にヒートシンク（５ｂ）が内設され、請求項１記載
の半導体装置が、前記プリント板（５） に実装される
際、前記放熱手段（４） の先端部が前記ヒートシンク
（５ｂ）に熱伝導可能に当接する請求項４記載の半導体
装置の実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3051807A JPH04287348A (ja) | 1991-03-18 | 1991-03-18 | 半導体装置とその実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3051807A JPH04287348A (ja) | 1991-03-18 | 1991-03-18 | 半導体装置とその実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04287348A true JPH04287348A (ja) | 1992-10-12 |
Family
ID=12897193
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3051807A Withdrawn JPH04287348A (ja) | 1991-03-18 | 1991-03-18 | 半導体装置とその実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04287348A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5563773A (en) * | 1991-11-15 | 1996-10-08 | Kabushiki Kaisha Toshiba | Semiconductor module having multiple insulation and wiring layers |
| WO2013172420A1 (ja) * | 2012-05-18 | 2013-11-21 | 京セラ株式会社 | 半導体素子収納用パッケージ、半導体装置および実装構造体 |
-
1991
- 1991-03-18 JP JP3051807A patent/JPH04287348A/ja not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5563773A (en) * | 1991-11-15 | 1996-10-08 | Kabushiki Kaisha Toshiba | Semiconductor module having multiple insulation and wiring layers |
| WO2013172420A1 (ja) * | 2012-05-18 | 2013-11-21 | 京セラ株式会社 | 半導体素子収納用パッケージ、半導体装置および実装構造体 |
| US20150130043A1 (en) * | 2012-05-18 | 2015-05-14 | Kyocera Corporation | Semiconductor element housing package, semiconductor device, and mounting structure |
| JP5837187B2 (ja) * | 2012-05-18 | 2015-12-24 | 京セラ株式会社 | 半導体素子収納用パッケージ、半導体装置および実装構造体 |
| US9443777B2 (en) | 2012-05-18 | 2016-09-13 | Kyocera Corporation | Semiconductor element housing package, semiconductor device, and mounting structure |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| USRE42653E1 (en) | Semiconductor package with heat dissipating structure | |
| US5598031A (en) | Electrically and thermally enhanced package using a separate silicon substrate | |
| US7126218B1 (en) | Embedded heat spreader ball grid array | |
| US6853070B2 (en) | Die-down ball grid array package with die-attached heat spreader and method for making the same | |
| US7202561B2 (en) | Semiconductor package with heat dissipating structure and method of manufacturing the same | |
| US6369455B1 (en) | Externally-embedded heat-dissipating device for ball grid array integrated circuit package | |
| US6081037A (en) | Semiconductor component having a semiconductor chip mounted to a chip mount | |
| US20080001277A1 (en) | Semiconductor package system and method of improving heat dissipation of a semiconductor package | |
| US6501164B1 (en) | Multi-chip semiconductor package with heat dissipating structure | |
| US6538321B2 (en) | Heat sink with collapse structure and semiconductor package with heat sink | |
| US5525835A (en) | Semiconductor chip module having an electrically insulative thermally conductive thermal dissipator directly in contact with the semiconductor element | |
| US6750397B2 (en) | Thermally enhanced semiconductor build-up package | |
| KR960000222B1 (ko) | 히트-싱크를 갖춘 반도체 패키지 | |
| KR20020043395A (ko) | 반도체 패키지 | |
| JPH04287348A (ja) | 半導体装置とその実装方法 | |
| JPH03174749A (ja) | 半導体装置 | |
| KR100474193B1 (ko) | 비지에이패키지및그제조방법 | |
| JPH08264688A (ja) | 半導体用セラミックパッケージ | |
| JP2765242B2 (ja) | 集積回路装置 | |
| JPS6151427B2 (ja) | ||
| JPH0878616A (ja) | マルチチップ・モジュール | |
| KR940010541B1 (ko) | 모듈 패키지 | |
| KR20220077821A (ko) | 자연 대류 유도형 방열판 및 이를 구비한 반도체 패키지 | |
| JP3335657B2 (ja) | 半導体パッケージ | |
| KR200241482Y1 (ko) | 에스·비·지·에이 패키지의 구조 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980514 |