JPH04287326A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH04287326A JPH04287326A JP5181591A JP5181591A JPH04287326A JP H04287326 A JPH04287326 A JP H04287326A JP 5181591 A JP5181591 A JP 5181591A JP 5181591 A JP5181591 A JP 5181591A JP H04287326 A JPH04287326 A JP H04287326A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- insulating layer
- pattern
- dummy pattern
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 23
- 238000004519 manufacturing process Methods 0.000 title claims description 3
- 239000000758 substrate Substances 0.000 claims description 17
- 238000000034 method Methods 0.000 claims description 5
- 239000000463 material Substances 0.000 claims description 2
- 239000005360 phosphosilicate glass Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- OAKJQQAXSVQMHS-UHFFFAOYSA-N Hydrazine Chemical compound NN OAKJQQAXSVQMHS-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000009719 polyimide resin Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は集積回路パターンのうち
の粗な部分にダミーパターンが近接して設けられた半導
体装置に関する。
の粗な部分にダミーパターンが近接して設けられた半導
体装置に関する。
【０００２】
【従来の技術】集積回路を構成する微細パターンのうち
，他のパターンと離れて単独で位置するパターン（孤立
パターン）に近接してダミーパターンが配置される場合
がある。これは，これらパターン上に堆積された絶縁層
の上表面が密集したパターン上から孤立したパターン上
にわたってできるだけ平坦になるようにするためである
。すなわち，ダミーパターンが設けられていない場合に
は，孤立パターンの近傍で上記絶縁層の上表面に急峻な
段差が生じ，この絶縁層上に形成された配線等が前記段
差部分で断線しやすくなる等の障害を防止する目的であ
る。
，他のパターンと離れて単独で位置するパターン（孤立
パターン）に近接してダミーパターンが配置される場合
がある。これは，これらパターン上に堆積された絶縁層
の上表面が密集したパターン上から孤立したパターン上
にわたってできるだけ平坦になるようにするためである
。すなわち，ダミーパターンが設けられていない場合に
は，孤立パターンの近傍で上記絶縁層の上表面に急峻な
段差が生じ，この絶縁層上に形成された配線等が前記段
差部分で断線しやすくなる等の障害を防止する目的であ
る。
【０００３】
【発明が解決しようとする課題】ところで，集積回路の
高速化のために，配線容量をできるだけ小さくすること
が要請されている。しかしながら， 従来は，上記のよ
うな孤立した配線パターンに近接して設けられるダミー
パターンは，配線パターンと同一の導電層をパターニン
グして形成されていた。したがって， 配線パターンは
，このダミーパターンを介して，半導体基板や上層配線
等との間に浮遊容量を持つことになるために，配線容量
が増加する。図２は従来の孤立した配線２とこれに近接
して設けられたダミーパターン１とを示す模式的断面図
であって，Ｃ１はダミーパターン１と配線２間の容量，
Ｃ２は半導体基板３との間の浮遊容量， Ｃ３は配線
を含む上層電極４との間の浮遊容量を示す。図において
符号５および６は絶縁層である。本発明は，これらの容
量を低減し， これにより集積回路の動作速度を向上可
能とすることを目的とする。
高速化のために，配線容量をできるだけ小さくすること
が要請されている。しかしながら， 従来は，上記のよ
うな孤立した配線パターンに近接して設けられるダミー
パターンは，配線パターンと同一の導電層をパターニン
グして形成されていた。したがって， 配線パターンは
，このダミーパターンを介して，半導体基板や上層配線
等との間に浮遊容量を持つことになるために，配線容量
が増加する。図２は従来の孤立した配線２とこれに近接
して設けられたダミーパターン１とを示す模式的断面図
であって，Ｃ１はダミーパターン１と配線２間の容量，
Ｃ２は半導体基板３との間の浮遊容量， Ｃ３は配線
を含む上層電極４との間の浮遊容量を示す。図において
符号５および６は絶縁層である。本発明は，これらの容
量を低減し， これにより集積回路の動作速度を向上可
能とすることを目的とする。
【０００４】
【課題を解決するための手段】上記目的は， 半導体基
板の一表面に形成された配線パターンと，該配線パター
ンと実質的に同一高さの上表面を有する絶縁層から成り
且つ該配線パターンの所定部位に近接して該半導体基板
表面に形成されたダミーパターンと，該ダミーパターン
と異なる材料から成り且つ該配線パターンとダミーパタ
ーンとを覆う絶縁層と，該絶縁層上に形成された導電層
とを有することを特徴とする本発明に係る半導体装置，
または， 半導体基板の一表面に配線パターンを形成
するとともに該配線パターンと実質的に同一の層厚を有
する第１の絶縁層を該半導体基板表面に形成し， 該第
１の絶縁層をパターニングして該配線パターンの所定部
位に近接したダミーパターンを形成し， 該配線パター
ンとダミーパターンが形成された半導体基板表面に第２
の絶縁層を形成し， 該第２の絶縁層上に導電層を形成
する諸工程を含むことを特徴とする本発明に係る半導体
装置の製造方法によって達成される。
板の一表面に形成された配線パターンと，該配線パター
ンと実質的に同一高さの上表面を有する絶縁層から成り
且つ該配線パターンの所定部位に近接して該半導体基板
表面に形成されたダミーパターンと，該ダミーパターン
と異なる材料から成り且つ該配線パターンとダミーパタ
ーンとを覆う絶縁層と，該絶縁層上に形成された導電層
とを有することを特徴とする本発明に係る半導体装置，
または， 半導体基板の一表面に配線パターンを形成
するとともに該配線パターンと実質的に同一の層厚を有
する第１の絶縁層を該半導体基板表面に形成し， 該第
１の絶縁層をパターニングして該配線パターンの所定部
位に近接したダミーパターンを形成し， 該配線パター
ンとダミーパターンが形成された半導体基板表面に第２
の絶縁層を形成し， 該第２の絶縁層上に導電層を形成
する諸工程を含むことを特徴とする本発明に係る半導体
装置の製造方法によって達成される。
【０００５】
【作用】図１に示すように，孤立した配線２に近接して
配置されるダミーパターン１１を， 該配線２と同一の
層厚を有する絶縁層を用いて形成することにより， ダ
ミーパターン１１を介して生じる配線容量が低減可能と
なる。図１におけるその他の部分は図２と同じである。
配置されるダミーパターン１１を， 該配線２と同一の
層厚を有する絶縁層を用いて形成することにより， ダ
ミーパターン１１を介して生じる配線容量が低減可能と
なる。図１におけるその他の部分は図２と同じである。
【０００６】
【実施例】図３を参照して本発明の一実施例の工程を説
明する。同図（ａ） に示すように，例えばシリコンウ
エハから成る半導体基板３上に， ＰＳＧ（燐珪酸ガラ
ス）から成る厚さ０．４ 〜１．０ μｍ 程度の絶縁
層５を形成したのち， 絶縁層５上に厚さ約１μｍのア
ルミニウムから成る導電層を堆積し， これをパターニ
ングして配線パターンを形成する。同図における配線２
は， 前記配線パターンのうちの孤立したものを示す。
明する。同図（ａ） に示すように，例えばシリコンウ
エハから成る半導体基板３上に， ＰＳＧ（燐珪酸ガラ
ス）から成る厚さ０．４ 〜１．０ μｍ 程度の絶縁
層５を形成したのち， 絶縁層５上に厚さ約１μｍのア
ルミニウムから成る導電層を堆積し， これをパターニ
ングして配線パターンを形成する。同図における配線２
は， 前記配線パターンのうちの孤立したものを示す。
【０００７】次いで， 同図（ｂ） に示すように，
半導体基板３上に絶縁層１０を形成する。絶縁層１０は
， 例えばポリイミド樹脂あるいはＰＳＧ のような周
知の絶縁物をスピンコーティングあるいはＣＶＤ（化学
気相成長）法のような周知の方法を適宜用いて形成すれ
ばよい。次いで， 配線２が表出するまで絶縁層１０を
エッチバックしたのち， 絶縁層１０をパターニングし
て， 同図（ｃ） に示すように， 絶縁層１０から成
るダミーパターン１１を形成する。このパターニングは
， 例えばレジストマスクとドライエッチングを用いる
周知のリソグラフ技術により行えばよい。絶縁層１０が
樹脂から成る場合には， 酸素を含有するガスをエッチ
ャントとするドライエッチングを適用すればよい。ポリ
イミド樹脂から成る絶縁層１０の場合には， ヒドラジ
ンをエッチャントとするウエットエッチングが用いるこ
とができる。このようにして， 配線２とほぼ同一高さ
の上表面を有するダミーパターン１１が配線２に近接し
て配置される。
半導体基板３上に絶縁層１０を形成する。絶縁層１０は
， 例えばポリイミド樹脂あるいはＰＳＧ のような周
知の絶縁物をスピンコーティングあるいはＣＶＤ（化学
気相成長）法のような周知の方法を適宜用いて形成すれ
ばよい。次いで， 配線２が表出するまで絶縁層１０を
エッチバックしたのち， 絶縁層１０をパターニングし
て， 同図（ｃ） に示すように， 絶縁層１０から成
るダミーパターン１１を形成する。このパターニングは
， 例えばレジストマスクとドライエッチングを用いる
周知のリソグラフ技術により行えばよい。絶縁層１０が
樹脂から成る場合には， 酸素を含有するガスをエッチ
ャントとするドライエッチングを適用すればよい。ポリ
イミド樹脂から成る絶縁層１０の場合には， ヒドラジ
ンをエッチャントとするウエットエッチングが用いるこ
とができる。このようにして， 配線２とほぼ同一高さ
の上表面を有するダミーパターン１１が配線２に近接し
て配置される。
【０００８】次いで， 同図（ｄ）に示すように、半導
体基板３上に， 例えばＰＳＧ から成る絶縁層６を形
成し， 配線２およびダミーパターン１１を覆う。ダミ
ーパターン１１を近接して設けたことにより， 絶縁層
６の上表面は， 配線２の上からその近傍において平坦
化されている。この絶縁層６上に， 導電層（図示省略
）を堆積し， これをパターニングして上層配線または
電極を形成する。
体基板３上に， 例えばＰＳＧ から成る絶縁層６を形
成し， 配線２およびダミーパターン１１を覆う。ダミ
ーパターン１１を近接して設けたことにより， 絶縁層
６の上表面は， 配線２の上からその近傍において平坦
化されている。この絶縁層６上に， 導電層（図示省略
）を堆積し， これをパターニングして上層配線または
電極を形成する。
【０００９】なお， 上記においてダミーパターン１１
を先に形成し， そののちに配線２を含む配線パターン
を形成してもよいことは言うまでもない。
を先に形成し， そののちに配線２を含む配線パターン
を形成してもよいことは言うまでもない。
【００１０】
【発明の効果】本発明によれば， 高密度集積回路にお
ける密集したパターンから孤立して配置された微細配線
に近接して設けられるダミーパターンが絶縁層から構成
されるために， このダミーパターンを介して形成され
る配線容量が低減され， 該集積回路の高速化を可能と
する効果がある。
ける密集したパターンから孤立して配置された微細配線
に近接して設けられるダミーパターンが絶縁層から構成
されるために， このダミーパターンを介して形成され
る配線容量が低減され， 該集積回路の高速化を可能と
する効果がある。
【図１】 本発明の原理説明図
【図２】 従来の問題点説明図
【図３】 本発明の一実施例の工程説明図
１， １１ ダミーパターン
２ 配線
３ 半導体基板
４ 上層電極
５， ６， １０ 絶縁層
Claims (2)
- 【請求項１】 半導体基板の一表面に形成された配線
パターンと，該配線パターンと実質的に同一高さの上表
面を有する絶縁層から成り且つ該配線パターンの所定部
位に近接して該半導体基板表面に形成されたダミーパタ
ーンと，該ダミーパターンと異なる材料から成り且つ該
配線パターンとダミーパターンとを覆う絶縁層と，該絶
縁層上に形成された導電層とを有することを特徴とする
半導体装置。 - 【請求項２】 半導体基板の一表面に配線パターンを
形成する工程と，該半導体基板表面に該配線パターンと
実質的に同一の層厚を有する第１の絶縁層を形成する工
程と，該第１の絶縁層をパターニングして該配線パター
ンの所定部位に近接したダミーパターンを形成する工程
と，該配線パターンとダミーパターンが形成された半導
体基板表面に第２の絶縁層を形成する工程と，該第２の
絶縁層上に導電層を形成する工程とを含むことを特徴と
する半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5181591A JPH04287326A (ja) | 1991-03-18 | 1991-03-18 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5181591A JPH04287326A (ja) | 1991-03-18 | 1991-03-18 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04287326A true JPH04287326A (ja) | 1992-10-12 |
Family
ID=12897399
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5181591A Pending JPH04287326A (ja) | 1991-03-18 | 1991-03-18 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04287326A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH065594A (ja) * | 1992-04-21 | 1994-01-14 | Nec Corp | 半導体装置及びその製造方法 |
| JP2006066505A (ja) * | 2004-08-25 | 2006-03-09 | Fujikura Ltd | 半導体装置およびこれを備えた電子機器 |
| JP2013069845A (ja) * | 2011-09-22 | 2013-04-18 | Lapis Semiconductor Co Ltd | 半導体装置及びその製造方法 |
| JP2015216293A (ja) * | 2014-05-13 | 2015-12-03 | 日本特殊陶業株式会社 | 配線基板の製造方法及び配線基板 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63107045A (ja) * | 1986-10-23 | 1988-05-12 | Nec Corp | 半導体装置 |
| JPH01303742A (ja) * | 1988-05-31 | 1989-12-07 | Nec Corp | 半導体装置 |
| JPH02262338A (ja) * | 1989-03-31 | 1990-10-25 | Toshiba Corp | 半導体装置の製造方法 |
-
1991
- 1991-03-18 JP JP5181591A patent/JPH04287326A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63107045A (ja) * | 1986-10-23 | 1988-05-12 | Nec Corp | 半導体装置 |
| JPH01303742A (ja) * | 1988-05-31 | 1989-12-07 | Nec Corp | 半導体装置 |
| JPH02262338A (ja) * | 1989-03-31 | 1990-10-25 | Toshiba Corp | 半導体装置の製造方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH065594A (ja) * | 1992-04-21 | 1994-01-14 | Nec Corp | 半導体装置及びその製造方法 |
| JP2006066505A (ja) * | 2004-08-25 | 2006-03-09 | Fujikura Ltd | 半導体装置およびこれを備えた電子機器 |
| JP2013069845A (ja) * | 2011-09-22 | 2013-04-18 | Lapis Semiconductor Co Ltd | 半導体装置及びその製造方法 |
| JP2015216293A (ja) * | 2014-05-13 | 2015-12-03 | 日本特殊陶業株式会社 | 配線基板の製造方法及び配線基板 |
| US9699916B2 (en) | 2014-05-13 | 2017-07-04 | Ngk Spark Plug Co., Ltd. | Method of manufacturing wiring substrate, and wiring substrate |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2964537B2 (ja) | 半導体装置およびその製造方法 | |
| JPH04287326A (ja) | 半導体装置およびその製造方法 | |
| JPH10163198A (ja) | 半導体装置およびその製造方法 | |
| JPS5893353A (ja) | 半導体装置の製造方法 | |
| JPS6035825B2 (ja) | 半導体装置の製造方法 | |
| JPH05175195A (ja) | 半導体装置の製造方法 | |
| JPH05347360A (ja) | 多層配線構造およびその製造方法 | |
| JPS6342144A (ja) | 多層配線構造体 | |
| JPH01189939A (ja) | 半導体集積回路 | |
| JPH04283932A (ja) | 半導体装置およびその製造方法 | |
| KR950010857B1 (ko) | 배선 패턴 형성방법 | |
| JPH0340449A (ja) | 集積回路を有する半導体装置 | |
| JPS58155A (ja) | 半導体装置の製造方法 | |
| JPS6260241A (ja) | 多層配線構造の製造方法 | |
| JPS5877246A (ja) | 多層配線構造の形成方法 | |
| JPS59117236A (ja) | 半導体装置 | |
| JPS59175124A (ja) | 半導体装置の製造方法 | |
| JPH01207949A (ja) | 集積回路装置の電極形成法 | |
| JPS58110055A (ja) | 半導体装置 | |
| JPH02151052A (ja) | 半導体装置の製造方法 | |
| JPS59107542A (ja) | 半導体装置の製造方法 | |
| JPS6211783B2 (ja) | ||
| JPH05347365A (ja) | 半導体装置およびその製造方法 | |
| JPH0222844A (ja) | 半導体集積回路 | |
| JPH0917792A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19970325 |