JPH04284027A - アナログ−デジタル変換装置 - Google Patents
アナログ−デジタル変換装置Info
- Publication number
- JPH04284027A JPH04284027A JP4824591A JP4824591A JPH04284027A JP H04284027 A JPH04284027 A JP H04284027A JP 4824591 A JP4824591 A JP 4824591A JP 4824591 A JP4824591 A JP 4824591A JP H04284027 A JPH04284027 A JP H04284027A
- Authority
- JP
- Japan
- Prior art keywords
- analog
- digital
- frequency
- signal
- resolution
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 21
- 238000000034 method Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 102220184965 rs117987946 Human genes 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、アナログ入力信号の分
解能を可変設定できるアナログ−デジタル変換装置に関
し、特に、信号多重伝送用に好適なアナログ−デジタル
変換装置に関する。
解能を可変設定できるアナログ−デジタル変換装置に関
し、特に、信号多重伝送用に好適なアナログ−デジタル
変換装置に関する。
【０００２】
【従来の技術】従来、アナログ−デジタル（Ａ／Ｄ）変
換装置の分解能、すなわち、アナログ入力信号の電圧値
を何ビットのデジタル値で表わすかは予め固定化され、
デジタル処理装置側の処理ビット数に対応させている。
換装置の分解能、すなわち、アナログ入力信号の電圧値
を何ビットのデジタル値で表わすかは予め固定化され、
デジタル処理装置側の処理ビット数に対応させている。
【０００３】
【発明が解決しようとする課題】しかしながら、信号多
重伝送用アナログ入力装置内にアナログ−デジタル変換
装置を固定的に取付けてしまうと、処理ビット数の変更
に伴うアナログ−デジタル変換装置の分解能の仕様変更
に対して柔軟対応ができず、アナログ入力装置全体を新
規なものに変換しなければならないという不具合があっ
た。
重伝送用アナログ入力装置内にアナログ−デジタル変換
装置を固定的に取付けてしまうと、処理ビット数の変更
に伴うアナログ−デジタル変換装置の分解能の仕様変更
に対して柔軟対応ができず、アナログ入力装置全体を新
規なものに変換しなければならないという不具合があっ
た。
【０００４】そこで、本発明の目的は、上述の点に鑑み
て、アナログ入力信号の分解能を可変設定することの可
能なアナログ−デジタル変換装置を提供することにある
。
て、アナログ入力信号の分解能を可変設定することの可
能なアナログ−デジタル変換装置を提供することにある
。
【０００５】
【課題を解決するための手段】このような目的を達成す
るために、本発明は、入力のアナログ信号の電圧レベル
に対応した周波数のパルス信号を発生する電圧／周波数
変換手段と、当該発生されたパルス信号の周波数を計数
する計数手段と、アナログ−デジタル変換の分解能を指
示する指示手段と、当該指示された分解能に対応させて
、前記計数手段により計数された周波数の値に対して比
例演算を行い、その演算結果をアナログ−デジタル変換
結果として出力する演算手段とを具えたことを特徴とす
る。
るために、本発明は、入力のアナログ信号の電圧レベル
に対応した周波数のパルス信号を発生する電圧／周波数
変換手段と、当該発生されたパルス信号の周波数を計数
する計数手段と、アナログ−デジタル変換の分解能を指
示する指示手段と、当該指示された分解能に対応させて
、前記計数手段により計数された周波数の値に対して比
例演算を行い、その演算結果をアナログ−デジタル変換
結果として出力する演算手段とを具えたことを特徴とす
る。
【０００６】
【作用】本発明では、アナログ信号を電圧／周波数（Ｖ
／Ｆ）変換することにより、アナログ信号のパルス化を
行い、そのパルスの示す周波数の示す値をたとえばビッ
ト選択で比例演算することにより可変のアナログ分解能
に対応させたアナログ−デジタル変換結果を得る。
／Ｆ）変換することにより、アナログ信号のパルス化を
行い、そのパルスの示す周波数の示す値をたとえばビッ
ト選択で比例演算することにより可変のアナログ分解能
に対応させたアナログ−デジタル変換結果を得る。
【０００７】
【実施例】以下、図面を参照して、本発明の実施例を詳
細に説明する。
細に説明する。
【０００８】図１は本発明を適用したアナログ入力装置
の回路構成を示す。
の回路構成を示す。
【０００９】図１において、４つのアナログ信号ＡＩ０
〜ＡＩ３がアナログスイッチ６に入力される。アナログ
スイッチ６は、カウンタ５により順次に指示されたアナ
ログ信号を選択し、電圧／周波数（Ｖ／Ｆ）変換器４に
出力する。
〜ＡＩ３がアナログスイッチ６に入力される。アナログ
スイッチ６は、カウンタ５により順次に指示されたアナ
ログ信号を選択し、電圧／周波数（Ｖ／Ｆ）変換器４に
出力する。
【００１０】Ｖ／Ｆ変換器４は入力のアナログ信号の電
圧値に対応した周波数のパルス信号を発生し、カウンタ
３に出力する。カウンタ３はＶ／Ｆ変換器４の出力パル
スを一定時間計数することによりこのパルスの周波数を
検出する。
圧値に対応した周波数のパルス信号を発生し、カウンタ
３に出力する。カウンタ３はＶ／Ｆ変換器４の出力パル
スを一定時間計数することによりこのパルスの周波数を
検出する。
【００１１】カウンタ３の計数結果は１２ビットのデジ
タル信号でマイクロプロセッサ１に入力される。
タル信号でマイクロプロセッサ１に入力される。
【００１２】マイクロプロセッサ１にはモード設定スイ
ッチ７が接続されており、このモード設定スイッチ７に
より、アナログ−デジタル変換出力を８ビットにするか
１２ビットにするかをマイクロプロセッサ１に指示する
。マイクロプロセッサ１では図２の制御手順を順次に実
行し、カウンタ３から入力される周波数情報を８ビット
または１２ビットのデジタル値に換算する。
ッチ７が接続されており、このモード設定スイッチ７に
より、アナログ−デジタル変換出力を８ビットにするか
１２ビットにするかをマイクロプロセッサ１に指示する
。マイクロプロセッサ１では図２の制御手順を順次に実
行し、カウンタ３から入力される周波数情報を８ビット
または１２ビットのデジタル値に換算する。
【００１３】回路全体はリセット回路２のリセット信号
により初期化される。
により初期化される。
【００１４】このような回路の動作を次に説明する。
【００１５】アナログ入力信号ＡＩ０は０〜ＶＭＡＸ
（Ｖ）の間にあると、これに対応してＶ／Ｆ変換器４の
出力周波数も０〜ｆｍａｘ （２１２−１）の間にある
とする。また、モード設定スイッチ７は８ビットを指示
しているものとする。
（Ｖ）の間にあると、これに対応してＶ／Ｆ変換器４の
出力周波数も０〜ｆｍａｘ （２１２−１）の間にある
とする。また、モード設定スイッチ７は８ビットを指示
しているものとする。
【００１６】アナログスイッチ６により選択されたアナ
ログ入力信号ＡＩ０の示す電圧値ＶはＶ／Ｆ変換器４に
より周波数ｆに変換される。
ログ入力信号ＡＩ０の示す電圧値ＶはＶ／Ｆ変換器４に
より周波数ｆに変換される。
【００１７】マイクロプロセッサ１はモード設定スイッ
チ７の入力指示信号を識別し、１２ビットのアナログ分
解能が指示されていると判別した場合はカウンタ３の１
２ビットの出力ビットｆを全て入力し、その入力結果を
１２ビットのアナログ−デジタル変換結果Ｄ１２として
取り扱う（図２のステップＳ１０→Ｓ１５）。
チ７の入力指示信号を識別し、１２ビットのアナログ分
解能が指示されていると判別した場合はカウンタ３の１
２ビットの出力ビットｆを全て入力し、その入力結果を
１２ビットのアナログ−デジタル変換結果Ｄ１２として
取り扱う（図２のステップＳ１０→Ｓ１５）。
【００１８】また８ビットのアナログ分解能が指示され
ていると判別した場合は、カウンタ３の出力ビットの中
の上位８ビットを入力し、その入力結果を８ビットのア
ナログ−デジタル変換結果Ｄ８ として取り扱う（図２
のステップＳ１０→Ｓ２０）。
ていると判別した場合は、カウンタ３の出力ビットの中
の上位８ビットを入力し、その入力結果を８ビットのア
ナログ−デジタル変換結果Ｄ８ として取り扱う（図２
のステップＳ１０→Ｓ２０）。
【００１９】この信号選択によりＤ１２＝ｆ／ｆｍａｘ
×（２１２−１）の比例演算が行われたことになり、
このときのマイクロプロセッサ１が本発明の演算手段と
して動作する。
×（２１２−１）の比例演算が行われたことになり、
このときのマイクロプロセッサ１が本発明の演算手段と
して動作する。
【００２０】以下、マイクロコンピュータ１は入力アナ
ログ信号がアナログスイッチ６により選択される毎に上
述の手順を繰り返し実行し、アナログ−デジタル変換処
理を行う。
ログ信号がアナログスイッチ６により選択される毎に上
述の手順を繰り返し実行し、アナログ−デジタル変換処
理を行う。
【００２１】このような信号処理によりたとえば、アナ
ログ入力信号が０（ボルト）の場合、デジタル出力値は
８ビット出力および１２ビット出力とも共に“０”であ
り、アナログ入力信号がＶｍａｘ （ボルト）の場合、
８ビットのデジタル出力値は２８−１、１２ビットのデ
ジタル出力値は２１２−１となる。
ログ入力信号が０（ボルト）の場合、デジタル出力値は
８ビット出力および１２ビット出力とも共に“０”であ
り、アナログ入力信号がＶｍａｘ （ボルト）の場合、
８ビットのデジタル出力値は２８−１、１２ビットのデ
ジタル出力値は２１２−１となる。
【００２２】本実施例の他に次の例が挙げられる。
【００２３】１）本実施例では、アナログ分解能を１２
ビット，８ビットへ切換える例を示しているが、任意の
アナログ分解能を設定することができる。
ビット，８ビットへ切換える例を示しているが、任意の
アナログ分解能を設定することができる。
【００２４】この場合、アナログ分解能をスイッチによ
り数値入力し、マイクロプロセッサ１において、カウン
タ３の出力ビットを上位から、上記スイッチにより指示
された個数だけ選択入力する。
り数値入力し、マイクロプロセッサ１において、カウン
タ３の出力ビットを上位から、上記スイッチにより指示
された個数だけ選択入力する。
【００２５】さらに、デジタル処理装置側で必要とする
デジタル値がカウンタ３の出力ビット構成数を越える場
合は、マイクロプロセッサ１にカウンタ３の出力ビット
を全て取り込み、不足個数分だけビット“０”をこの出
力ビットの下位側に付加する。たとえば、アナログ−デ
ジタル変換値を１６ビットとする場合はカウンタ３の出
力値１２ビットに４ビットを付加する。なお、マイクロ
プロセッサ１に対してはモード設定スイッチ７により１
６ビットモードを指示することは言うまでもない。
デジタル値がカウンタ３の出力ビット構成数を越える場
合は、マイクロプロセッサ１にカウンタ３の出力ビット
を全て取り込み、不足個数分だけビット“０”をこの出
力ビットの下位側に付加する。たとえば、アナログ−デ
ジタル変換値を１６ビットとする場合はカウンタ３の出
力値１２ビットに４ビットを付加する。なお、マイクロ
プロセッサ１に対してはモード設定スイッチ７により１
６ビットモードを指示することは言うまでもない。
【００２６】２）本実施例ではアナログ電圧値をデジタ
ル値に、数値変換するために、カウンタ３およびマイク
ロプロセッサ１を用いているが、マイクロプロセッサ１
に変わりメモリを用いることもできる。
ル値に、数値変換するために、カウンタ３およびマイク
ロプロセッサ１を用いているが、マイクロプロセッサ１
に変わりメモリを用いることもできる。
【００２７】この場合、周波数のとり得る値毎に換算結
果をメモリに記憶しておき換算対象の周波数および指示
モードをメモリにアドレス入力して、データ出力側に換
算結果を出力させる。
果をメモリに記憶しておき換算対象の周波数および指示
モードをメモリにアドレス入力して、データ出力側に換
算結果を出力させる。
【００２８】このようなメモリの他、モード設定スイッ
チ７の指示に応じて信号選択回路によりカウンタ３の出
力ビットを選択させることもできる。
チ７の指示に応じて信号選択回路によりカウンタ３の出
力ビットを選択させることもできる。
【００２９】３）本実施例ではＡ／Ｄ変換出力を２進数
形態のデジタル値に変換する例を示したが、アナログ入
力装置を接続するプログラマブルコントローラ（デジタ
ル処理装置）ではＢＣＤ（２値化１０進数）を用いるこ
とがあるので、アナログ値をＢＣＤ値に変換対象に含め
てもよいことは勿論である。この場合はＢＣＤへの換算
式を予め定め、マイクロプロセッサ１やメモリなどの演
算手段がモード設定スイッチ２の指示によりこの換算式
を用いてＢＣＤ値を作成する。
形態のデジタル値に変換する例を示したが、アナログ入
力装置を接続するプログラマブルコントローラ（デジタ
ル処理装置）ではＢＣＤ（２値化１０進数）を用いるこ
とがあるので、アナログ値をＢＣＤ値に変換対象に含め
てもよいことは勿論である。この場合はＢＣＤへの換算
式を予め定め、マイクロプロセッサ１やメモリなどの演
算手段がモード設定スイッチ２の指示によりこの換算式
を用いてＢＣＤ値を作成する。
【００３０】
【発明の効果】以上、説明したように、本発明によれば
、アナログ分解能を可変とすることができるので、１台
のアナログ−デジタル変換装置を、ビット構成数の異な
る複数種のデジタル処理装置に対して汎用的に用いるこ
とができる。また、アナログ−デジタル変換装置を固定
配線しても以後のビット構成数の仕様変更にも対応する
ことができる。
、アナログ分解能を可変とすることができるので、１台
のアナログ−デジタル変換装置を、ビット構成数の異な
る複数種のデジタル処理装置に対して汎用的に用いるこ
とができる。また、アナログ−デジタル変換装置を固定
配線しても以後のビット構成数の仕様変更にも対応する
ことができる。
【図１】本発明を適用したアナログ入力装置の回路構成
を示すブロック図である。
を示すブロック図である。
【図２】図１のマイクロプロセッサ１の実行する制御手
順を示すフローチャートである。
順を示すフローチャートである。
１ マイクロプロセッサ
２ リセット回路
３ カウンタ
４ Ｖ／Ｆ変換器
５ カウンタ
６ アナログスイッチ
７ モード設定スイッチ
Claims (1)
- 【請求項１】 入力のアナログ信号の電圧レベルに対
応した周波数のパルス信号を発生する電圧／周波数変換
手段と、当該発生されたパルス信号の周波数を計数する
計数手段と、アナログ−デジタル変換の分解能を指示す
る指示手段と、当該指示された分解能に対応させて、前
記計数手段により計数された周波数の値に対して比例演
算を行い、その演算結果をアナログ−デジタル変換結果
として出力する演算手段とを具えたことを特徴とするア
ナログ−デジタル変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4824591A JPH04284027A (ja) | 1991-03-13 | 1991-03-13 | アナログ−デジタル変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4824591A JPH04284027A (ja) | 1991-03-13 | 1991-03-13 | アナログ−デジタル変換装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04284027A true JPH04284027A (ja) | 1992-10-08 |
Family
ID=12798061
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4824591A Pending JPH04284027A (ja) | 1991-03-13 | 1991-03-13 | アナログ−デジタル変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04284027A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009268068A (ja) * | 2008-04-04 | 2009-11-12 | Denso Corp | 電圧検出装置、及び電池の状態制御装置 |
-
1991
- 1991-03-13 JP JP4824591A patent/JPH04284027A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009268068A (ja) * | 2008-04-04 | 2009-11-12 | Denso Corp | 電圧検出装置、及び電池の状態制御装置 |
| JP4561921B2 (ja) * | 2008-04-04 | 2010-10-13 | 株式会社デンソー | 電圧検出装置、及び電池の状態制御装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04284027A (ja) | アナログ−デジタル変換装置 | |
| JPH0695129B2 (ja) | 半導体集積回路 | |
| JPS5932993B2 (ja) | 多相インバ−タの電圧制御装置 | |
| JP2616196B2 (ja) | 制御装置の異常検出回路 | |
| JP3322419B2 (ja) | デジタル表示装置 | |
| JPS62205416A (ja) | アナログ入力式デイジタル設定装置 | |
| JP2853723B2 (ja) | パルス幅変調回路 | |
| JPH0736490B2 (ja) | 任意波形発生装置 | |
| JP3601971B2 (ja) | ビットデータ表示システム | |
| JP2766876B2 (ja) | グリッチパターン検出回路 | |
| JPH05304794A (ja) | モータ制御装置 | |
| JP2500755B2 (ja) | 冗長系切替方式 | |
| JPH02165727A (ja) | 逐次比較型ａ／ｄコンバータ及びそれを備えたマイクロコンピユータ | |
| JPH088746A (ja) | Ａ／ｄ変換装置 | |
| JPS6280786A (ja) | 画像処理装置 | |
| JPS5914774B2 (ja) | プログラム進行状態表示装置 | |
| JPH05175839A (ja) | Ａ／ｄ変換器 | |
| JPS6093359A (ja) | レベル弁別回路 | |
| JPH05135190A (ja) | デイジタル・デフアジイフアイヤ回路 | |
| JPH05135184A (ja) | 信号処理装置 | |
| JPH0685804A (ja) | フレームパルス生成回路 | |
| JPH06252757A (ja) | ディジタル・アナログ変換装置 | |
| JPS58121824A (ja) | 信号処理装置 | |
| JPS61199125A (ja) | プログラム選択回路 | |
| JP2000269814A (ja) | アナログ／ディジタル変換回路 |