JPH04274061A - ディジタル信号再生装置 - Google Patents

ディジタル信号再生装置

Info

Publication number
JPH04274061A
JPH04274061A JP3057953A JP5795391A JPH04274061A JP H04274061 A JPH04274061 A JP H04274061A JP 3057953 A JP3057953 A JP 3057953A JP 5795391 A JP5795391 A JP 5795391A JP H04274061 A JPH04274061 A JP H04274061A
Authority
JP
Japan
Prior art keywords
pulse
clock
phase difference
circuit
basic period
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3057953A
Other languages
English (en)
Inventor
Kaori Ichikawa
市川 加織
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Olympus Corp
Original Assignee
Olympus Optical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Olympus Optical Co Ltd filed Critical Olympus Optical Co Ltd
Priority to JP3057953A priority Critical patent/JPH04274061A/ja
Priority to US07/838,558 priority patent/US5291526A/en
Publication of JPH04274061A publication Critical patent/JPH04274061A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/04Speed or phase control by synchronisation signals
    • H04L7/08Speed or phase control by synchronisation signals the synchronisation signals recurring cyclically
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10Digital recording or reproducing
    • G11B20/14Digital recording or reproducing using self-clocking codes
    • G11B20/1403Digital recording or reproducing using self-clocking codes characterised by the use of two levels

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、フロッピーディスク
、磁気カード、光カード、光磁気媒体等の記録媒体に、
MFM変調方式、2−7変調方式等により記録されたデ
ィジタル信号を再生するデイジタル信号再生装置に関す
る。
【0002】
【従来の技術】ディジタル信号の記録再生方式について
はこれまでさまざまな種類のものが提案されてきている
が、記録したディジタル信号を正しく復調するためには
記録媒体と読み取りヘッドの相対移動速度の変動による
再生パルス幅の変動や、媒体上の傷、ゴミなどによる信
号の変動、欠落に対する対策が必要である。
【0003】従来の信号再生装置には、再生されたパル
スと自己発振クロックパルスの位相差を周波数にフィー
ドバックし、再生パルスと読み取りクロックを同期さけ
るPLLによるアナログ方式のものや、再生されたパル
スを基準としてパルス毎に読み取り窓信号を作り出すデ
ィジタル方式の再生装置などがある。前者のアナログ方
式の従来技術としては、一部デジタル化されているが特
公昭57−24700号があげられる。この公報には、
再生されたパルスと自己発振クロックとの位相差をカウ
ントし、そのカウント値を自己発振クロックの周波数に
フィードバックするPLL方式により再生パルスと同期
した読み取りクロックを得、これに基づいて再生パルス
を復調するようにしたものが提案されている。
【0004】後者のディジタル方式による従来技術とし
ては、われわれが先に提案した技術である特願平01−
203803号があげられる。この従来技術を第8図に
よって説明する。再生ヘッドからの再生出力信号は、2
値化した後パルス間隔抽出手段71および同期手段72
にそれぞれ供給し、パルス間隔抽出手段71において再
生出力信号中のパルス列の各パルス間隔を順次計測して
パルス倍数検出手段73に供給する。パルス倍数検出手
段73では、パルス間隔抽出手段71からの各パルス間
隔が予め設定された基本周期Tの何倍に当たるかを検出
してその倍数を基本周期算出手段74に供給する。基本
周期算出手段74では、数パルス分のパルス間隔および
それぞれの基本周期Tに対する倍数値に基づいて新たな
基本周期T’を算出し、これをクロック生成手段75に
供給すると共に、パルス倍数検出手段73に次のパルス
倍数を検出する為の基本周期として供給する。ここで、
基本周期T’は例えば数パルス分のパルス間隔の和を、
それぞれのパルス倍数の和で割ることにより算出する。 なお、この基本周期T’は再生ヘッドと記録媒体との相
対速度変動によって変動するが、数パルス分のパルスを
用いて基本周期T’を算出することにより単発の変動成
分を相殺する事が可能となる。
【0005】クロック生成手段75では、基本周期算出
手段74からの基本周期T’および同期手段72からの
所要の同期信号に基づいて再生出力パルス列を復調する
ための復調クロックを生成して出力すると共に、該復調
クロックおよびその周期T’を同期手段72に供給する
。一方、同期手段72では、2値化した再生出力パルス
と、クロック生成手段75からの復調クロックおよびそ
の周期T’とに基づいて所要の同期信号を得、これをク
ロック生成手段75に供給して、クロック生成手段75
においてその復調クロックを再生出力パルスに所定幅を
もって同期させるようにする。
【0006】すなわち、再生出力中の数個のパルス間隔
からその時点のクロックの基本周期を平均などの方法に
より算出し、算出されたクロックの周期で、到来するパ
ルスと同期させてクロックを生成するものである。この
クロックでデータビットをサンプリングすることにより
、復調データが0か1かを判定するようにしたものであ
る。
【0007】
【発明が解決しようとする課題】しかしながら、特公昭
57−24700号公報におけるように、再生パルスと
自己発振クロックとの位相差を自己発振クロックの周波
数にフィードバックして再生パルスと同期した読み取り
クロックを得るものにあっては、再生パルスと読み取り
クロックとの位相を正しい位相関係に引き込むまでに時
間がかかるという欠点がある。またパルス間隔の大きな
速度変動には追従が遅れるため、再生パルスを正しく復
調できなくなると言う問題があげられる。
【0008】また、特願平01−203803号におい
ては、パルス到来時点での一個のパルスとクロックの位
相差からクロックの位相を決定して復調を行い得る点で
優れているが、各パルス到来毎のクロックの位相の変動
がクロックに直接影響することになり、パルス位置が急
激に変動した場合には誤って復調してしまう恐れがある
。例えば、パルス位置が正常な位置より大きく後ろにず
れ、次のパルスが大きく前にずれた場合には、クロック
ビットとデータビットがずれてしまい、正しい復調が出
来なくなってしまうことがあった。
【0009】本発明の目的は、このような従来の問題点
に着目してなされたもので、記録媒体に記録されたデジ
タル信号の再生装置において、記録媒体の読みとり速度
が変動しても、又、媒体上の傷やごみ等により再生パル
ス幅が変動しても、任意のセルフクロック方式で変調記
録されたデータを正しく復調できるような信号再生装置
を提供することを目的とする。
【0010】
【課題を解決するための手段】上記目的を達成するため
に、記録媒体を読み取って得られるアナログ信号を2値
化して、該記録媒体に記録されたディジタル信号を再生
するディジタル信号再生装置において、2値化した再生
出力中のパルス間隔を抽出するパルス間隔抽出手段と、
該パルス間隔抽出手段で抽出したパルス間隔の基本周期
に対する倍数を検出するパルス倍数検出手段と、予め定
められた順次の複数個の再生出力パルスに対するそれぞ
れのパルス間隔および倍数に基づいて新たな基本周期を
算出する基本周期算出手段と、該基本周期算出手段で算
出した新たな基本周期の復調クロックを生成するクロッ
ク生成手段と、前記再生出力パルスと、前記クロック生
成手段で生成された復調クロックパルスとの位相差を抽
出する位相差抽出手段と、該位相差抽出手段によって抽
出された位相差から位相ズレ量を検出する位相ズレ量検
出手段と、該位相ズレ量検出手段によって算出された位
相ズレ分だけ前記復調クロックの位相をずらして前記再
生出力パルスと同期させるクロック同期手段とを備え、
再生出力中のパルス列の復調を行うように構成する。
【0011】
【作用】以下、本発明の概念を示すブロック図である第
一図に従ってその作用を説明する。再生ヘッドからの再
生出力信号中のパルス列のパルス間隔を抽出するパルス
間隔抽出手段1によって各パルス間隔が計測される。計
測された各パルス間隔が予め設定された基本周期Tの何
倍に当たるかを検出するパルス倍数検出手段2で計測を
行う。数パルス分のパルス間隔とそれぞれの基本周期T
に対する倍数値から、新たな基本周期T’を基本周期算
出手段3で計算する。この周期算出手段3は例えば数パ
ルス分のパルス間隔の和をそれぞれのパルス倍数の和で
割ることによって得られる。この周期T’を用いて復調
用のクロックをクロック生成手段4で生成し、これを同
期手段5によって、もとの再生出力信号と同期させて出
力する。
【0012】位相差抽出手段6は、再生出力信号と生成
された復調クロックとの位相差を検出する。位相ズレ量
算出手段7は検出された位相差を数パルス分累積して、
再生出力信号と生成クロックの位相差を算出するもので
ある。同期手段5は再生出力信号に対して、算出された
ズレ量を加えて同期信号を発生する。
【0013】
【実施例】以下、本発明の一実施例を図に従って説明す
る。第2図は、本発明のディジタル信号再生装置の回路
構成全体を示すブロック図である。11は記録媒体上の
信号を読みとる磁気ヘッド、光学ヘッドなどの再生ヘッ
ドで、ここから読み出されたアナログ信号である再生信
号は、増幅・2値化回路12で整形され、パルス列の再
生出力信号としてパルス間隔抽出回路13に入力される
。と同時に同期回路17および位相差抽出回路21にも
入力される。パルス間隔抽出回路13では再生出力信号
より周波数の高いクロックカウンタによって各再生出力
信号のパルス間隔Pを計測する。計測されたパルス間隔
Pは順次、次のパルス倍数検出回路14に入力すると同
時に記憶回路(メモリ)20にそのパルス間隔Pを記憶
しておく。パルス倍数検出回路14では、計測されたパ
ルス間隔Pを現在の基本周期T(現在の復調クロック周
期Tと同じである)で割ることにより、パルスが周期T
の何倍n(=P/T)になるかを計算する。この数値n
も順次、記憶回路20に記憶していく。
【0014】基本周期算出回路15は、記憶回路に記憶
されたあらかじめ定められた個数分iのパルスのPの和
とnの和から、計算された新たな平均周期T’を算出す
る。すなわち、T’=(P1+P2+・・・+Pi)/
(n1+n2+・・・+ni)である。数個分の和をと
り平均することによってこのパルスのジッタ成分を相殺
する事ができる。再生ヘッドと記録媒体の相対速度変動
にも周期Tが緩やかに追従し、また、記録媒体上の、ゴ
ミや、傷などによる再生信号の揺らぎにも急激に左右さ
れない周期を提供することになる。
【0015】この算出された周期T’はクロック生成回
路16に送られ、周期T’の復調用クロックを生成する
。と同時にパルス倍数検出回路14にフィードバックし
パルス倍数を算出するための新たな基本周期T’を供給
する。また、同期回路17にも入力し、復調クロックの
同期を取るのに使われる。同期回路17は復調用クロッ
クを再生出力信号に同期させるための同期信号をクロッ
ク生成回路16に送出する、と共に復調回路18へも復
調信号と一緒に送出する。この同期信号は、通常、位相
ズレがないときは、再生出力信号のパルスが到来したと
きに発生され、クロック生成装置16は、このパルスの
到来毎に復調クロックに再同期をかける。但し、再生出
力信号のパルスの到来位置が、過去のパルス到来位置か
ら計算して予め定められた位置の範囲(本実施例の場合
は予想される復調クロックの立ち下がり位置より周期T
の±25%の位置を設定している)よりずれていた場合
は、同期回路17は同期信号の送出を行わない。
【0016】そのため復調クロックは再同期をかけられ
ることなく、復調クロック信号を継続する。位相差抽出
回路21は再生信号パルスとクロック生成回路16から
の復調クロックパルスの位相差を抽出して記憶するもの
であり、位相ズレ検出回路22は位相差抽出回路21に
記憶された過去数パルス分の位相差から再生信号と生成
するクロックの位相差を平均値として検出し、正しい同
期タイミングを同期回路17に送出するものである。ジ
ッタの大きいパルスに対しては、同期を行わないことに
より、復調用クロックが乱されることがなく、正しい復
調が可能となる。復調回路18は、制御回路19の復調
開始命令、終了命令などの制御により、再生出力信号か
ら復調用クロックを用いて復調信号をサンプリングする
ことにより、”0”、”1”のデジタルデータの復調を
行うことができる。
【0017】第7図には以上説明したデータの復調に関
するタイミングの信号波形図を示すものである。再生出
力信号の立ち下がりを検知して同期信号を得、基本周期
算出手段から復調クロックを作る。同期信号と復調クロ
ックより得た復調信号により復調用データからデータを
抽出している。例えばMFM変調では、復調用データか
らクロックビットを除去することでデータを得ることが
出来る。
【0018】以下、第2図に示したディジタル信号再生
装置の各部の具体的構成について説明する。第3図は基
本周期算出回路15の一例の構成を示すものである。こ
の基本周期算出回路15は、パルス長レジスタ31、倍
数レジスタ32、パルス長加算回路33、倍数加算回路
34、および割算回路35を有する。パルス長レジスタ
31は、例えばアップカウンタをもって構成し、パルス
間隔抽出回路13からのパルス間隔Pをラッチするよう
にする。また、倍数レジスタ32は、例えばダウンカウ
ンタをもって構成し、パルス倍数検出回路35からの倍
数nをラッチするようにする。パルス長レジスタ31で
ラッチしたパルス間隔Pは記憶回路20に供給すると共
に、パルス長加算回路33に供給する。同様に、倍数レ
ジスタ32でラッチした倍数nは記憶回路20に供給す
ると共に、倍数加算回路34に供給する。
【0019】パルス長加算回路33は、パルス長レジス
タ31からのパルス間隔Pnと、記憶回路20に記憶さ
れているその直前の順次の7個分のパルス間隔Pn−1
・・Pn−7の合計8個のパルス間隔の和Ptを求め、
これを割算回路35に供給する。同様に、倍数加算回路
34は倍数レジスタ32からの倍数nnと、記憶回路2
0に記憶されているその直前の順次の7個分の倍数nn
−1・・nn−7の合計8個の倍数の和ntを求め、こ
れを割算回路35に供給するようにする。割算回路35
では、パルス長加算回路33からのパルス間隔の和Pt
と、倍数加算回路34からの倍数の和ntとに基づいて
Pt/ntを演算して新たな基本周期T’を求め、これ
をパルス倍数検出回路14にフィードバックして次のパ
ルス倍数を検出するための新たな基本周期T’として用
いるようにする。
【0020】このように、基本周期算出回路15で算出
した新たな基本周期T’をパルス倍数検出回路14にフ
ィードバックして次のパルス倍数を検出するための基本
周期として用いるようにすることにより、再生出力信号
のパルス幅の大きな変動にも追従することが可能となる
【0021】第4図はクロック生成回路16の一例の構
成を示すものである。このクロック生成回路16は、基
本周期レジスタ41、ダウンカウンタ42、トグルフリ
ップフロップ43およびOR回路44を有する。基本周
期レジスタ41には、基本周期算出回路15からの基本
周期T’を供給してラッチすると共にT’/2をダウン
カウンタ42へ出力する。ダウンカウンタ42のロード
端子には、同期回路17からの同期信号をOR回路44
を介して供給し、この同期信号に基づいて基本周期レジ
スタ41からの出力をロードして、ロード後原振クロッ
クによりダウンカウンタを開始させるようにする。また
、ダウンカウンタ42においてカウントが終了した時点
で発生するキャリー信号(CO)は、トグルフリップフ
ロップ43に供給すると共に、OR回路44を介してダ
ウンカウンタ42のロード端子に供給し、これによりト
グルフリップフロップ43の出力を反転させると同時に
、ダウンカウンタ42に再度基本周期レジスタ41から
の出力をロードしてダウンカウントを開始させるように
する。
【0022】また、トグルフリップフロップ43には、
そのリセット端子に同期回路17からの同期信号を供給
し、これによりトグルフリップフロップ43をリセット
するようにする。すなわち、同期信号がリセット端子に
入力すると必ず強制的に復調クロックパルスはLOW状
態になり、同期が取られるのである。このようにして、
ダウンカウントが終了する毎にトグルフリップフロップ
43の出力を反転させて周期T’の復調クロックを得る
と共に、この復調クロックを同期回路17からの同期信
号により再生出力信号に所定の幅を持って同期させる。
【0023】第5図は同期回路17、位相差抽出回路2
1および位相ズレ量検出回路22の一例の構成を示すも
のである。また第6図に第5図内の同期状態を説明する
ためのフローチャートを示す。同期回路17は再生出力
信号と復調クロックを同期させるための同期信号を作り
出すものである。クロック生成回路16によって生成さ
れた復調クロックの立ち上がり、立ち下がりを反転検出
回路51によって検出し、ロードパルスをダウンカウン
タ52,53に送出する。ダウンカウンタ52はこのロ
ードパルスによって基本周期レジスタ54から基本周期
T’の1/4をロードし、ダウンカウントを始める。ダ
ウンカウンタ53は52のカウント終了後、カウントを
開始する。ダウンカウンタ52のキャリー出力COと復
調クロックによって再生出力信号の到来する正常区間(
−25%から+25%まで)が得られる(第6図)。
【0024】この同期回路17、位相差抽出回路21、
および位相差ズレ検出回路22の作用を第5図に基づい
て詳説する。ダウンカウンタ52には、反転検出回路5
1への復調クロックの立ち上がり、立ち下がりに従って
発生するロードパルスが入力する。まずロードパルスが
復調クロックの立ち上がりで発生し、ダウンカウンタ5
2のLOAD端子に入力する。するとT’レジスタ54
より基本周期T’の1/4の値が初期値としてD端子よ
り入力設定され、ダウンカウントを開始する。ダウンカ
ウント中のカウント値は、位相比較器57に逐次入力す
る。この位相比較器57には、基準位相差レジスタ56
より基準周期T’の25%の値が入力していると同時に
、再生出力信号の立ち下がりを検出する立ち下がり検出
回路55の生成パルスも入力している。これら3個の入
力(ダウンカウンタのカウント値、基準周期T’の25
%値、再生パルスの有無)が位相比較器57で以下のよ
うに比較される。ダウンカウンタ52が、基準周期の2
5%値より低いカウント値の時に再生パルスの入力が到
着すれば、復調クロックと再生信号の位相差は基準周期
の25%内に在ると判断し、位相比較器57から再生パ
ルスがそのまま位相ズレ無し時同期信号として出力する
。と同時に、位相差メモリ58へは位相差が無しとして
0を出力する。
【0025】一方、ダウンカウント値が基準同期の25
%値より低くならない間に、再生パルスが入力すると、
復調クロックと再生信号の位相差は、基準周期の25%
以上ありと判断し、以下位相差補正を行うため、位相差
メモリ58に位相差として再生パルス入力時のダウンカ
ウント値をメモリする。続いて、ダウンカウンタ52が
更にカウントダウンしてついにキャリー信号COをダウ
ンカウンタ53に出力しダウンカウンタ53がカウント
可能状態となる。反転検出回路51からの復調パルスの
立ち下がりによって発生するロードパルスにより次の半
周期のうちのT’/4分がダウカウンタ53のD端子に
初期設定されダウンカウントが始まる。このカウント値
は逐次位相比較器57に入力し、前記したと同様な動作
により3個の入力値の比較で位相差があるかないかが判
別されるのである。ただし、この場合ダウンカウンタ5
3では復調パルスの立ち下がりからの位相差が25%以
内に入るかどうかがチェックされることになる。結局、
ダウンカウンタ52のキャリー信号COに対して±25
%以内(正常区間)の位相ズレは位相差無しと判断し、
±25%を越えた場合には位相差ズレありと判断する。 位相差ズレありと判断したときは、基準周期T’に累積
位相差を累積個数で割って得る±平均位相差を付加する
ことにより位相補正を行う。
【0026】次に、再生出力信号と、復調クロックとの
位相差が±25%をオーバー(正常区間外にはずれる場
合)した時の位相補正のやり方について説明する。位相
比較器57により基準位相差レジスタ56の設定値(基
準周期T’の25%)とダウンカウンタ52からの逐次
のカウント値とが、立ち下がり検出回路55からの再生
パルスの到来時に比較され、設定値より大きければ、こ
のカウント値(位相差に相当する)を位相差メモリ56
に蓄積記憶する。この累積位相差により平均化回路59
で過去数パルス分の位相差の平均を演算する。この平均
値化によって単発の極端な位相ズレをも平均化が出来、
また漸次の位相ズレにもスムーズに追従できることにな
る。クロック幅レジスタ60では、この平均位相差(±
が存在する)をT’レジスタ54からの基本周期T’に
付加することにより位相差の補正された新たな基本周期
が作成される。ダウンカウンタ61では、補正された位
相タイミングを作りズレあり時同期信号をOR回路62
へ出力する。
【0027】上記構成に基づく信号状態を第5図、第6
図により説明する。立ち下がり検出回路55は、再生出
力信号到来時にその立ち下がりによって再生パルスを送
出する。再生出力信号に変動要因がなく、パルス間隔が
一定ならば再生出力信号と復調クロックの立ち下がりは
一致するはずである(第6図パルスAが相当する)。ヘ
ッドの速度変動や、ゴミや傷による再生出力信号の乱れ
を考慮にいれても、復調クロックの立ち下がり±25%
内の再生出力信号に対しては復調クロックを毎回同期さ
せる。つまり、基準位相差レジスタ56には基本周期T
’の25パーセントの値を設定しておき、再生出力信号
の到来時に、立ち下がり検出回路55から再生パルスが
出力され、このときのダウンカウンタ52、53の値と
比較して、復調クロックの変動が±25パーセント以内
(正常区間内)だったら再生パルスをそのまま同期信号
とし、OR回路62を経て出力する。と同時に位相差メ
モリ58には位相差0が記録される。(同期をとったた
め位相差0となる。)第6図のパルスAがこれにあたり
、再生出力信号到来時の再生パルスがそのまま同期信号
となり、ズレ無し時同期信号として出力されている。
【0028】再生出力信号がこの範囲より遅れてきた場
合(第6図パルスB)には、位相差メモリ58から過去
数パルス分の位相差の平均を取り(平均化回路59)、
その分のクロック幅に変化分を加えて(位相をずらせて
)同期信号を発生する。第6図パルスBがそれに相当し
ズレあり時同期信号に示されるとおりである。この同期
信号をもとに復調クロックが生成される。第6図復調ク
ロックのタイムチャートの下に示されているタイムチャ
ート信号は同期をかけなかった場合の復調クロックを示
すものである。
【0029】逆に再生出力信号が正常区間より早くきた
場合(第6図パルスC)には、第5図ダウンカウンタ5
3の値に−符号をつけたものが位相差となり、平均かさ
れた後の値も−符号ならば、クロック幅レジスタ60に
セットするクロック幅は、クロック幅T’よりも短くし
たものとなり、位相が前にずれることとなる。このよう
な構成によれば、入力再生信号と確実に同期し、かつ、
再生ヘッドと記録媒体の相対速度変動にも緩やかに追従
し、また、記録媒体上の傷、ごみなどによる再生信号の
揺らぎに左右されないクロックにより、正しく復調を行
うことが出来る。すなわち、本実施例によれば、復調ク
ロックの周期は実際の再生出力信号のパルス間隔を平均
計算することによりジッタに影響されにくく、又、常に
再生出力信号と復調クロックの位相を合わせながらも、
大きなジッタのものは選択してゆるやかに位相をずらせ
て合わせることにより、ジッタによる変動を受けにくい
復調クロックを発生することが出来る。
【0030】上記実施例では、位相ズレ量の計算を平均
の手法により行ったが、2乗平均など他の計算方式でも
よく、ジッタの分布に応じたものにすればよい。また、
パルス算出回路の計算のアルゴリズムとして平均を用い
たが、再生出力信号のパルス幅変動を予測するもの、例
えば2乗平均などの他のアルゴリズムでも良いことは言
うまでもない。また、上記実施例では、正常範囲を±2
5%と設定したが、この値は他の値にも設定可能であり
、追従性を可変に設定できる
【0031】
【発明の効果】本発明によれば、記録媒体と読みとりヘ
ッドの相対速度変動による入力パルス幅の変動に追従す
ることが出来、また、記録媒体上の傷やごみによるパル
スの変動や欠落による影響を最小限におさえ、かつ信号
の変動に緩やかに対応することが出来るため、記録デー
タを正しく復調する事が可能になる。また再生出力信号
に対してすぐに引き込みが可能である。
【図面の簡単な説明】
【図1】本発明のディジタル信号再生装置の概念を示す
ブロック図である。
【図2】本発明の実施例のディジタル信号再生装置の全
体回路構成を示すブロック図である。
【図3】本発明の実施例の基本周期算出回路構成を示す
図である。
【図4】本発明の実施例のクロック生成回路構成を示す
図である。
【図5】本発明の実施例の同期回路、位相差抽出回路お
よび位相ズレ量検出回路構成を示す図である。
【図6】本発明の実施例の同期状態を説明するためのフ
ローチャートである。
【図7】本発明のデータの復調のタイミング図である。
【図8】ディジタル信号再生装置の従来技術のブロック
図である。
【符号の説明】
3・・基本周期算出手段 4・・クロック生成手段 5・・同期手段 6・・位相差抽出手段 7・・位相ズレ量検出手段 11・・再生ヘッド 12・・増幅2値化回路 13・・パルス間隔抽出回路 14・・パルス倍数検出回路 15・・基本周期算出回路 16・・クロック生成回路 17・・同期回路 18・・復調回路 19・・制御回路 21・・位相差抽出回路 22・・位相ズレ量検出回路

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】記録媒体を読み取って得られるアナログ信
    号を2値化して、該記録媒体に記録されたディジタル信
    号を再生するディジタル信号再生装置において、2値化
    した再生出力中のパルス間隔を抽出するパルス間隔抽出
    手段と、該パルス間隔抽出手段で抽出したパルス間隔の
    基本周期に対する倍数を検出するパルス倍数検出手段と
    、予め定められた順次の複数個の再生出力パルスに対す
    るそれぞれのパルス間隔および倍数に基づいて新たな基
    本周期を算出する基本周期算出手段と、該基本周期算出
    手段で算出した新たな基本周期の復調クロックを生成す
    るクロック生成手段と、前記再生出力パルスと、前記ク
    ロック生成手段で生成された復調クロックパルスとの位
    相差を抽出する位相差抽出手段と、該位相差抽出手段に
    よって抽出された位相差から位相ズレ量を検出する位相
    ズレ量検出手段と、該位相ズレ量検出手段によって検出
    された位相ズレ分だけ前記復調クロックの位相をずらし
    て前記再生出力パルスと同期させるクロック同期手段と
    を備え、再生出力中のパルス列の復調を行うことを特徴
    とするディジタル信号再生装置。
JP3057953A 1991-02-28 1991-02-28 ディジタル信号再生装置 Pending JPH04274061A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP3057953A JPH04274061A (ja) 1991-02-28 1991-02-28 ディジタル信号再生装置
US07/838,558 US5291526A (en) 1991-02-28 1992-02-19 Digital signal reproducing apparatus for reducing influence by jitter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3057953A JPH04274061A (ja) 1991-02-28 1991-02-28 ディジタル信号再生装置

Publications (1)

Publication Number Publication Date
JPH04274061A true JPH04274061A (ja) 1992-09-30

Family

ID=13070397

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3057953A Pending JPH04274061A (ja) 1991-02-28 1991-02-28 ディジタル信号再生装置

Country Status (2)

Country Link
US (1) US5291526A (ja)
JP (1) JPH04274061A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001292338A (ja) * 2000-04-10 2001-10-19 Sony Corp 同期周波数判別回路、それを用いた画像処理装置、および同期周波数判別方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5479457A (en) * 1993-08-27 1995-12-26 Vlsi Technology Inc. Method and apparatus for attenuating jitter in a digital transmission line
FR2772505B1 (fr) * 1997-12-11 2000-02-25 Atg Sa Procede et dispositif de synchronisation et de rephasage d'horloges d'un lecteur-enregistreur de disque optique et disque optique associe
US6961095B2 (en) * 2000-08-04 2005-11-01 Silicon Image, Inc. Digital display jitter correction apparatus and method
TWI236800B (en) * 2004-06-15 2005-07-21 Tatung Co Ltd Addressing type frequency counter circuit
US9772696B2 (en) * 2014-03-06 2017-09-26 Stmicroelectronics Asia Pacific Pte Ltd System and method for phase error compensation in synchronized devices
US9971421B2 (en) 2014-03-06 2018-05-15 Stmicroelectronics Asia Pacific Pte Ltd System and method for improved synchronization between devices

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5724700A (en) * 1980-06-11 1982-02-09 Japan Organo Co Ltd Dewatering of sludge
US4316284A (en) * 1980-09-11 1982-02-16 Bell Telephone Laboratories, Incorporated Frame resynchronization circuit for digital receiver
US4611335A (en) * 1981-09-30 1986-09-09 Hitachi, Ltd. Digital data synchronizing circuit
JPS62241176A (ja) * 1986-04-14 1987-10-21 Omron Tateisi Electronics Co 再生復調装置
JP2747077B2 (ja) * 1990-02-22 1998-05-06 株式会社東芝 フレーム同期回路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001292338A (ja) * 2000-04-10 2001-10-19 Sony Corp 同期周波数判別回路、それを用いた画像処理装置、および同期周波数判別方法
JP4608727B2 (ja) * 2000-04-10 2011-01-12 ソニー株式会社 同期周波数判別回路、それを用いた画像処理装置、および同期周波数判別方法

Also Published As

Publication number Publication date
US5291526A (en) 1994-03-01

Similar Documents

Publication Publication Date Title
US6633443B1 (en) Peak shift correction circuit and magnetic storage medium playback apparatus
US7469367B2 (en) Phase error determination method and digital phase-locked loop system
JP2830803B2 (ja) 位相検出器及びこれを用いた磁気ディスク装置
JP3479055B2 (ja) ジッタ検出装置及びそれを用いた位相同期ループ回路
JPH04274061A (ja) ディジタル信号再生装置
KR100206330B1 (ko) 디지털비디오디스크 재생시스템의 동기데이터 복원장치 및 방법
JPH11195276A (ja) 同期検出装置及びそれを採用する光ディスク再生装置
US20020126598A1 (en) Phase correction circuit and disk reproduction device using the same
JP2798718B2 (ja) ディジタル信号再生装置
KR100846773B1 (ko) 워블 에러 검출 및 정정 장치와 그를 이용한 위상 동기루프 회로
US5293549A (en) Digital signal apparatus for correctly demodulating data despite a fluctuation in reading rate or variation in regenerated pulse duration due to abnormalities in a recording medium from which data is being read
US5694064A (en) Peak detection circuit and magnetic storage medium playback apparatus
JPH09120648A (ja) 同期及びビット情報検出装置
EP0700045A2 (en) Reference clock generation circuit
JP3809965B2 (ja) データ検出装置
US5583708A (en) Circuit for detecting unrecorded portion of recording medium
KR100339347B1 (ko) 디브이씨알(dvcr)의데이타복원장치
US6107945A (en) Correlated sampled area detector
JPS6155824B2 (ja)
JPH11509027A (ja) 記録担体からのディジタル情報信号再生装置
CN101452712A (zh) 光盘再现装置和锁相环电路
JPH0664846B2 (ja) クロツク信号補間装置
JPH08221907A (ja) デジタルデータ処理回路
JPH05189877A (ja) デジタル信号の再生装置
JPS63272146A (ja) デ−タ再生装置