JPH04263531A - ディジタル無線伝送方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ディジタル無線伝送方
式に関し、特に同期伝送網のデータ系列を無線伝送のデ
ータ系列に速度変換して伝送するディジタル無線伝送方
式に関するものである。

【０００２】現在、同期伝送網ＳＤＨ（Ｓｙｎｃｈｒｏ
ｎｏｕｓ　Ｄｉｇｉｔａｌ　Ｈｉｅｒａｒｃｈｙ）　で
使用されているＳＴＭ−ｎ（以下、ＳＴＭ−１フレーム
の例で説明するが、これはＳＯＮＥＴ（Ｓｙｎｃｈｒｏ
ｎｏｕｓ　Ｏｐｔｉｃａｌ　Ｎｅｔｗｏｒｋ）　でのＳ
ＴＳ−３フレームに相当する）データ系列を無線伝送す
るに際しては、同期伝送網の同期信号と共に無線回線上
での同期信号が必要になる。

【０００３】

【従来の技術】図７は、上記のような従来のディジタル
無線伝送方式が示されており、同図（ａ）　には送信側
のインタフェース部が示されており、同図（ｂ）　には
その受信側のインタフェース部が示されている。

【０００４】まず、同図（ａ）　に示す送信側において
は、並列８ビットで構成されている同期伝送網のＳＴＭ
−１フレームから、並列６ビットで構成されている無線
回線側の６４ＱＡＭ変調方式によるフレームに変換する
ための（従って系列変換が必要なければ除去される）系
列変換部２１と、例えばエラスティックメモリと書込カ
ウンタと読出カウンタとで構成される速度変換部２２と
、この速度変換部２２の出力データ（並列６ビット）に
フレームビットを挿入するフレームビット挿入部２３と
、このフレームビットを挿入したデータに更に補助信号
を挿入する補助信号挿入部２４と、これに更に誤り訂正
ビットを挿入すると共に無線クロックを送出する誤り訂
正ビット挿入部２５とで構成され、これら各部の動作の
タイミング信号がタイミング発生部２６より与えられ、
このタイミング発生部２６は、ＰＬＬ回路２７がＳＴＭ
伝送クロックから、上記のフレームビットや補助信号及
び誤り訂正ビットの冗長信号が挿入されることによるク
ロック速度の上昇に合わせて発生したクロック（速度変
換部２２の読出クロックに相当）に基づいて各タイミン
グ信号を発生している。

【０００５】また、同図（ｂ）　に示す受信側において
は、無線回線から並列６ビットデータを受信してフレー
ムビットからフレーム同期を検出してこの同期信号を抽
出するフレーム同期部３１と、このフレーム同期部３１
を経由したデータ中の誤り訂正を行う誤り訂正部３２と
、更に補助信号を抽出する補助信号抽出部３３と、送信
側と逆に速度変換及び系列変換をそれぞれ行う速度変換
部３４及び系列変換部３５とで構成され、フレーム同期
部３１からの同期信号を受けてタイミング発生部３６が
各部にタイミング信号を与えており、ＰＬＬ回路３７が
伝送されて来た無線クロックに基づいて同期伝送網のＳ
ＴＭ伝送クロックを生成して速度変換部３４と系列変換
部３５に与えている。

【０００６】まず送信側の動作においては、まず同期伝
送網からのＳＴＭ−１フレームの８ビットデータが系列
変換部２１において無線回線フレーム用の６ビットデー
タに変換され、更にＰＬＬ回路２７によりＳＴＭクロッ
クにより速度変換された読出クロックに基づいてタイミ
ング発生部２６からのビット挿入（空きビット形成）の
タイミング信号により速度変換部２２が速度変換された
無線フレームデータを出力する。この無線フレームデー
タには各部２３，２４，２５においてタイミング発生部
２６からの各タイミング信号により上記のビット挿入部
分にフレームビット、補助信号、及び誤り訂正ビットが
挿入されて送出される。

【０００７】このときの同期伝送網の８ビットデータと
無線回線の６ビットデータのフレームフォーマットが図
８に示されており、同図（ａ）　に示すＳＴＭ−１フレ
ームは８ビット並列データであり、１フレームが９つの
サブフレームで構成され、各サブフレームが斜線で示す
９ビットの保守信号等のためのオーバーヘッド部と２６
１ビットの通信データのためのペイロード部とから成り
、全体で２４３０ビットで構成されている。

【０００８】このようなＳＴＭ−１フレームのデータは
、系列変換部２１及び速度変換部２２において、ＳＴＭ
クロックより速度が速い読出クロックＲＣＫにより同図
（ｂ）に示す無線回線側の６並列ビットフレームデータ
に変換され、各サブフレームが１ビットのフレームビッ
トＦ１〜Ｆ８と１ビットの補助信号と８ビットの誤り訂
正ビットとを含む２５５ビットのデータで構成され８つ
のサブフレームで２０４０ビットの１つのマルチフレー
ムを構成している。

【０００９】このような無線フレームデータを受けた受
信側では、図８（ｂ）に示すフレームビットＦ１〜Ｆ８
をフレーム同期部３１で検出して同期信号をタイミング
発生部３６に与えることにより、同図（ａ）　の送信側
との無線回線上の同期を取ることができ、この同期信号
に基づいて無線フレームデータ中の誤り訂正ビットによ
り誤り訂正部３２で誤り訂正を行い、また補助信号抽出
部３３で補助信号を抽出した後、速度変換部３４と系列
変換部３５とにより同図（ａ）　のＳＴＭ−１フレーム
データを同期伝送網に送出する。

【００１０】

【発明が解決しようとする課題】このように従来のディ
ジタル無線伝送方式においては、無線回線上での同期を
取るために送信側において速度変換を行い空きビットを
形成してそこにフレームビットを挿入しているので、こ
の付加ビットのために同じフレーム周期を保持しようと
するとその分だけ伝送速度が上昇してしまい周波数の占
有帯域を広げてしまうという問題点があった。

【００１１】従って、本発明は、同期伝送網のデータ系
列を無線伝送のデータ系列に速度変換して伝送する際に
特別なフレームビットを用いずに冗長信号の伝送を行う
ことができるディジタル無線伝送方式を実現することを
目的とする。

【００１２】

【課題を解決するための手段及び作用】図１はＳＴＭ−
１フレームフォーマットを示したものであり、図８（ａ
）　に示したものと同じフレームフォーマットであるが
、このフレームフォーマット中のサブフレームにおける
斜線で示したオーバーヘッドＡ１，Ａ２，Ｃ１の内、６
バイト分のオーバーヘッドバイトＡ１，Ａ２は元々同期
伝送網においてＳＴＭ−１フレームフォーマットのフレ
ームビットとして機能するものであるが、本発明に係る
ディジタル無線伝送方式では、このオーバーヘッドバイ
トＡ１，Ａ２を無線回線上での同期信号としても用いる
ことにより、上記のような従来の余分なフレームビット
を除去できることに着目したものである。

【００１３】そこで、本発明では、送信側においてこの
図１に示すフレームデータのような所定フォーマットの
伝送路データをそのフレーム周期を有すると共に冗長信
号を挿入した無線フレームのデータに変換して送信し、
また受信側においては、　　該無線フレームデータの所
定フォーマット中のフレームビットＡ１，Ａ２をフレー
ム同期ビットとして検出し該フレーム同期ビットにより
該冗長信号を抽出すると共に該冗長信号のビットを除去
してＳＴＭ−１フレームデータのような上記の伝送路デ
ータに変換している。

【００１４】また、本発明では、上記のような方式を実
現するめためのシステム構成として図２（ａ）　及び（
ｂ）　に原理的に示すように、所定フォーマットの伝送
路データをそのフレームパルスの周期においてＰＬＬ回
路２により伝送路クロックから速度変換された読出クロ
ックで無線フレームデータに変換する速度変換部１と、
該速度変換部１を介して得られる該フレームパルスと該
読出クロックにより該無線フレームデータ内にビット挿
入させるための該速度変換部１へのタイミング信号と該
挿入されたビットを指定するためのタイミング信号を発
生するタイミング発生部３と、該ビット指定のタイミン
グ信号により冗長信号を挿入して送出する冗長信号挿入
部４と、で送信部を構成し、受信データの所定フォーマ
ット中のフレームビットをフレーム同期パルスとして検
出するフレーム同期部５と、該フレーム同期パルスに基
づいてタイミング発生部６から発生された該冗長信号の
ビットを指定するタイミング信号により該フレーム同期
部５からの受信データから冗長信号を抽出する冗長信号
抽出部７と、該タイミング発生部６から発生された該冗
長信号のビットを除去するためのタイミング信号により
ＰＬＬ回路８を介して該冗長信号抽出部７からの出力デ
ータを伝送路データに変換する速度変換部９と、で受信
部を構成することができる。

【００１５】即ち、同図（ａ）　に示す送信側では、図
７（ａ）　の従来例と異なり、フレームビットの挿入を
行わないことを前提に速度変換部１で速度変換（但し、
系列変換は特に行わなくてもよい）を行っており、この
ためＰＬＬ回路２で伝送クロックから無線クロックに速
度上昇して乗り換えるとき、フレームビット分の速度上
昇は回避でき、タイミング発生部３からのタイミング信
号により冗長信号挿入部４で挿入される冗長信号分の速
度上昇で済むことになる。また、このとき、同図と異な
り、フレームパルスを用いることにより伝送フレームデ
ータと無線フレームデータの周期を速度変換部１におい
て一致させている。これは、両フレームデータの周期が
一致しないと、受信側において伝送フレームデータのオ
ーバーヘッドにアクセスすることができず、従って無線
フレームデータから伝送フレームデータが再生できず、
オーバーヘッドバイトＡ１，Ａ２も同期信号として受信
側で検出できないからである。

【００１６】また、図２（ｂ）　に示す受信側では、こ
のようにして送られてきた図１のような無線フレームデ
ータ中のフレームビットＡ１，Ａ２をフレーム同期部５
で検出し、これをフレーム同期信号としてタイミング発
生部６に伝えることにより、タイミング発生部６はタイ
ミング信号を冗長信号抽出部７及び速度変換部９に与え
て冗長信号を抽出すると共に元の伝送フレームデータに
戻して送出する。

【００１７】このようにして送信側で伝送フレームデー
タと無線フレームデータとを一致させた形でフレームビ
ット無しで速度変換送信し、受信側ではフレームデータ
中のフレームビットをフレーム同期信号として検出しこ
れに基づいて冗長信号の抽出・速度変換を行って伝送フ
レームデータを再生することにより、特別なフレームビ
ットによる伝送速度の上昇を抑えることが出来る。

【００１８】

【実施例】図３は、図２（ａ）　に示した本発明に係る
ディジタル無線伝送方式の送信部の実施例を示したもの
で、書込カウンタ１０とエラスティックメモリ（ＥＳ）
１１と読出カウンタ１２とで速度変換部１を構成してお
り、書込カウンタ１０は書込クロックＷＣＫと、入力さ
れる伝送フレームデータＳＴＭ−１のオーバーヘッドバ
イトＡ１，Ａ２に対応してフレームデータの最初の位置
を示すフレームパルスＦＰとを受けて書込パルスＷＰ１
を出力するもの、エラスティックメモリ１１は書込クロ
ックＷＰ１によってフレームデータとフレームパルスＦ
Ｐとを記憶するもの、そして読出カウンタ１２はＰＬＬ
回路２からの読出クロックＲＣＫとタイミング発生部３
からのインヒビット信号ＩＰ１とを受けて読出パルスＲ
Ｐ１をエラスティックメモリ１１に与えるものである。 また、ＰＬＬ回路２は上記の書込パルスＷＰ１及び読出
パルスＲＰ１の位相差により伝送フレームデータのクロ
ック速度と無線フレームデータのクロック速度との予め
定められた比率だけ書込クロックＷＣＫを分周して得ら
れる読出クロックＲＣＫを制御するものである。

【００１９】この読出クロックＲＣＫによってエラステ
ィックメモリ１１から読み出されたフレームパルスＦＰ
はタイミング発生部３に送られ、タイミング発生部３で
はこのフレームパルスＦＰを基準として冗長信号挿入部
４で挿入する冗長信号のビット位置を指定するタイミン
グ信号を発生するが、この冗長信号のビット位置を空け
るため、その位置を指定するインヒビット信号ＩＰ１を
読出カウンタ１２にあたえて１ビットのスロットを挿入
している。

【００２０】このようにして、エラスティックメモリ１
１から読み出されたデータには冗長信号挿入部４で所定
の冗長信号が挿入されて速度変換が施された無線フレー
ムデータとして送信されるが、このフレームデータは入
力される伝送フレームデータのフレームパルスＦＰに従
って書込−読出による速度変換が行われるので、入力デ
ータ−出力データ間のフレーム周期は一致することとな
り、受信側でのオーバーヘッド部へのアクセスが可能と
なりデータが再生できることとなる。

【００２１】図４は、図２（ｂ）　に示した本発明に係
るディジタル無線伝送方式の受信側におけるフレーム同
期部５の実施例を示したもので、受信した無線フレーム
データ（並列８ビット）は８ビット・シフトレジスタ５
１に一旦ラッチされてから次の冗長信号抽出部へ送られ
るが、このとき、シフトレジスタ５１にラッチされた８
ビットのデータ毎に同期パターン検出部５２が同期パタ
ーンをチェックする。即ち、図１に示したＳＴＭ−１フ
レームのオーバーヘッドバイトＡ１，Ａ２は全部で６バ
イト在り、これらの６バイト分のデータを同期パターン
検出部５２によりデコードすることによりこれらがＡ１
−Ａ２のフレームビット（Ａ１：１１１１０１１０，　
Ａ２：００１０１０００）に一致しているか否かを検出
することができる。

【００２２】この結果、一致していればＳＴＭ−１フレ
ームのオーバーヘッドバイトＡ１，Ａ２が検出されたと
して論理「１」の同期信号をタイミング発生部５３に与
えるので、タイミング発生部５３はこの同期信号に基づ
いて各種の冗長信号（誤り訂正ビット、補助信号）のた
めのタイミング信号を発生することとなる。尚、同期保
護部５４は同期パターンが一回だけでなく所定回数一致
検出したときのみ同期信号を発生するもので、これを設
ければ同期保護を図ることができる。

【００２３】図５は、本発明に係るディジタル無線伝送
方式に図７に示した系列変換部２１及び３５をそれぞれ
送信部及び受信部に設けた実施例を示しており、この実
施例では、図２に示した冗長信号挿入部４が補助信号挿
入部４１と誤り訂正ビット挿入部４２とで構成されてお
り、冗長信号抽出部７が誤り訂正部７１と補助信号抽出
部７２とで構成されているが、これらはそれぞれタイミ
ング発生部３及び６から発生されるタイミング信号によ
って指定される補助信号や誤り訂正ビットのビット位置
が異なる点を除けば図７の補助信号挿入部２４及び誤り
訂正ビット挿入部２５並びに誤り訂正部３２及び補助信
号抽出部３３に対応するものである。

【００２４】図６は図５の実施例におけるフレームフォ
ーマットを示したもので、この実施例では８ビットから
６ビットの系列変換を行っているため、図６（ａ）　に
示す通常のＳＴＭ−１フレームデータは２４３０ビット
であるが、同図（ｂ）　のように同じフレーム周期で変
換されて３３３０ビットに速度が上げられている。これ
は、１サブフレーム２７０　×８／６　＝３６０であり
、これに更に無線回線用の冗長信号ビットが１０ビット
付加されることにより３７０　ビットとなって、合計で
２４３０×８／６　×３７０×３６０＝３３３０ビット
となるからである。

【００２５】そして、この系列変換された結果、同図（
ａ）　に斜線で示したオーバーヘッド部は同図（ｃ）　
のように変形されるが、これは図４のフレーム同期部の
実施例の無線データが６ビットの場合であっても次の６
ビット中の２ビット（最初のＡ１の場合）までを加えて
８ビットとすればよいので、全く同様してオーバーヘッ
ドバイトＡ１，Ａ２の同期パターンを検出することがで
きる。

【００２６】

【発明の効果】以上説明した様に、本発明に係るディジ
タル無線伝送方式によれば、所定フォーマットの伝送路
データをそのフレーム周期を有すると共に冗長信号を挿
入した無線フレームのデータに変換して送信し、該無線
フレームデータを受信してその所定フォーマット中のフ
レームビットをフレーム同期ビットとして検出し該フレ
ーム同期ビットにより該冗長信号を抽出すると共に該冗
長信号のビットを除去して該伝送路データに変換するよ
うに構成したので、無線回線上での固有のフレームビッ
トを付加する必要無く、従って伝送速度の上昇を抑える
ことができるので、占有する周波数帯域の広がりを抑え
ることが出来る。

【図面の簡単な説明】

【図１】本発明に係るディジタル無線伝送方式の原理を
説明するための一般的なＳＴＭ−１フレームデータを示
すフォーマット図である。

【図２】本発明に係るディジタル無線伝送方式の送受信
系統を原理的に示したブロック図である。

【図３】本発明に係るディジタル無線伝送方式における
送信側の速度変換部の実施例を示したブロック図である
。

【図４】本発明に係るディジタル無線伝送方式における
受信側のフレーム同期部の実施例を示したブロック図で
ある。

【図５】本発明方式において系列変換を付加したときの
送受信系統の実施例を示すブロック図である。

【図６】図５の実施例の場合の動作を説明するためのフ
レームフォーマット図である。

【図７】従来例の送受信系統の実施例を示したブロック
図である。

【図８】従来例の動作を説明するためのフレームフォー
マット図である。

【符号の説明】

１　　速度変換部 ２　　ＰＬＬ回路 ３　　タイミング発生部 ４　　冗長信号挿入部 ５　　フレーム同期部 ６　　タイミング発生部 ７　　冗長信号抽出部 ８　　ＰＬＬ回路 ９　　速度変換部 尚、図中、同一符号は同一又は相当部分を示す。

Claims (2)

【特許請求の範囲】
1. 【請求項１】　　所定フォーマットの伝送路データをそ
   のフレーム周期を有すると共に冗長信号を挿入した無線
   フレームのデータに変換して送信し、該無線フレームデ
   ータを受信してその所定フォーマット中のフレームビッ
   トをフレーム同期ビットとして検出し該フレーム同期ビ
   ットにより該冗長信号を抽出すると共に該冗長信号のビ
   ットを除去して該伝送路データに変換することを特徴と
   したディジタル無線伝送方式。
2. 【請求項２】　　所定フォーマットの伝送路データをそ
   のフレームパルスの周期においてＰＬＬ回路（２）　に
   より伝送路クロックから速度変換された読出クロックで
   無線フレームデータに変換する速度変換部（１）　と、
   該速度変換部（１）　を介して得られる該フレームパル
   スと該読出クロックにより該無線フレームデータ内にビ
   ット挿入させるための該速度変換部（１）　へのタイミ
   ング信号と該挿入されたビットを指定するためのタイミ
   ング信号を発生するタイミング発生部（３）　と、該ビ
   ット指定のタイミング信号により冗長信号を挿入して送
   出する冗長信号挿入部（４）　と、で送信部を構成し、
   受信データの所定フォーマット中のフレームビットをフ
   レーム同期パルスとして検出するフレーム同期部（５）
   　と、該フレーム同期パルスに基づいてタイミング発生
   部（６）　から発生された該冗長信号のビットを指定す
   るタイミング信号により該フレーム同期部（５）　から
   の受信データから冗長信号を抽出する冗長信号抽出部（
   ７）　と、該タイミング発生部（６）から発生された該
   冗長信号のビットを除去するためのタイミング信号によ
   りＰＬＬ回路（８）　を介して該冗長信号抽出部（７）
   　からの出力データを伝送路データに変換する速度変換
   部（９）　と、で受信部を構成することを特徴としたデ
   ィジタル無線伝送方式。