JPH04262618A - 位相検波器 - Google Patents

位相検波器

Info

Publication number
JPH04262618A
JPH04262618A JP3023449A JP2344991A JPH04262618A JP H04262618 A JPH04262618 A JP H04262618A JP 3023449 A JP3023449 A JP 3023449A JP 2344991 A JP2344991 A JP 2344991A JP H04262618 A JPH04262618 A JP H04262618A
Authority
JP
Japan
Prior art keywords
phase
phase difference
signals
signal
pulse width
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3023449A
Other languages
English (en)
Inventor
Yoshihiro Nukui
貫井　美尋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Priority to JP3023449A priority Critical patent/JPH04262618A/ja
Priority to EP92102607A priority patent/EP0500014B1/en
Priority to DE69200189T priority patent/DE69200189T2/de
Priority to US07/837,206 priority patent/US5266851A/en
Publication of JPH04262618A publication Critical patent/JPH04262618A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D13/00—Circuits for comparing the phase or frequency of two mutually-independent oscillations
    • H03D13/003—Circuits for comparing the phase or frequency of two mutually-independent oscillations in which both oscillations are converted by logic means into pulses which are applied to filtering or integrating means
    • H03D13/004—Circuits for comparing the phase or frequency of two mutually-independent oscillations in which both oscillations are converted by logic means into pulses which are applied to filtering or integrating means the logic means delivering pulses at more than one terminal, e.g. up and down pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0895—Details of the current generators

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は例えばフェイズロック
ループ等に用いられる位相検波器に関する。
【０００２】
【従来の技術】位相検波器の一つの応用例として図４に
示すフェイズロックループがある。フェイズロックルー
プはよく知られているように、位相検波器１と、ローパ
スフィルタ２と、電圧制御発振器３と、１／Ｎ分周器４
とによって構成される。位相検波器１には基準となる周
波数ｆｒ　を持つ信号が入力され、この入力信号ｆｒ　
の位相と、１／Ｎ分周器４から出力される信号ｆｖ　の
位相を比較し、その位相検波出力をローパスフィルタ２
を通じて電圧制御発振器３に与える。電圧制御発振器３
は入力された２信号ｆｒ　とｆｖ　の位相が同位相とな
るように発振周波数ｆｏｕｔ　を制御する。
【０００３】図５に従来の位相検波器１の構成を示す。 位相検波器１は位相差検出器１０とアナログ演算器１４
とによって構成される。位相差検出器１０は二つのＤ形
フリップフロップ１１，１２と一個のナンドゲート１３
とによって構成される位相を比較すべき２信号ｆｖ　と
ｆｒ　はＤ形フリップフロップ１１と１２の各クロック
入力端子ＣＫに入力される。Ｄ形フリップフロップ１１
と１２の各データ入力端子ＤにＨ論理レベルを持つ電圧
ＶＣＣが与えられる。
【０００４】Ｄ形フリップフロップ１１と１２の各出力
端子Ｑにナンドゲート１３が接続され、ナンドゲート１
３の出力をＤ形フリップフロップ１１と１２の各クリア
端子ＣＬＲに与える。従ってＤ形フリップフロップ１１
と１２の出力端子Ｑが共にＨ論理になると、Ｄ形フリッ
プフロップ１１と１２はクリアされ、出力端子Ｑは共に
Ｌ論理状態に戻される。
【０００５】このようにしてＤ形フリップフロップ１１
と１２の出力端子Ｑには図６に示すように入力される２
つの信号ｆｖ　とｆｒ　の位相差φに対応したパルス幅
を持つ位相差信号φｖ　及びφｒ　を得ることができる
。この位相差信号φｖ　，φｒ　をアナログ演算器１４
に与え、アナログ演算器１４の出力に２信号ｆｖ　とｆ
ｒ　との間の位相差φに対応した電圧Ｖｏｕｔ　が得ら
れる。
【０００６】
【発明が解決しようとする課題】図５に示した位相検波
器１の構成において、入力される２信号、ｆｖ　とｆｒ
　の位相差が０に近ずくとＤ形フリップフロップ１１と
１２の出力端子から出力される位相差信号φｖ　，φｒ
　のパルス幅は図６の右側に示すように極めて狭いパル
スとなり、位相信号φｖ　，φｒ　の波高値が不安定と
なる。つまりφ＝０に近ずくに従って位相差信号φｖ　
，φｒ　の波高値が徐々に小さくなってしまう現象が見
られる。
【０００７】この結果φ＝０の近辺では位相差検出器１
０の出力電圧が微少となり感度が低下してしまい、これ
により２信号ｆｖ　とｆｒ　の位相差φと出力電圧Ｖｏ
ｕｔ　との関係は図７に示すように位相差φがφ＝０の
近辺で非直線となり位相検波器１の利得が小さい値にな
る。つまり位相差φがφ＝０の近辺で位相検波器１は不
感帯ΔＤを有し、この不感帯ΔＤの範囲内でフェイズロ
ックループの出力周波数ｆＯＵＴ　が変動する欠点が生
ずる。
【０００８】この発明の目的は入力される２つの信号の
位相差が０の近辺でも利得が低下しない位相検波器を提
供しようとするものである。
【０００９】
【課題を解決するための手段】この発明では２信号の位
相を比較し、その位相差に対応した信号を出力する位相
比較器において、２信号の中の遅相信号の到来を検出す
る手段を設け、この遅相信号の検出タイミングから一定
のパルス幅を有するパルスを２信号の位相差信号に加え
、パルスの加算結果をアナログ演算器に与え、バルス幅
の差に対応した電圧を得るように構成する。
【００１０】この発明の構成によれば２信号の位相差に
対応したパルス幅のパルスに、一定のパルス幅を付加す
る構成としたから、２信号の位相差が０であつても、一
定のパルス幅のパルスが存在する。よってアナログ演算
器は安定に演算動作を行なうことができ、利得の低下を
回避することができる。従ってこの発明によれば位相差
が０の近辺で不感帯が発生することを回避することがで
き、直線性のよい位相検波器を提供することができる。
【００１１】
【実施例】図１にこの発明による位相検波器の一実施例
を示す。図１に示す１０は位相差検出器、１４はアナロ
グ演算器を示す点は従来の技術の説明と同じである。こ
の発明では位相差検出器１０と、アナログ演算器１４と
の間に２信号ｆｖ　とｆｒ　の中の遅相信号の入来を検
出する遅相検出回路１５と、この遅相検出回路１５で遅
相信号の入来を検出した時点で位相差検出器１０から出
力される位相差信号に一定のパルス幅を持つパルスを付
加するパルス付加回路１６とを設けた構成を提案するも
のである。
【００１２】遅相検出回路１５はＤ形フリップフロップ
１５Ａと、このＤ形フリップフロップ１５Ａの二つの出
力端子ＱとＱＱに接続された二つのアンドゲート１５Ｂ
，１５Ｃと、この二つのアンドゲート１５Ｂ，１５Ｃの
出力の論理和を求めるオアゲート１５Ｄとによって構成
することができる。Ｄ形フリップフロップ１５Ａのデー
タ入力端子Ｄとクロック入力端子ＣＫは位相差検出器１
０を構成するＤ形フリップフロップ１１と１２の出力端
子Ｑに接続し、２信号の位相差信号ＡＶ　とＡｒ　を与
える。
【００１３】図の実施例では位相差検出器１０を構成す
る一方のＤ形フリップフロップ１１のクロック入力端子
ＣＫに信号ｆｖ　を与え、このＤ形フリップフロップ１
１の出力端子Ｑに遅相検出回路１５を構成するＤ形フリ
ップフロップ１５Ａのデータ入力端子Ｄを接続し、Ｄ形
フリップフロップ１２のクロック入力端子ＣＫに、信号
ｆｒ　を与え、位相差検出器１０を構成する他方のＤ形
フリップフロップ１２の出力端子Ｑに遅相検出回路１５
を構成するＤ形フリップフロップ１５Ａのクロック入力
端子ＣＫを接続した場合を示す。
【００１４】更にアンドゲート１５Ｂの他方の入力端子
には信号ｆｒ　を与え、アンドゲート１５Ｃの他方の入
力端子には信号ｆＶ　を与える。このように構成するこ
とにより、Ｄ形フリップフロップ１２の出力端子Ｑから
出力される信号Ａｒ　が立上る時点で、信号ｆＶ　が入
力されていれば、つまり信号ｆｒ　が遅相信号である場
合にはこの遅相信号ｆｒ　が立上る時点でＤ形フリップ
フロップ１１はＨ論理を出力している。従って遅相信号
である信号ｆｒ　が立上り、位相差信号Ａｒ　が立上る
とＤ形フリップフロップ１５Ａはフリップフロップ１１
のＨ論理を読込み、出力端子ＱにＨ論理を出力する。従
ってこの場合はアンドゲート１５Ｂが開に制御され遅れ
て入来した信号ｆｒ　がゲート１５Ｂを通じて遅相信号
ｆｒ　として取出される。
【００１５】一方信号ｆｒ　の位相が信号ｆｖ　の位相
より進んでいる場合には信号ｆｒ　が立上る時点で、Ｄ
形フリップフロップ１１はＬ論理を出力している。従っ
て遅相検出回路１５を構成するＤ形フリップフロップ１
５Ａはフリップフロップ１１からＬ論理を読込む。従っ
てこの場合には遅相検出回路１５を構成するＤ形フリッ
プフロップ１５Ａは出力端子ＱＱにＨ論理を出力してい
るからアンドゲート１５Ｃが開に制御され、これにより
遅れて入力される信号ｆｖ　を遅相信号ｆｆｖ　として
取出す。
【００１６】このようにしてアンドゲート１５Ｂと１５
Ｃからは、遅れて入来する側の信号ｆｖ　又はｆｒ　が
遅相信号ｆｆｖ　又はｆｆｒ　として取出される。この
取出された遅相信号ｆｆｖ　又はｆｆｒ　はオアゲート
１５Ｄを通じてパルス付加回路１６に入力される。パル
ス付加回路１６は二つのオアゲート１６Ａと１６Ｂとに
よって構成され、この二つのオアゲート１６Ａと１６Ｂ
の各一方の入力端子に遅相信号ｆｆｖ　又はｆｆｒ　が
入力される。また他方の入力端子にはＤ形フリップフロ
ップ１１と１２の出力端子Ｑから出力される位相差信号
Ａｖ　とＡｒ　とが入力され、これら二つの位相差信号
Ａｖ　とＡｒ　に遅相信号ｆｆｖ　又はｆｆｒ　が付加
される。
【００１７】この様子を図２に示す。図２の例では信号
ｆｖ　が、φだけ進み位相の場合を示す。従って遅相検
出回路１５からは図２Ｅに示すように遅相信号ｆｆｒ　
が取出される。これと共に、Ｄ形フリップフロップ１１
と１２からは位相差信号Ａｖ　とＡｒ　が出力される。 この位相差信号Ａｖ　とＡｒ　に遅相信号ｆｆｒ　が付
加され図２Ｆと図２Ｇに示す信号φｖ　とφｒ　がパル
ス付加回路１６から取出されアナログ演算器１４に入力
される。
【００１８】アナログ演算器１４には一方の信号、図の
例ではφｒ　をインバータ１７で極性反転して与えるか
ら、アナログ演算器１４の出力端子１４ＡからはＨ論理
の時間差φに対応した位相検波出力電圧Ｖｏｕｔ　が出
力される。尚、この実施例ではアナログ演算器１４はト
ランジスタＱ１　，Ｑ２　によって定電流回路を構成し
、これら二つの定電流回路を流れる電流ｉ１　とｉ２　
をスイッチングして同相成分（実質上は逆相成分除去）
を除去する構造を採用した場合を示す。
【００１９】つまり定電流回路を構成するトランジスタ
Ｑ１　とＱ２　を流れる電流ｉ１　とｉ２　はｉ１　＝
ｉ２　に設定される。入力端子１４Ｂと１４Ｃの電位が
例えば共通電位点ＥＲから正負対称の場合はトランジス
タＱ１　とＱ２　を流れる電流ｉ１　とｉ２　は演算増
幅器１４Ｄに流れ込むことなく（ｉＰＤ＝０）ダイオー
ドＤ１　，Ｄ２　を流れ、平衡状態を維持する。従って
入力端子１４Ｂと１４ＣにＨ論理とＬ論理の互に異なる
論理が与えられている場合は演算増幅器１４Ｄの入力電
流ｉＰＤはｉＰＤ＝０である。
【００２０】これに対し入力端子１４Ｂと１４Ｃに同一
の論理が与えられると、共通電位点ＥＲから見て入力端
子１４Ｂと１４Ｃの電位が共に正又は負の方向に偏倚す
るから、電位ｉ１　とｉ２　の流れは不平衡状態となる
。つまり入力端子１４Ｂと１４ＣにＨ論理を入力すると
演算増幅器１４Ｄに＋ｉＰＤが流れる。また入力端子１
４Ｂと１４ＣにＬ論理を入力すると演算増幅器１４Ｄに
は−ｉＰＤが流れる。
【００２１】従って図２に示す例では位相差が生じるφ
の区間だけ演算増幅器１４Ｄに＋ｉＰＤが流れ、φの時
間に対応した電圧Ｖｏｕｔが出力端子１４Ａに出力され
る。 位相差φが限りなく０に近ずいたとしても遅相検出回路
１５はわずかな時間差をとらえて信号ｆｖ　又はｆｒ　
の何れか一方を必ず遅相信号ｆｆｖ　又はｆｆｒ　とし
て検出する。よって位相差φがφ＝０に近ずいてもアナ
ログ演算器１４の入力端子１４Ｂと１４Ｃには遅相信号
ｆｆｖ　又はｆｆｒ　の何れか一方が互いに逆位相で入
力される。よってアナログ演算器１４の出力電圧Ｖｏｕ
ｔ　はＶｏｕｔ　＝０となる。然し乍らφ＝０の状態か
らわずかでも位相差が生じると、アナログ演算器１４の
入力端子１４Ｂと１４Ｃに与えられる信号にパルス幅の
差が生じる。よってそのパルス幅の差がアナログ演算器
１４で演算されるから、パルス幅の差に対応した電圧が
出力され、位相差φがφ＝０の近辺でも直線性よく位相
検波を行なうことができる。
【００２２】図３にこの発明による位相検波器の位相検
波特性を示す。図示するようにこの発明による位相検波
器はπと−πの間で直線性よく位相検波を行なうことが
できる。
【００２３】
【発明の効果】上述したように、この発明によれば位相
差信号ＡＶ　及びＡｒ　に一定のパルス幅を持つ遅相信
号ｆｆｖ　又はｆｆｒ　を付加してアナログ演算器１４
に入力する構造としたから、入力信号ｆｖ　とｆｒ　の
位相差φが０に近ずいても、アナログ演算器１４には必
ず一定パルス幅の遅相信号ｆｆｖ　又はｆｆｒ　が与え
られる。
【００２４】よって、位相差が０の近辺で検出される位
相差信号ＡＶ　，Ａｒ　の波高値が変動し、位相差φ＝
０の近辺で波高値が小さくなったとしても、その影響は
全く受けることがなく、安定に位相検波を行なうことが
でき、不感帯を除去することができる。
【図面の簡単な説明】
【図１】この発明による位相検波器の一実施例を示す接
続図。
【図２】この発明による位相検波器の動作を説明するた
めの波形図。
【図３】この発明による位相検波器の検波特性を説明す
るためのグラフ。
【図４】位相検波器の応用例を説明するためのブロック
図。
【図５】従来の位相検波器の構成を説明するための接続
図。
【図６】従来の位相検波器の動作を説明するための波形
図。
【図７】従来の位相検波器の検波特性を説明するための
グラフ。
【符号の説明】
１　　　　位相検波器 ２　　　　ローパスフィルタ ３　　　　電圧制御発振器 ４　　　　１／Ｎ分周器。 １０　　　　位相差検出器 １１，１２　　　　Ｄ形フリップフロップ１３　　　　
ナンドゲート １４　　　　アナログ演算器 １５　　　　遅相検出回路 １６　　　　パルス付加回路 ｆｖ　，ｆｒ　　　　　２信号 ｆｆｖ　，ｆｆｒ　　　　　遅相信号 Ａｖ　，Ａｒ　　　　　位相差信号

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】　　２信号の位相を比較し、その位相差に
    対応したパルス幅を持つ位相差信号を出力する位相差検
    出器と、２信号の中の遅相信号の到来時点を検出する遅
    相検出回路とを設け、この遅相検出回路の検出タイミン
    グから一定のパルス幅を有するパルスを上記２信号の位
    相差信号に加えるパルス付加回路と、パルス付加回路で
    パルスを付加した信号が与えられパルス幅の差に対応し
    たアナログ電圧を得るアナログ演算器とによって構成し
    た位相検波器。
JP3023449A 1991-02-18 1991-02-18 位相検波器 Pending JPH04262618A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP3023449A JPH04262618A (ja) 1991-02-18 1991-02-18 位相検波器
EP92102607A EP0500014B1 (en) 1991-02-18 1992-02-17 Phase detector
DE69200189T DE69200189T2 (de) 1991-02-18 1992-02-17 Phasendetektor.
US07/837,206 US5266851A (en) 1991-02-18 1992-02-18 Phase detector

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3023449A JPH04262618A (ja) 1991-02-18 1991-02-18 位相検波器

Publications (1)

Publication Number Publication Date
JPH04262618A true JPH04262618A (ja) 1992-09-18

Family

ID=12110815

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3023449A Pending JPH04262618A (ja) 1991-02-18 1991-02-18 位相検波器

Country Status (4)

Country Link
US (1) US5266851A (ja)
EP (1) EP0500014B1 (ja)
JP (1) JPH04262618A (ja)
DE (1) DE69200189T2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006101090A1 (ja) * 2005-03-23 2006-09-28 Advantest Corporation 基準信号に基づいて信号を発生させる発振装置

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5302916A (en) * 1992-12-21 1994-04-12 At&T Bell Laboratories Wide range digital frequency detector
US5493242A (en) * 1993-06-30 1996-02-20 Vlsi Technology, Inc. Status register with asynchronous read and reset and method for providing same
US5422918A (en) * 1993-12-09 1995-06-06 Unisys Corporation Clock phase detecting system for detecting the phase difference between two clock phases regardless of which of the two clock phases leads the other
EP0665650A1 (en) * 1994-01-31 1995-08-02 STMicroelectronics S.A. Low voltage high speed phase frequency detector
KR960006292A (ko) * 1994-07-28 1996-02-23 사또 겐이찌로 주파수위상비교기
JPH08139595A (ja) * 1994-11-11 1996-05-31 Mitsubishi Electric Corp 位相比較回路
US5684805A (en) * 1995-11-30 1997-11-04 Brown; Anthony Kevin Dale Microwave multiphase detector
JPH09251651A (ja) * 1996-03-15 1997-09-22 Toshiba Corp 位相差電圧生成回路
US5703502A (en) * 1996-05-30 1997-12-30 Sun Microsystems, Inc. Circuitry that detects a phase difference between a first, base, clock and a second, derivative, clock derived from the base clock
US6002282A (en) * 1996-12-16 1999-12-14 Xilinx, Inc. Feedback apparatus for adjusting clock delay
US5977801A (en) * 1997-07-07 1999-11-02 International Business Machines Corporation Self-resetting phase/frequency detector with reduced dead zone
US5936430A (en) * 1997-07-21 1999-08-10 Hewlett-Packard Company Phase detection apparatus and method
DE69811262T2 (de) * 1997-10-10 2003-11-27 Rambus Inc Verfahren und vorrichtung zur ausfallsicheren resynchronisation mit minimaler latenzzeit
US6429694B1 (en) * 1998-03-02 2002-08-06 International Business Machines Corporation Apparatus and method in an integrated circuit for delay line phase difference amplification
US6064235A (en) * 1998-03-18 2000-05-16 International Business Machines Corporation Shared path phase detector
EP0991193A1 (fr) * 1998-09-29 2000-04-05 Koninklijke Philips Electronics N.V. Appareil radioélectrique comportant un synthétiseur de fréquence et discriminateur de phase pour un tel appareil
US6407599B1 (en) 2000-05-10 2002-06-18 Eastman Kodak Company Method and apparatus for determining a digital phase shift in a signal
US6868135B1 (en) 2000-05-18 2005-03-15 Eastman Kodak Company Method and apparatus for correcting for a phase shift between a transmitter and a receiver
US20020140461A1 (en) * 2000-06-02 2002-10-03 Enam Syed K. Low voltage differential signaling output buffer
US6304115B1 (en) * 2000-07-19 2001-10-16 Marconi Communications, Inc. Phase locked loop having DC bias circuitry
US6441691B1 (en) * 2001-03-09 2002-08-27 Ericsson Inc. PLL cycle slip compensation
US6778026B2 (en) 2002-01-15 2004-08-17 Microtune (San Diego), Inc. High-speed phase frequency detection module
JP2005532016A (ja) 2002-06-28 2005-10-20 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 自動周波数同調位相ロックループ
US6729994B1 (en) * 2002-10-29 2004-05-04 General Motors Corporation Multi-speed transmission mechanisms with three planetary gearsets and clutch input
US7461314B2 (en) * 2003-06-06 2008-12-02 Advantest Corporation Test device
GB2426879C (en) * 2003-12-12 2008-01-21 Qualcomm Inc A phase locked loop that sets gain automatically
US7038497B2 (en) * 2004-04-28 2006-05-02 Seiko Epson Corporation Differential current mode phase/frequency detector circuit
US7411426B2 (en) * 2004-07-20 2008-08-12 Exar Corporation Phase detector for RZ
US20060017471A1 (en) * 2004-07-20 2006-01-26 Exar Corporation Phase detector
US8585050B2 (en) 2011-12-06 2013-11-19 Eastman Kodak Company Combined ultrasonic-based multifeed detection system and sound-based damage detection system
US9285206B1 (en) 2012-02-07 2016-03-15 Pile Dynamics, Inc. Measurement device for pile displacement and method for use of the same
EP3234619A1 (en) * 2014-12-19 2017-10-25 Leonardo Mw Ltd Digital phase meter and phase detection method

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4246497A (en) * 1978-09-29 1981-01-20 Neil Brown Instruments Systems, Inc. Phase measuring circuit
US4264866A (en) * 1979-01-04 1981-04-28 Ladislav Benes Frequency and phase comparator
US4308500A (en) * 1979-12-14 1981-12-29 Rca Corporation Incremental encoder for measuring positions of objects such as rotating shafts
US4337435A (en) * 1980-06-10 1982-06-29 Westinghouse Electric Corp. Digital phase sequence detector
US4378509A (en) * 1980-07-10 1983-03-29 Motorola, Inc. Linearized digital phase and frequency detector
US4712060A (en) * 1986-08-29 1987-12-08 Board Of Regents The University Of Texas System Sampling average phase meter
US4901026A (en) * 1987-07-01 1990-02-13 Rockwell International Corporation Phase detector circuit having latched output characteristic
US4987387A (en) * 1989-09-08 1991-01-22 Delco Electronics Corporation Phase locked loop circuit with digital control
JPH0736515B2 (ja) * 1989-09-14 1995-04-19 株式会社東芝 位相比較器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006101090A1 (ja) * 2005-03-23 2006-09-28 Advantest Corporation 基準信号に基づいて信号を発生させる発振装置
US7605621B2 (en) 2005-03-23 2009-10-20 Advantest Corporation Oscillating apparatus

Also Published As

Publication number Publication date
DE69200189D1 (de) 1994-07-21
EP0500014B1 (en) 1994-06-15
DE69200189T2 (de) 1994-11-17
EP0500014A3 (en) 1992-12-30
US5266851A (en) 1993-11-30
EP0500014A2 (en) 1992-08-26

Similar Documents

Publication Publication Date Title
JPH04262618A (ja) 位相検波器
US4970475A (en) Linearized three state phase detector
US5963059A (en) Phase frequency detector having reduced blind spot
EP0829135B1 (en) Phase shifting circuit and method for providing a phase shift
JP3375584B2 (ja) 周波数比較器とそれを備えた位相同期回路
JPH08237120A (ja) 位相同期ループにおいて使用する周波数検出回路のための方法および装置
US6054903A (en) Dual-loop PLL with adaptive time constant reduction on first loop
KR960001075B1 (ko) 위상 검출기
GB2330966A (en) Phase detection apparatus and method
US20020000836A1 (en) Phase detector
US5500627A (en) Precision duty cycle phase lock loop
KR950013046A (ko) 위상록 루프회로
US6064235A (en) Shared path phase detector
US6114889A (en) Phase locked loop for recovering clock
JPH0221724A (ja) 位相同期回路
JP2692394B2 (ja) 位相周波数比較器
JPH04337924A (ja) 同期検出回路
JPS62200823A (ja) 位相同期発振器の周波数ドリフト検出回路
US20200328749A1 (en) Phase-frequency detector
JP3266125B2 (ja) 位相差検出回路
KR930004859B1 (ko) 위상 고정 루프 회로의 위상 검출장치
JPH02100421A (ja) Ｖｃｏスイッチングスイープ方式
JPS60223224A (ja) 位相同期回路
JPS60223225A (ja) 位相同期回路
JPS6342522A (ja) 位相同期ル−プ回路

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19990323