JPH04255098A - 分周回路 - Google Patents

分周回路

Info

Publication number
JPH04255098A
JPH04255098A JP3015102A JP1510291A JPH04255098A JP H04255098 A JPH04255098 A JP H04255098A JP 3015102 A JP3015102 A JP 3015102A JP 1510291 A JP1510291 A JP 1510291A JP H04255098 A JPH04255098 A JP H04255098A
Authority
JP
Japan
Prior art keywords
alarm
frequency dividing
output
circuit
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP3015102A
Other languages
English (en)
Inventor
Toshiaki Okubo
利明 大久保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP3015102A priority Critical patent/JPH04255098A/ja
Publication of JPH04255098A publication Critical patent/JPH04255098A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Emergency Alarm Devices (AREA)
  • Monitoring And Testing Of Transmission In General (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は2つの周期を持つ分周回
路に関する。電子システム、通信システム等において、
システム自身がシステムの監視を行いシステムが正常状
態であるか、異常状態であるかを監視するシステム監視
が広く採用されている。
【0002】このような、異常状態を検出して警報信号
を発生、停止させるときは、異常状態がある一定の時間
継続した場合に警報検出とし、警報検出状態で正常状態
に復帰したときは、その時間が定められた時間以上継続
したときを警報解除としている。
【0003】一般的には、警報解除時間は警報検出時間
より長く設定しており、この時間設定は、入力クロック
信号を分周し、その出力を計数することにより、基準時
間を設定している。したがって、警報検出時間と警報解
除時間を設定するための分周回路の分周比は異なってい
る。
【0004】かかる分周回路は分周比を変更した直後の
最初のパルスから正しい周期でパルスを出力できること
が要求されている。
【0005】
【従来の技術】図4は従来例を説明する図を示す。図中
の11は1/N分周回路、21は1/M分周回路、31
はセレクタ、40は警報検出回路、警報解除回路よりな
る警報回路である。
【0006】図5は従来例のタイムチャートを示す。図
中の■〜■は図4に示す各点の信号波形を示す。図4の
回路の動作を図5のタイムチャートにより説明する。こ
こでは、N=7、M=2の動作の例である。
【0007】■  入力クロック信号(以下CLKと称
する)である。 ■  CLK■を1/7に分周した1/N分周回路11
の出力である。 ■  1/N分周回路11の出力を1/2に分周した1
/M分周回路21の出力である。
【0008】■  最初の状態は正常状態であり、警報
回路40は■の出力を計数し、所定のパルス数計数した
ときに、警報検出として「ハイ」レベルを出力する。警
報検出の「ハイ」レベルはセレクタ31を切り替える選
択信号となり、■の出力を警報回路40に出力する。
【0009】■  セレクタ31の出力である。切替え
は■の警報回路40の出力により行われる。
【0010】
【発明が解決しようとする課題】図4の回路では、1/
N分周回路11と1/M分周回路21の出力をセレクタ
31に入力し、警報回路40の出力によりセレクタ31
を制御して何れかを選択して出力している。
【0011】警報回路40にて警報を検出して、セレク
タ31を切替えたとき、1/M分周回路21が動作する
位相は規定されていないので、セレクタ31の出力する
最初のパルスは図5に示すように位相が不確定となり、
2番目のパルス以降が正常な周期で出力される。
【0012】本発明は2つの分周比を持つ分周回路にお
いて、分周比を切替えたときに、最初のパルスから正し
い周期で動作する分周回路を実現しようとする。
【0013】
【課題を解決するための手段】図1は本発明の原理を説
明するブロック図である。図中の10は入力クロック信
号を分周する第1の分周手段であり、20は第1の分周
手段10の出力を分周する第2の分周手段であり、30
は第1の分周手段10の出力と第2の分周手段20の出
力を入力とし、その何れかを選択して出力する選択手段
である。
【0014】また、40は警報検出状態が第1の所定の
時間継続したときに警報検出とし、警報解除状態が第2
の所定の時間継続したときに警報解除とする警報回路で
あり、50は警報検出出力の立ち上がりを検出し、該検
出出力により第2の分周手段20を初期設定する立ち上
がり検出手段であり、警報回路40で警報検出し、第2
の分周手段20の出力を選択するときに、警報検出信号
の立ち上がりを検出し、その出力で第2の分周手段20
を初期設定する。
【0015】
【作用】警報回路40では警報検出状態が第1の所定の
時間継続したときに警報検出とし、警報解除状態が第2
の所定の時間継続したときに警報解除としている。
【0016】第1の所定の時間の検出には第1の分周手
段10の出力を計数し、第2の所定の時間の検出には第
2の分周手段20の出力を計数する。警報回路40で警
報信号を検出し、検出出力で選択手段30を切替え、第
2の分周手段20の出力を選択する。これと同時に、警
報検出信号の立ち上がりを検出し、その出力で第2の分
周手段20を初期設定し、初期状態から動作開始させる
ことにより、分周比を切替えた最初のパルスから正しい
周期で動作することが可能となる。
【0017】
【実施例】図2は本発明の実施例を説明する図である。 図中の1/N分周回路11、1/M分周回路21、セレ
クタ31、警報回路40は図4の従来例で説明したのと
同一物である。
【0018】本実施例においては、図4に示した従来例
の回路に警報回路40の出力を遅延させる遅延回路32
と、警報回路40の出力の立ち上がりを検出する微分回
路51と、微分回路51の出力と初期設定入力を入力と
して、1/M分周回路21を初期設定するゲート回路5
2を設けた例である。
【0019】図3は本発明の実施例のタイムチャートを
示す。図中の■〜■は図2に示す各点の信号波形を示す
。図2の回路の動作を図3のタイムチャートにより説明
する。ここでは、N=7、M=2の動作の例である。
【0020】■  CLKである。 ■  CLK■を1/7に分周した1/N分周回路11
の出力である。 ■  最初の状態は正常状態であり、警報回路40は■
の出力を計数し、所定の数に達したので警報検出とし、
「ハイ」レベルを出力する。
【0021】■  微分回路51にて、■の出力を微分
した出力であり、■が「ハイ」レベルとなった立ち上が
りで「ロウ」レベルのパルスを出力する。 ■  1/N分周回路11の出力を1/2分周した1/
M分周回路21の出力である。
【0022】■  セレクタ31を切替えるための■を
遅延させた出力であり、セレクタ31の切替時に異常動
作を起こさないよう、1/N分周回路11、微分回路5
1の出力変化点を避けるようなタイミングに設定してい
る。
【0023】■  ■の出力でセレクタ31を切替えた
出力であり、■により、1/M分周回路21を初期設定
することにより、分周回路の周期を切替えた最初のパル
スから正しい周期で動作することが可能となる。
【0024】微分回路51の出力で初期設定しない場合
には、従来例の動作と同じになり、■の破線にて示すパ
ルスが出力し、分周回路の周期を切替えた最初のパルス
の位相は不確定となる。
【0025】
【発明の効果】本発明によれば、2つの分周比をもつ分
周回路の分周周期を切替える場合、切替信号の立ち上が
りを検出して、該出力により分周回路を初期設定するこ
とにより、分周周期を切替えた最初のパルスから正しい
タイミングで動作することが可能な分周回路を実現する
ことができる。
【図面の簡単な説明】
【図1】  本発明の原理を説明するブロック図
【図2
】  本発明の実施例を説明する図
【図3】  本発明
の実施例のタイムチャート
【図4】  従来例を説明す
る図
【図5】  従来例のタイムチャート
【符号の説明】
10  第1の分周手段            11
  1/N分周回路 20  第2の分周手段            21
  1/M分周回路 30  選択手段                 
 31  セレクタ32  遅延回路        
          40  警報回路50  立ち上
がり検出手段        51  微分回路52 
 ゲート回路

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】  2つの分周比を持つ分周回路であって
    、入力クロック信号を分周する第1の分周手段(10)
    と、前記第1の分周手段(10)の出力を分周する第2
    の分周手段(20)と、前記第1の分周手段(10)の
    出力と前記第2の分周手段(20)の出力を入力とし、
    その何れかを選択して出力する選択手段(30)と、警
    報検出状態が第1の所定の時間継続したときに警報検出
    とし、警報解除状態が第2の所定の時間継続したときに
    警報解除とする警報回路(40)と、警報検出出力の立
    ち上がりを検出し、該検出出力により前記第2の分周手
    段(20)を初期設定する立ち上がり検出手段(50)
    とを備えたことを特徴とする分周回路。
JP3015102A 1991-02-06 1991-02-06 分周回路 Withdrawn JPH04255098A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3015102A JPH04255098A (ja) 1991-02-06 1991-02-06 分周回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3015102A JPH04255098A (ja) 1991-02-06 1991-02-06 分周回路

Publications (1)

Publication Number Publication Date
JPH04255098A true JPH04255098A (ja) 1992-09-10

Family

ID=11879479

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3015102A Withdrawn JPH04255098A (ja) 1991-02-06 1991-02-06 分周回路

Country Status (1)

Country Link
JP (1) JPH04255098A (ja)

Similar Documents

Publication Publication Date Title
JPS62151053A (ja) ノイズ除去回路
US6819153B2 (en) Semiconductor device for clock signals synchronization accuracy
EP0740423A2 (en) Digital phase-locked loop
US4763341A (en) Digital timing using a state machine
JPH04222130A (ja) 干渉検出回路
CN111913038A (zh) 一种多路时钟信号频率检测装置和方法
US6246261B1 (en) Circuit for detecting the disappearing of a periodic signal
US6898725B2 (en) Method for adjusting system clocks using dynamic clock ratio detector to detect clock ratio between clock domain of driver and counting receiver clock domain
JPH04255098A (ja) 分周回路
EP0673121A2 (en) Phase lock detector
JPS62251674A (ja) 周波数異常検出回路
US6163164A (en) Noise detection circuit
US6072338A (en) Method of and device for determining pulse width
JP2724781B2 (ja) 誤り率検出回路
US7091764B2 (en) Duty distortion detector
JP3450312B2 (ja) 高速エラー検出回路
US6859912B2 (en) Method and circuit arrangement for clock recovery
KR930010918B1 (ko) 분산형 프레임 구조의 병렬 프레임 검출회로
JP3025702B2 (ja) ロック検出回路
JP2809202B2 (ja) クロック切り替え回路及びこれを用いたクロック乗せ換え装置
CA1079368A (en) Tone detection synchronizer
SU1751774A1 (ru) Многоканальный интерфейс
JP3819359B2 (ja) マルチシンク型表示装置
JPH11153985A (ja) 位相調整回路
JPH04363914A (ja) 同期クロック発生回路

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19980514