CN111913038A - 一种多路时钟信号频率检测装置和方法 - Google Patents

Abstract

本发明公开了一种多路时钟信号频率检测装置，包括，控制模块、时钟切换模块和频率检测模块；所述控制模块设置为，根据预设的检测配置参数，依次指示所述时钟切换模块切换多路时钟信号中的一路为要进行检测的时钟信号，并将收到的检测结果保存为该路时钟信号的检测结果；所述时钟切换模块设置为，根据所述控制模块的指示，从接入的所述多路时钟信号中，确定要进行检测的一路时钟信号，输出到所述频率检测模块；所述频率检测模块设置为，对输入的所述一路时钟信号进行频率检测，并输出检测结果到所述控制模块。本发明还公开了一种多路时钟信号频率检测的方法。

Description

一种多路时钟信号频率检测装置和方法

技术领域

本发明涉及计算机技术领域，尤指一种多路时钟信号频率检测装置和方法。

背景技术

芯片时钟源的正常与稳定，在芯片工作中起着至关重要的作用。芯片时钟源的异常会导致芯片性能下降，甚至有可能导致芯片无法正常工作。同时，在芯片安全技术领域，很多是通过对时钟源的攻击，来测算芯片功耗等特性的方法实现对芯片的攻击。因此对于时钟源的频率检测非常重要。现代芯片设计中，根据功耗及应用不同，往往存在很多路时钟源，因此需要对多路时钟源进行频率检测。

现有的频率检测方法，通常为只对一路时钟源进行检测，对多路时钟源进行检测时，使用了多个频率检测模块，其原理还是每一路时钟源配备一套检测电路，增加了电路数量，使得芯片面积变大，造成了成本的提升。

如何有效缩减芯片面积，降低成本，也成为多路时钟信号检测领域需要解决的问题。

发明内容

为了解决上述技术问题，本发明实施例提供了一种多路时钟信号频率检测装置和方法，通过一个频率检测模块完成对多路时钟的动态轮询检测，具电路数量少，电路面积小，成本的低优点。

本发明实施例提供一种多路时钟信号频率检测装置，包括，

控制模块、时钟切换模块和频率检测模块；

所述控制模块设置为，根据预设的检测配置参数，依次指示所述时钟切换模块切换多路时钟信号中的一路为要进行检测的时钟信号，并将收到的检测结果保存为该路时钟信号的检测结果；

所述时钟切换模块设置为，根据所述控制模块的指示，从接入的所述多路时钟信号中，确定要进行检测的一路时钟信号，输出到所述频率检测模块；

所述频率检测模块设置为，对输入的所述一路时钟信号进行频率检测，并输出检测结果到所述控制模块。

本发明实施例还提供一种多路时钟信号频率检测方法，包括，

根据预设的检测配置参数，依次指示时钟切换模块切换多路时钟信号中的一路为要进行检测的时钟信号；

根据所述控制模块的指示，从接入的所述多路时钟信号中，确定要进行检测的一路时钟信号，输出到频率检测模块；

所述频率检测模块对输入的所述一路时钟信号进行频率检测，输出检测结果。

可以看到，本发明实施例通过共用一个频率检测模块，根据配置轮流对多个时钟源的时钟信号分别进行检测，实现了多路时钟检测装置的小型化、低成本。

附图说明

图1为实施例一提供的一种多路时钟信号频率检测装置的结构图；

图2为实施例一中控制模块的工作流程图；

图3为实施例一中a路时钟信号检测流程图；

图4a-4f为实施例一中检测波形仿真图；

图5为实施例二中提供的一种多路时钟信号频率检测装置的结构图；

图6为实施例三提供的一种多路时钟信号频率检测方法流程图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面将结合附图及具体实施例对本发明作进一步的详细描述。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互任意组合。

实施例一

本实施例以图1所示的a-d四路时钟源的时钟信号检测为例。

本发明实施例提供一种多路时钟信号频率检测装置10，其结构如图1所示，包括：

主要包括控制模块101、时钟切换模块102和频率检测模块103。

控制模块101，设置为实现对时钟切换模块102和频率检测模块103的控制作用及对检测结果的处理保存作用。

时钟切换模块102，设置为实现对各个时钟源的时钟信号的选择切换功能。

频率检测模块103设置为对输入时钟进行频率检测，并给出输出检测结果。通过控制模块102及时钟切换模块完成对被检测时钟源的选择切换来实现用一个频率检测模块103进行对多路时钟源的动态轮询检测功能。

其中，所述控制模块101，设置为根据预设的检测配置参数实现对时钟切换模块102和频率检测模块103的控制；所述检测配置参数至少包括：检测顺序、检测时间。例如，本实施例中，按照a，b，c，d的顺序进行轮询检测，检测间隔时间为25微秒。本领域技术人员可以据此预设其他参数，例如，只检测部分时钟信号，调整检测顺序或检测时间等，不限于本实施例所示例的方式。

可选地，所述多路时钟信号频率检测装置还包括自检功能，将标准时钟信号clk_selfcheck也接入所述时钟切换模块102，当所述时钟切换模块102切换所述标准时钟信号并输入频率检测模块103时，即进行所述多路时钟信号频率检测装置的自检。

所述控制模块101的工作流程如图2所示，当开始正常检测或自检时，先关闭所有时钟状态，清除各个控制信号，该步骤的目的是保证异常退出检测后很快再次进入检测状态时，上次检测的时钟能够完全关闭后再开启新的检测时钟通路，防止异常退出时被检测时钟没有全关闭，新的被检测通路打开，发生交叠。关闭完成后，再开启对CLKA时钟通路检测，如检测通过，则跳转到检测正常状态，然后关闭CLKA通路时钟，再按类似的步骤对CLKB通路进行频率检测，依次对四路时钟进行轮询检测。如检测到A路时钟信号出现频率报警，则进入相应检测异常状态，如图3所示。其他路时钟信号如果出现异常也采用图3相似的流程。

自检流程是用于检测频率检测模块103是否正常，输入标准被检测时钟信号clk_selfcheck，检测过程与正常检测其他时钟信号的检测流程类似。

控制模块101可实现各路时钟通路组合检测，可检测1路到4路时钟不等，同时可扩展。时钟通路数量灵活可配，时钟通路组合灵活可配。同时兼具自检功能，且根据预设的检测配置参数正常检测和自检可自由切换。做了异常退出处理，能够保证异常退出后再次进行检测仍能正常运行。出现报警后在***不处理的情况下一直保持锁死状态，保证芯片安全。即，出现报警后，如果检测装置不进行芯片复位，则将一直保持锁死状态。

控制模块101同时对检测结果进行锁存，任何一路时钟频率异常时，停在该路检测异常状态，锁存检测结果，通过所述装置的模块输出路径给***指示那一路报警，高频报警还是低频报警。锁存后，不再进行轮询检测，一直保持在报警状态，芯片CPU停止运行。即异常情况下芯片不能再进行任何操作，防止攻击探测得到芯片信息。即便非人为攻击导致的异常，芯片处在异常状态下，也不应该继续工作。该功能是在受到攻击后的自我保护功能。

***复位后重新打开检测装置可以再次开始正常检测，如没有异常则再次开始正常的轮询检测。

时钟切换模块102实现对各路时钟的无毛刺切换，由于各个时钟频率各不相同，为不同时钟域信号，控制模块101给出的控制信号为***时钟域信号，在切换时把控制信号同步到了各个时钟通路的时钟域后进行门控，实现了无毛刺切换。其中，所述控制模块101发送给时钟切换模块102的控制信号包括指示所述时钟切换模块102关闭当前正在检测的时钟信号输出的信号，或者，指示所述时钟切换模块102开启切换后的新的时钟信号输出的信号。

所述时钟切换102接收到所述关闭当前正在检测的时钟信号输出的信号时，与当前正在检测的时钟信号进行同步后，再关闭该路时钟信号的输出，以实现该路波形的完整性；

所述时钟切换102接收到所述开启切换后的新的时钟信号输出的信号时，与切换后的新的时钟信号进行同步后，再开启该路时钟信号的输出，以实现该路波形的完整性。

可选地，由于各时钟频率不相同，同步时间及开启、关闭时间各不相同，因此对每路时钟的开启和关闭进行了计数。等待被选择(切换后的)的时钟通路开启完成后开始检测，即，所述控制模块101在指示所述时钟切换模块102开启切换后的新的时钟信号输出的信号后，根据预设的开启延时计数进行延时后，才开启所述频率检测模块103的检测使能信号，使其开始进行检测；等待完全关闭一路时钟后再开启另一路时钟，即，所述控制模块101在指示所述切换模块102关闭当前正在检测的时钟信号输出后，根据预设的关闭延时计数进行延时后，才指示所述切换模块102开启切换后的新的时钟信号输出，使其开始新的时钟信号的输出。可以看到，这样能够保证时钟上没有毛刺，各路时钟之间没有交叠，保证频率检测的准确性。

频率检测模块103是通过标准计数时钟clk_reference，进行参考定时。在标准计数时间内，对被检测时钟信号clk_test进行计数，然后对计数结果与标准值进行比对，标准值分为最大值和最小值。小于最小标准值认为频率偏低，大于最大标准值认为频率偏高，介于两者之间为频率正常。该结果输出到控制模块101进行寄存处理。

其中，所述控制模块101通过图1中所示的时钟切换控制信号指示所述时钟切换模块102选择多路时钟信号中的一路为要进行检测的时钟信号，即切换后的新的一路时钟信号；通过图1中所示的使能控制信号指示所述频率检测模块执行频率检测。所述使能控制信号即为所述检测使能信号，开启检测使能信号时，所述频率检测模块103执行频率检测，关闭检测使能信号时，所述频率检测模块103不执行频率检测。

所述时钟切换模块102接入待检测的多路时钟信号，可选地，还接入用于自检的标准时钟信号，根据所述控制模块101的指示，从接入的多路时钟信号中切换一路作为要进行检测的时钟信号时，首先关闭当前正在检测的时钟信号输出，再开启新的一路时钟信号作为clk_test输入所述频率检测模块。

本实施例中，其检测结果仿真如图4a所示，检测4路时钟源频率仿真波形图。其中fd_en为频率检测模块使能信号，随着各被检测时钟通路的开启后开启。clk_ref为标准检测时钟一直存在，clk_flt时钟为自检时钟clk_oscdiv8_fd及clk_trngaj_fd、clk_trngbj_fd、clk_trngcj_fd、clk_trngdj_fd四路被检测时钟经过控制后进入到检测模块的时钟，可以看出各路检测时钟不交叠，且无毛刺。trng_fd_pass为检测通过信号，可以看出每次检测完成且通过后都有置起，trng_fd_err为错误指示信号，trng_fd_channel_err[3:0]用来指示哪路报警,trng_fd_con[3:2]用来指示高频报警还是低频报警(这组信号低有效，其他未说明的为高有效)，图4a中所示检测正常没有报警。

本实施例中自检时钟信号的时序波形，如图4b所示；a路信号CLKA的检测时序波形如图4c所示；a、b、c、d四路时钟信号交替检测时许波形如图4d所示；检测b路时钟信号出现报警的时序波形，如图4e所示，其中trng_fd_con为寄存器低有效，[3]代表低频报警，[2]代表高频报警；交替检测b路时钟信号CLKB报警时序波形图，如图4f所示，其中，报警后一直停在B路报警信号一直存在，复位CPU，直到芯片***复位。

实施例二

本发明实施例提供一种多路时钟信号频率检测装置50，如图5所示，包括，

控制模块501、时钟切换模块502和频率检测模块503；

所述控制模块501设置为，根据预设的检测配置参数，依次指示所述时钟切换模块切换多路时钟信号中的一路为要进行检测的时钟信号，并将收到的检测结果保存为该路时钟信号的检测结果；

所述时钟切换模块502设置为，根据所述控制模块的指示，从接入的所述多路时钟信号中，确定要进行检测的一路时钟信号，输出到所述频率检测模块；

所述频率检测模块503设置为，对输入的所述一路时钟信号进行频率检测，并输出检测结果到所述控制模块501。

可选地，所述控制模块501还设置为，在依次指示所述时钟切换模块切换多路时钟信号中的一路为要进行检测的时钟信号之前，指示所述时钟切换模块关闭向所述频率检测模块的时钟信号输出，并指示所述频率检测模块清空检测结果。

可选地，所述控制模块501指示所述时钟切换模块切换多路时钟信号中的一路为要进行检测的时钟信号，包括：

关闭所述频率检测模块的检测使能信号；指示所述时钟切换模块关闭当前正在检测时钟信号的输出；

指示所述时钟切换模块开启切换后的新的时钟信号的输出；开启所述频率检测模块的检测使能信号。

可选地，所述时钟切换模块502还设置为，根据接收到的关闭当前正在检测时钟信号的输出的指示，与当前正在检测时钟信号的时钟域同步后，关闭当前正在检测时钟信号的输出；

或者，

所述时钟切换模块502还设置为，根据接收到的开启切换后的新的时钟信号的输出的指示，与新的时钟信号的时钟域同步后，开启新的时钟信号的输出。

可选地，所述控制模块501指示所述时钟切换模块开启切换后的新的时钟信号的输出；开启所述频率检测模块的检测使能信号，包括：

在指示所述时钟切换模块502开启切换后的新的时钟信号的输出后，根据新的时钟信号对应的开启延时计数进行延迟后，开启所述频率检测模块的检测使能信号；

或者，

所述控制模块501指示所述时钟切换模块502关闭当前正在检测时钟信号的输出；指示所述时钟切换模块502开启切换后的新的时钟信号的输出，包括：

在指示所述时钟切换模块502关闭当前正在检测的时钟信号的输出后，根据当前的时钟信号对应的关闭延时计数进行延迟后，指示所述时钟切换模块502开启切换后的新的时钟信号的输出。

可选地，所述控制模块501还设置为，接收到所述检测结果并按照预设规则处理后，当所述处理结果表明存在异常时，锁存所述检测结果，并输出告警信息。

可选地，所述控制模块501还设置为，指示所述时钟切换模块切换输入所述时钟切换模块的标准时钟信号作为要进行检测的时钟信号。

其中，所述预设的检测配置参数至少包括：检测顺序、检测时间。

实施例三

本发明实施例提供一种多路时钟信号频率检测方法，如图6所示，包括，

步骤601，根据预设的检测配置参数，依次指示时钟切换模块切换多路时钟信号中的一路为要进行检测的时钟信号；

步骤602，根据所述控制模块的指示，从接入的所述多路时钟信号中，确定要进行检测的一路时钟信号，输出到频率检测模块；

步骤603，所述频率检测模块对输入的所述一路时钟信号进行频率检测，输出检测结果。

可选地，步骤601之前，所述方法还包括，步骤600，在依次指示选择一路要进行检测的时钟信号之前，指示关闭向所述频率检测模块的时钟信号输出，并指示所述频率检测模块清空检测结果。

可选地，步骤602中所述从接入的所述多路时钟信号中，确定要进行检测的一路时钟信号，输出到频率检测模块，包括：

根据接收到的指示，从接入的所述多路时钟信号中，确定要进行检测的一路时钟信号，并与所确定的时钟信号的时钟域同步后，开启所确定的时钟信号输出到所述频率检测模块。

可选地，步骤601中所述指示所述时钟切换模块切换多路时钟信号中的一路为要进行检测的时钟信号，包括：

关闭所述频率检测模块的检测使能信号；指示所述时钟切换模块关闭当前正在检测时钟信号的输出；

指示所述时钟切换模块开启切换后的新的时钟信号的输出；开启所述频率检测模块的检测使能信号。

可选地，所述步骤602包括：根据接收到的关闭当前正在检测时钟信号的输出的指示，与当前正在检测时钟信号的时钟域同步后，关闭当前正在检测时钟信号的输出；

或者，

所述步骤602包括：根据接收到的开启切换后的新的时钟信号的输出的指示，与新的时钟信号的时钟域同步后，开启新的时钟信号的输出。

可选地，所述步骤601中指示所述时钟切换模块开启切换后的新的时钟信号的输出；开启所述频率检测模块的检测使能信号，包括：

在指示所述时钟切换模块开启切换后的新的时钟信号的输出后，根据新的时钟信号对应的开启延时计数进行延迟后，开启所述频率检测模块的检测使能信号；

或者，

所述步骤601中指示所述时钟切换模块关闭当前正在检测时钟信号的输出；指示所述时钟切换模块开启切换后的新的时钟信号的输出，包括：

在指示所述时钟切换模块关闭当前正在检测的时钟信号的输出后，根据当前的时钟信号对应的关闭延时计数进行延迟后，指示所述时钟切换模块开启切换后的新的时钟信号的输出。

可选地，所述方法还包括，步骤604，接收到所述检测结果并按照预设规则处理后，当所述处理结果表明存在异常时，锁存所述检测结果，并输出告警信息。

可选地，所述方法还包括，指示所述时钟切换模块切换输入所述时钟切换模块的标准时钟信号作为要进行检测的时钟信号。

可选地，所述预设的检测配置参数至少包括：检测顺序、检测时间。

可以看到，本发明实施例所提供的方案实现了通过一个频率检测模块完成对多路时钟的动态轮询检测，具电路数量少，电路面积小，成本低、功耗小的优点。同时可检测钟源数量灵活可配，可检测钟源通路灵活可配(检测哪几路)。还能够实现检测频率检测模块功能是否正常，即频率检测模块自检功能，且正常检测和自检可自由切换。有异常退出处理，能够保证异常退出后再次进行检测仍能正常运行。出现报警后输出报警状态，指示哪一路报警，高频报警还是低频报警，在***不处理的情况下一直保持锁死状态，保证芯片安全。

本领域普通技术人员可以理解，上文中所公开方法中的全部或某些步骤、***、装置中的功能模块/单元可以被实施为软件、固件、硬件及其适当的组合。在硬件实施方式中，在以上描述中提及的功能模块/单元之间的划分不一定对应于物理组件的划分；例如，一个物理组件可以具有多个功能，或者一个功能或步骤可以由若干物理组件合作执行。某些组件或所有组件可以被实施为由处理器，如数字信号处理器或微处理器执行的软件，或者被实施为硬件，或者被实施为集成电路，如专用集成电路。这样的软件可以分布在计算机可读介质上，计算机可读介质可以包括计算机存储介质(或非暂时性介质)和通信介质(或暂时性介质)。如本领域普通技术人员公知的，术语计算机存储介质包括在用于存储信息(诸如计算机可读指令、数据结构、程序模块或其他数据)的任何方法或技术中实施的易失性和非易失性、可移除和不可移除介质。计算机存储介质包括但不限于RAM、ROM、EEPROM、闪存或其他存储器技术、CD-ROM、数字多功能盘(DVD)或其他光盘存储、磁盒、磁带、磁盘存储或其他磁存储装置、或者可以用于存储期望的信息并且可以被计算机访问的任何其他的介质。此外，本领域普通技术人员公知的是，通信介质通常包含计算机可读指令、数据结构、程序模块或者诸如载波或其他传输机制之类的调制数据信号中的其他数据，并且可包括任何信息递送介质。

Claims (10)

1.一种多路时钟信号频率检测装置，其特征在于，包括，

控制模块、时钟切换模块和频率检测模块；

所述控制模块设置为，根据预设的检测配置参数，依次指示所述时钟切换模块切换多路时钟信号中的一路为要进行检测的时钟信号，并将收到的检测结果保存为该路时钟信号的检测结果；

所述时钟切换模块设置为，根据所述控制模块的指示，从接入的所述多路时钟信号中，确定要进行检测的一路时钟信号，输出到所述频率检测模块；

所述频率检测模块设置为，对输入的所述一路时钟信号进行频率检测，并输出检测结果到所述控制模块。

2.根据权利要求1所述的装置，其特征在于，

所述控制模块还设置为，在依次指示所述时钟切换模块切换多路时钟信号中的一路为要进行检测的时钟信号之前，指示所述时钟切换模块关闭向所述频率检测模块的时钟信号输出，并指示所述频率检测模块清空检测结果。

3.根据权利要求1所述的装置，其特征在于，

所述控制模块指示所述时钟切换模块切换多路时钟信号中的一路为要进行检测的时钟信号，包括：

关闭所述频率检测模块的检测使能信号；指示所述时钟切换模块关闭当前正在检测时钟信号的输出；

指示所述时钟切换模块开启切换后的新的时钟信号的输出；开启所述频率检测模块的检测使能信号。

4.根据权利要求3所述的装置，其特征在于，

所述时钟切换模块还设置为，根据接收到的关闭当前正在检测时钟信号的输出的指示，与当前正在检测时钟信号的时钟域同步后，关闭当前正在检测时钟信号的输出；

或者，

所述时钟切换模块还设置为，根据接收到的开启切换后的新的时钟信号的输出的指示，与新的时钟信号的时钟域同步后，开启新的时钟信号的输出。

5.根据权利要求3所述的装置，其特征在于，

所述控制模块指示所述时钟切换模块开启切换后的新的时钟信号的输出；开启所述频率检测模块的检测使能信号，包括：

在指示所述时钟切换模块开启切换后的新的时钟信号的输出后，根据新的时钟信号对应的开启延时计数进行延迟后，开启所述频率检测模块的检测使能信号；

或者，

所述控制模块指示所述时钟切换模块关闭当前正在检测时钟信号的输出；指示所述时钟切换模块开启切换后的新的时钟信号的输出，包括：

在指示所述时钟切换模块关闭当前正在检测的时钟信号的输出后，根据当前的时钟信号对应的关闭延时计数进行延迟后，指示所述时钟切换模块开启切换后的新的时钟信号的输出。

6.根据权利要求1-5任一项所述的装置，其特征在于，

所述控制模块还设置为，接收到所述检测结果并按照预设规则处理后，当所述处理结果表明存在异常时，锁存所述检测结果，并输出告警信息。

7.根据权利要求1-5任一项所述的装置，其特征在于，

所述控制模块还设置为，指示所述时钟切换模块切换输入所述时钟切换模块的标准时钟信号作为要进行检测的时钟信号。

8.根据权利要求1-5任一项所述的装置，其特征在于，

所述预设的检测配置参数至少包括：检测顺序、检测时间。

9.一种多路时钟信号频率检测方法，其特征在于，包括，

根据预设的检测配置参数，依次指示时钟切换模块切换多路时钟信号中的一路为要进行检测的时钟信号；

根据所述控制模块的指示，从接入的所述多路时钟信号中，确定要进行检测的一路时钟信号，输出到频率检测模块；

所述频率检测模块对输入的所述一路时钟信号进行频率检测，输出检测结果。

10.根据权利要求9所述的方法，其特征在于，

所述指示时钟切换模块切换多路时钟信号中的一路为要进行检测的时钟信号，包括：

关闭所述频率检测模块的检测使能信号；指示所述时钟切换模块关闭当前正在检测时钟信号的输出；

指示所述时钟切换模块开启切换后的新的时钟信号的输出；开启所述频率检测模块的检测使能信号。

Images