JPH04251576A - 放電灯点灯装置 - Google Patents
放電灯点灯装置Info
- Publication number
- JPH04251576A JPH04251576A JP2408858A JP40885890A JPH04251576A JP H04251576 A JPH04251576 A JP H04251576A JP 2408858 A JP2408858 A JP 2408858A JP 40885890 A JP40885890 A JP 40885890A JP H04251576 A JPH04251576 A JP H04251576A
- Authority
- JP
- Japan
- Prior art keywords
- turned
- voltage
- fets
- switching elements
- discharge lamp
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000013585 weight reducing agent Substances 0.000 abstract 1
- 239000003990 capacitor Substances 0.000 description 12
- 238000009499 grossing Methods 0.000 description 8
- 238000004804 winding Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 5
- 238000002955 isolation Methods 0.000 description 5
- 238000009413 insulation Methods 0.000 description 4
- 230000000903 blocking effect Effects 0.000 description 2
- 238000009434 installation Methods 0.000 description 2
- DGAQECJNVWCQMB-PUAWFVPOSA-M Ilexoside XXIX Chemical compound C[C@@H]1CC[C@@]2(CC[C@@]3(C(=CC[C@H]4[C@]3(CC[C@@H]5[C@@]4(CC[C@@H](C5(C)C)OS(=O)(=O)[O-])C)C)[C@@H]2[C@]1(C)O)C)C(=O)O[C@H]6[C@@H]([C@H]([C@@H]([C@H](O6)CO)O)O)O.[Na+] DGAQECJNVWCQMB-PUAWFVPOSA-M 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 101150079361 fet5 gene Proteins 0.000 description 1
- QSHDDOUJBYECFT-UHFFFAOYSA-N mercury Chemical compound [Hg] QSHDDOUJBYECFT-UHFFFAOYSA-N 0.000 description 1
- 229910052753 mercury Inorganic materials 0.000 description 1
- 229910001507 metal halide Inorganic materials 0.000 description 1
- 150000005309 metal halides Chemical class 0.000 description 1
- 229910052708 sodium Inorganic materials 0.000 description 1
- 239000011734 sodium Substances 0.000 description 1
Landscapes
- Circuit Arrangements For Discharge Lamps (AREA)
- Inverter Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【0001】
【産業上の利用分野】本発明は放電灯点灯装置に関し、
特に、HIDランプ等を点灯させるための放電灯点灯装
置に関する。
特に、HIDランプ等を点灯させるための放電灯点灯装
置に関する。
【0002】
【従来の技術】従来、HID(High Intens
ity Discharge)ランプとしては、メタル
ハライドランプ、水銀ランプ及び高圧ナトリウムランプ
等が商品化されている。これらのHIDランプにおいて
は、音響的共鳴現象を防止するために、通常点灯装置は
矩形波を採用している。
ity Discharge)ランプとしては、メタル
ハライドランプ、水銀ランプ及び高圧ナトリウムランプ
等が商品化されている。これらのHIDランプにおいて
は、音響的共鳴現象を防止するために、通常点灯装置は
矩形波を採用している。
【0003】図3はこのようなHIDランプを点灯させ
る従来の放電灯点灯装置を示す回路図である。
る従来の放電灯点灯装置を示す回路図である。
【0004】商用交流電源1からの交流電源電圧は全波
ブリッジ整流回路2及び平滑コンデンサ3によって整流
されて、電子バラストとしての降圧型チョッパ4に与え
られる。降圧型チョッパ4はFET5、ダイオード6及
びコイル7によって構成されており、整流された電源電
圧から所定電流の直流電流を発生する。この直流電流が
FETQ1 乃至Q4 及び抵抗R1 乃至R8 によ
って構成されるブリッジインバータ8に与えられる。
ブリッジ整流回路2及び平滑コンデンサ3によって整流
されて、電子バラストとしての降圧型チョッパ4に与え
られる。降圧型チョッパ4はFET5、ダイオード6及
びコイル7によって構成されており、整流された電源電
圧から所定電流の直流電流を発生する。この直流電流が
FETQ1 乃至Q4 及び抵抗R1 乃至R8 によ
って構成されるブリッジインバータ8に与えられる。
【0005】降圧型チョッパ4の正極性出力端はFET
Q1 のドレイン・ソース路及びFETQ3 のドレイ
ン・ソース路を介して基準電位点に接続されると共に、
FETQ2 のドレイン・ソース路及びFETQ4 の
ドレイン・ソース路を介して基準電位点に接続される。 FETQ1 のゲートとソースとの間には端子9,10
に供給される制御信号が抵抗R1 ,R2 によって分
圧されて与えられる。同様に、端子11,12、端子1
3,14及び端子15,16にも夫々制御信号が与えら
れ、これらの制御信号は夫々抵抗R3 ,R4 、抵抗
R5 ,R6 及び抵抗R7 ,R8 を介してFET
Q2 乃至Q4 のゲートに与えられる。FETQ1
,Q2のソース相互間にはHIDランプ17が接続され
る。
Q1 のドレイン・ソース路及びFETQ3 のドレイ
ン・ソース路を介して基準電位点に接続されると共に、
FETQ2 のドレイン・ソース路及びFETQ4 の
ドレイン・ソース路を介して基準電位点に接続される。 FETQ1 のゲートとソースとの間には端子9,10
に供給される制御信号が抵抗R1 ,R2 によって分
圧されて与えられる。同様に、端子11,12、端子1
3,14及び端子15,16にも夫々制御信号が与えら
れ、これらの制御信号は夫々抵抗R3 ,R4 、抵抗
R5 ,R6 及び抵抗R7 ,R8 を介してFET
Q2 乃至Q4 のゲートに与えられる。FETQ1
,Q2のソース相互間にはHIDランプ17が接続され
る。
【0006】これらの制御信号は駆動回路18から絶縁
ドライブトランス19を介して供給されている。商用交
流電源1からの交流電源電圧は全波ブリッジ整流回路2
0及び平滑コンデンサ21によって整流されて駆動回路
18に与えられる。駆動回路18は電源電圧から周波数
が50乃至60Hz の矩形波を発生して、絶縁ドライ
ブトランス19の1次巻線22に与える。絶縁ドライブ
トランス19の2次巻線23,26は1次巻線22に対
して減極性であり、2次巻線24,25は1次巻線22
に対して加極性である。2次巻線23乃至26に誘起す
る電圧は制御信号として夫々FETQ1 乃至Q4 の
ゲートに与えられる。
ドライブトランス19を介して供給されている。商用交
流電源1からの交流電源電圧は全波ブリッジ整流回路2
0及び平滑コンデンサ21によって整流されて駆動回路
18に与えられる。駆動回路18は電源電圧から周波数
が50乃至60Hz の矩形波を発生して、絶縁ドライ
ブトランス19の1次巻線22に与える。絶縁ドライブ
トランス19の2次巻線23,26は1次巻線22に対
して減極性であり、2次巻線24,25は1次巻線22
に対して加極性である。2次巻線23乃至26に誘起す
る電圧は制御信号として夫々FETQ1 乃至Q4 の
ゲートに与えられる。
【0007】すなわち、FETQ1 ,Q4 は同時に
オンとなり、また、FETQ2 ,Q3 も同時にオン
となる。 FETQ1 ,Q4 とFETQ2 ,Q3 とでオン
,オフが矩形波周期で切換わる。こうして、HIDラン
プ17は、周波数が50乃至60Hz の矩形波の定電
流が供給されて点灯する。
オンとなり、また、FETQ2 ,Q3 も同時にオン
となる。 FETQ1 ,Q4 とFETQ2 ,Q3 とでオン
,オフが矩形波周期で切換わる。こうして、HIDラン
プ17は、周波数が50乃至60Hz の矩形波の定電
流が供給されて点灯する。
【0008】また、図4に示す装置が採用されることも
ある。すなわち、駆動回路18に供給される直流電圧の
正極性側は抵抗R9 を介して絶縁ドライブトランス2
7の1次巻線28の中点にも与えられる。駆動回路18
の正極性出力端と基準電位点との間の電圧が制御信号と
してFETQ4 に与えられ、駆動回路18の負極性出
力端と基準電位点との間の電圧が制御信号としてFET
Q3 に与えられる。2次巻線23,24は図3と同一
構成である。こうして、FETQ1 ,Q4 には同一
極性制御信号が与えられ、FETQ2 ,Q3 にも同
一極性制御信号が与えられる。また、FETQ1 ,Q
4 とFETQ2 ,Q3 とは相互に極性が異なる制
御信号が与えられることになる。したがって、この図4
においても、図3と同様に、HIDランプ17は矩形波
の定電流が供給されて点灯する。
ある。すなわち、駆動回路18に供給される直流電圧の
正極性側は抵抗R9 を介して絶縁ドライブトランス2
7の1次巻線28の中点にも与えられる。駆動回路18
の正極性出力端と基準電位点との間の電圧が制御信号と
してFETQ4 に与えられ、駆動回路18の負極性出
力端と基準電位点との間の電圧が制御信号としてFET
Q3 に与えられる。2次巻線23,24は図3と同一
構成である。こうして、FETQ1 ,Q4 には同一
極性制御信号が与えられ、FETQ2 ,Q3 にも同
一極性制御信号が与えられる。また、FETQ1 ,Q
4 とFETQ2 ,Q3 とは相互に極性が異なる制
御信号が与えられることになる。したがって、この図4
においても、図3と同様に、HIDランプ17は矩形波
の定電流が供給されて点灯する。
【0009】ところで、FETQ1 ,Q2 とFET
Q3 ,Q4 とではソース電位が異なるので、絶縁を
考慮して、制御信号を印加するためにトランスを採用し
ている。しかしながら、絶縁ドライブトランスは極めて
大きく、重量も重い。このため、設置に際して制限が多
く、取付けが比較的困難であった。
Q3 ,Q4 とではソース電位が異なるので、絶縁を
考慮して、制御信号を印加するためにトランスを採用し
ている。しかしながら、絶縁ドライブトランスは極めて
大きく、重量も重い。このため、設置に際して制限が多
く、取付けが比較的困難であった。
【0010】
【発明が解決しようとする課題】このように、上述した
従来の放電灯点灯装置においては、絶縁を考慮して、比
較的大きく重量が重い絶縁ドライブトランスを使用しな
ければならず、装置が大型化してしまうという問題点が
あった。
従来の放電灯点灯装置においては、絶縁を考慮して、比
較的大きく重量が重い絶縁ドライブトランスを使用しな
ければならず、装置が大型化してしまうという問題点が
あった。
【0011】本発明はかかる問題点に鑑みてなされたも
のであって、小型軽量に構成することができる放電灯点
灯装置を提供することを目的とする。
のであって、小型軽量に構成することができる放電灯点
灯装置を提供することを目的とする。
【0012】
【課題を解決するための手段】本発明に係る放電灯点灯
装置は、商用交流電源からの交流電圧を整流して直流電
圧を得る整流手段と、前記直流電圧から定電流を発生す
る定電流発生手段と、この定電流発生手段の正極性出力
端と基準電位点との間に並列接続される第1及び第3の
スイッチング素子から成る直列回路並びに第2及び第4
のスイッチング素子から成る直列回路を有するブリッジ
インバータと、前記第1及び第3のスイッチング素子の
接続点と前記第2及び第4のスイッチング素子の接続点
との間に接続される放電灯と、前記第3及び第4のスイ
ッチング素子に相互に位相が異なる制御信号を与えてオ
ン,オフ制御する駆動回路と、前記第1及び第2のスイ
ッチング素子をオンさせるためのオン電圧を供給する電
源回路と、前記第3及び第4のスイッチング素子のオン
,オフに基づいてオン,オフすることにより夫々前記第
1及び第2のスイッチング素子への前記電源回路からの
オン電圧の供給を阻止する第1及び第2のフォトカプラ
とを具備したものである。
装置は、商用交流電源からの交流電圧を整流して直流電
圧を得る整流手段と、前記直流電圧から定電流を発生す
る定電流発生手段と、この定電流発生手段の正極性出力
端と基準電位点との間に並列接続される第1及び第3の
スイッチング素子から成る直列回路並びに第2及び第4
のスイッチング素子から成る直列回路を有するブリッジ
インバータと、前記第1及び第3のスイッチング素子の
接続点と前記第2及び第4のスイッチング素子の接続点
との間に接続される放電灯と、前記第3及び第4のスイ
ッチング素子に相互に位相が異なる制御信号を与えてオ
ン,オフ制御する駆動回路と、前記第1及び第2のスイ
ッチング素子をオンさせるためのオン電圧を供給する電
源回路と、前記第3及び第4のスイッチング素子のオン
,オフに基づいてオン,オフすることにより夫々前記第
1及び第2のスイッチング素子への前記電源回路からの
オン電圧の供給を阻止する第1及び第2のフォトカプラ
とを具備したものである。
【0013】
【作用】本発明において、第3及び第4のスイッチング
素子は駆動回路によって交互にオン,オフする。第3の
スイッチング素子がオンすると、第1のフォトカプラに
よって電源回路からの第1のスイッチング素子へのオン
電圧の供給が阻止され、第1のスイッチング素子はオフ
となる。同様に、第4のスイッチング素子のオン期間に
は第2のスイッチング素子はオフとなる。すなわち、第
1及び第4のスイッチング素子は同時にオンし、第2及
び第3のスイッチング素子は同時にオンし、第1及び第
4のスイッチング素子と第2及び第3のスイッチング素
子とは交互にオンする。一方、ブリッジインバータには
定電流発生手段から定電流が供給されており、したがっ
て、放電灯は制御信号周期の矩形波の定電流が流れて点
灯する。
素子は駆動回路によって交互にオン,オフする。第3の
スイッチング素子がオンすると、第1のフォトカプラに
よって電源回路からの第1のスイッチング素子へのオン
電圧の供給が阻止され、第1のスイッチング素子はオフ
となる。同様に、第4のスイッチング素子のオン期間に
は第2のスイッチング素子はオフとなる。すなわち、第
1及び第4のスイッチング素子は同時にオンし、第2及
び第3のスイッチング素子は同時にオンし、第1及び第
4のスイッチング素子と第2及び第3のスイッチング素
子とは交互にオンする。一方、ブリッジインバータには
定電流発生手段から定電流が供給されており、したがっ
て、放電灯は制御信号周期の矩形波の定電流が流れて点
灯する。
【0014】
【実施例】以下、図面を参照して本発明の実施例につい
て説明する。図1は本発明に係る放電灯点灯装置の一実
施例を示す回路図である。
て説明する。図1は本発明に係る放電灯点灯装置の一実
施例を示す回路図である。
【0015】商用交流電源1からの交流電源電圧は全波
ブリッジ整流回路2に与えられる。全波ブリッジ整流回
路2には並列に平滑コンデンサ3が接続されている。平
滑コンデンサ3の一端はスイッチング用のFET5のド
レイン・ソース路を介してコイル7の一端に接続される
。FET5のゲートには駆動パルスが供給されており、
また、コイル7の一端はダイオード6を介して基準電位
点にも接続されている。これらのFET5、ダイオード
6及びコイル7によって、電子バラストとして機能する
定電流発生手段としての降圧型チョッパ4が構成される
。
ブリッジ整流回路2に与えられる。全波ブリッジ整流回
路2には並列に平滑コンデンサ3が接続されている。平
滑コンデンサ3の一端はスイッチング用のFET5のド
レイン・ソース路を介してコイル7の一端に接続される
。FET5のゲートには駆動パルスが供給されており、
また、コイル7の一端はダイオード6を介して基準電位
点にも接続されている。これらのFET5、ダイオード
6及びコイル7によって、電子バラストとして機能する
定電流発生手段としての降圧型チョッパ4が構成される
。
【0016】降圧型チョッパ4の正極性出力端としての
コイル7の他端は、ブリッジインバータ31の正極性入
力端としてのFETQ1 ,Q2 のドレインに接続さ
れる。 ブリッジインバータ31の正極性入力端と基準電位点と
の間にはFETQ1 のドレイン・ソース路及びFET
Q3 のドレイン・ソース路が接続されると共に、FE
TQ2 のドレイン・ソース路及びFETQ4 のドレ
イン・ソース路が接続される。FETQ1 ,Q2 の
ソース相互間にはHIDランプ17が接続されている。
コイル7の他端は、ブリッジインバータ31の正極性入
力端としてのFETQ1 ,Q2 のドレインに接続さ
れる。 ブリッジインバータ31の正極性入力端と基準電位点と
の間にはFETQ1 のドレイン・ソース路及びFET
Q3 のドレイン・ソース路が接続されると共に、FE
TQ2 のドレイン・ソース路及びFETQ4 のドレ
イン・ソース路が接続される。FETQ1 ,Q2 の
ソース相互間にはHIDランプ17が接続されている。
【0017】本実施例においては、FETQ3 のゲー
トとソースとの間に抵抗R11が接続され、ゲートには
抵抗R12を介して駆動回路18から制御信号が供給さ
れるようになっている。また、FETQ3 のゲートは
抵抗R12,R13及びフォトカプラの発光ダイオード
32aを介して基準電位点に接続されており、発光ダイ
オード32aはFETQ3 をオンにするハイレベル(
以下、“H”という)の制御信号によって発光する。ま
た、同様に、FETQ4 のゲートとソースとの間には
抵抗R14が接続されており、ゲートには駆動回路18
から抵抗R15を介して制御信号が供給される。また、
FETQ4 のゲートは抵抗R15,R16及びフォト
カプラの発光ダイオード33aを介して基準電位点に接
続されており、発光ダイオード33aはFETQ4 を
オンにする“H”の制御信号によって発光する。なお、
駆動回路18は周波数が50乃至60Hz の定電圧の
矩形波を発生している。駆動回路18はこの矩形波を夫
々抵抗R12,R15を介してFETQ3 ,Q4 の
ゲートに相互に逆位相で与えている。
トとソースとの間に抵抗R11が接続され、ゲートには
抵抗R12を介して駆動回路18から制御信号が供給さ
れるようになっている。また、FETQ3 のゲートは
抵抗R12,R13及びフォトカプラの発光ダイオード
32aを介して基準電位点に接続されており、発光ダイ
オード32aはFETQ3 をオンにするハイレベル(
以下、“H”という)の制御信号によって発光する。ま
た、同様に、FETQ4 のゲートとソースとの間には
抵抗R14が接続されており、ゲートには駆動回路18
から抵抗R15を介して制御信号が供給される。また、
FETQ4 のゲートは抵抗R15,R16及びフォト
カプラの発光ダイオード33aを介して基準電位点に接
続されており、発光ダイオード33aはFETQ4 を
オンにする“H”の制御信号によって発光する。なお、
駆動回路18は周波数が50乃至60Hz の定電圧の
矩形波を発生している。駆動回路18はこの矩形波を夫
々抵抗R12,R15を介してFETQ3 ,Q4 の
ゲートに相互に逆位相で与えている。
【0018】一方、FETQ1 のゲートとソースとの
間には抵抗R17及びフォトカプラのフォトトランジス
タ32bが並列接続される。フォトトランジスタ32b
は発光ダイオード32aが発光することによってオンと
なる。FETQ1 のゲートは抵抗R18,R19及び
ダイオードD1 を介して電源電圧が供給されるように
なっている。すなわち、交流電源35からの交流電圧は
全波ブリッジ整流回路36に与えられる。全波ブリッジ
整流回路36は交流電圧を整流する。全波ブリッジ整流
回路36の正極性出力端と基準電位点との間には平滑コ
ンデンサ37が接続されており、この正極性出力端には
定電圧の電源電圧が発生するようになっている。抵抗R
18,R19の接続点はコンデンサC1 及びツェナー
ダイオードD3 の並列回路を介してFETQ1 のソ
ースに接続される。これにより、フォトトランジスタ3
2bのオフ期間にはFETQ1 のゲートにはFETQ
1 をオンにするためのオン電圧が供給されるようにな
っている。
間には抵抗R17及びフォトカプラのフォトトランジス
タ32bが並列接続される。フォトトランジスタ32b
は発光ダイオード32aが発光することによってオンと
なる。FETQ1 のゲートは抵抗R18,R19及び
ダイオードD1 を介して電源電圧が供給されるように
なっている。すなわち、交流電源35からの交流電圧は
全波ブリッジ整流回路36に与えられる。全波ブリッジ
整流回路36は交流電圧を整流する。全波ブリッジ整流
回路36の正極性出力端と基準電位点との間には平滑コ
ンデンサ37が接続されており、この正極性出力端には
定電圧の電源電圧が発生するようになっている。抵抗R
18,R19の接続点はコンデンサC1 及びツェナー
ダイオードD3 の並列回路を介してFETQ1 のソ
ースに接続される。これにより、フォトトランジスタ3
2bのオフ期間にはFETQ1 のゲートにはFETQ
1 をオンにするためのオン電圧が供給されるようにな
っている。
【0019】同様に、FETQ2 のゲートとソースと
の間には抵抗R20及びフォトカプラのフォトトランジ
スタ33bが並列接続される。フォトトランジスタ33
bは発光ダイオード33aが発光することによってオン
となる。FETQ2 のゲートは抵抗R21,R22及
びダイオードD2 を介して全波ブリッジ整流回路33
の正極性出力端から電源電圧が供給される。抵抗R21
,R22の接続点はコンデンサC2及びツェナーダイオ
ードD4 の並列回路を介してFETQ2 のソースに
接続される。これにより、フォトトランジスタ33bの
オフ期間にはFETQ2 のゲートにはFETQ2 を
オンにするためのオン電圧が供給されるようになってい
る。
の間には抵抗R20及びフォトカプラのフォトトランジ
スタ33bが並列接続される。フォトトランジスタ33
bは発光ダイオード33aが発光することによってオン
となる。FETQ2 のゲートは抵抗R21,R22及
びダイオードD2 を介して全波ブリッジ整流回路33
の正極性出力端から電源電圧が供給される。抵抗R21
,R22の接続点はコンデンサC2及びツェナーダイオ
ードD4 の並列回路を介してFETQ2 のソースに
接続される。これにより、フォトトランジスタ33bの
オフ期間にはFETQ2 のゲートにはFETQ2 を
オンにするためのオン電圧が供給されるようになってい
る。
【0020】次に、このように構成された放電灯点灯装
置の動作について図2のタイミングチャートを参照して
説明する。図2(a)はFETQ3 のゲートに供給さ
れる制御信号を示し、図2(b)はFETQ4 のゲー
トに供給される制御信号を示し、図2(c)は発光ダイ
オード32aのオン,オフを示し、図2(d)は発光ダ
イオード33aのオン,オフを示し、図2(e)はフォ
トトランジスタ32bのオン,オフを示し、図2(f)
はフォトトランジスタ33bのオン,オフを示している
。
置の動作について図2のタイミングチャートを参照して
説明する。図2(a)はFETQ3 のゲートに供給さ
れる制御信号を示し、図2(b)はFETQ4 のゲー
トに供給される制御信号を示し、図2(c)は発光ダイ
オード32aのオン,オフを示し、図2(d)は発光ダ
イオード33aのオン,オフを示し、図2(e)はフォ
トトランジスタ32bのオン,オフを示し、図2(f)
はフォトトランジスタ33bのオン,オフを示している
。
【0021】商用交流電源1からの交流電源電圧は全波
ブリッジ整流回路2及び平滑コンデンサ3によって整流
されて、降圧型チョッパ4に与えられる。FET5がオ
ンすることによりコイル7に電流が流れ、FET5がオ
フするとコイル7に蓄積されているエネルギによってコ
イル7からダイオード6を介して電流が流れる。こうし
て、降圧型チョッパ4の正極性出力端と基準電位点との
間に接続されたブリッジインバータ31に定電流が供給
される。
ブリッジ整流回路2及び平滑コンデンサ3によって整流
されて、降圧型チョッパ4に与えられる。FET5がオ
ンすることによりコイル7に電流が流れ、FET5がオ
フするとコイル7に蓄積されているエネルギによってコ
イル7からダイオード6を介して電流が流れる。こうし
て、降圧型チョッパ4の正極性出力端と基準電位点との
間に接続されたブリッジインバータ31に定電流が供給
される。
【0022】一方、駆動回路18は定電圧の矩形波を発
生し、この矩形波を図2(a)に示す制御信号として抵
抗R12を介してFETQ3 のゲートに与えると共に
、この制御信号と位相が反転した制御信号(図2(b)
)を抵抗R15を介してFETQ4 のゲートに与える
。これにより、FETQ3 ,Q4 は矩形波周期で交
互にオン,オフする。
生し、この矩形波を図2(a)に示す制御信号として抵
抗R12を介してFETQ3 のゲートに与えると共に
、この制御信号と位相が反転した制御信号(図2(b)
)を抵抗R15を介してFETQ4 のゲートに与える
。これにより、FETQ3 ,Q4 は矩形波周期で交
互にオン,オフする。
【0023】また、図2(a),(c)に示すように、
“H”の制御信号がFETQ3 に与えられることによ
り、発光ダイオード32aはオンとなる。そうすると、
フォトトランジスタ32bもオンとなり、FETQ1
のゲートにはオン電圧が供給されず、FETQ1 はオ
フとなる。逆に、図2(b),(d)に示すように、“
H”の制御信号がFETQ4 に与えられることにより
、発光ダイオード33aはオンとなる。そうすると、フ
ォトトランジスタ33bもオフとなりFETQ2 のゲ
ートにはオン電圧が供給されず、FETQ2 はオフと
なる。すなわち、FETQ3 のオン期間にはFETQ
1 はオフとなり、FETQ4 のオン期間にはFET
Q2 はオフとなる。
“H”の制御信号がFETQ3 に与えられることによ
り、発光ダイオード32aはオンとなる。そうすると、
フォトトランジスタ32bもオンとなり、FETQ1
のゲートにはオン電圧が供給されず、FETQ1 はオ
フとなる。逆に、図2(b),(d)に示すように、“
H”の制御信号がFETQ4 に与えられることにより
、発光ダイオード33aはオンとなる。そうすると、フ
ォトトランジスタ33bもオフとなりFETQ2 のゲ
ートにはオン電圧が供給されず、FETQ2 はオフと
なる。すなわち、FETQ3 のオン期間にはFETQ
1 はオフとなり、FETQ4 のオン期間にはFET
Q2 はオフとなる。
【0024】逆に、FETQ3 のオフ期間には、発光
ダイオード32aはオフとなり、フォトトランジスタ3
2bもオフである。この期間には、FETQ1 のゲー
トには全波ブリッジ整流回路36の正極性出力端からの
電源電圧がダイオードD1 を介して抵抗R19,R1
8、コンデンサC1 及びツェナーダイオードD3 に
よってオン電圧に変換されて供給される。これにより、
FETQ1 はオンとなる。一方、FETQ4 のオフ
期間には、フォトトランジスタ33bはオフである。し
たがって、全波ブリッジ整流回路36の正極性出力端か
らの電源電圧はダイオードD2 を介して抵抗R22,
R21、コンデンサC2 及びツェナーダイオードD4
によってオン電圧に変換されてFETQ2 のゲート
に与えられる。これにより、FETQ2 はオンとなる
。
ダイオード32aはオフとなり、フォトトランジスタ3
2bもオフである。この期間には、FETQ1 のゲー
トには全波ブリッジ整流回路36の正極性出力端からの
電源電圧がダイオードD1 を介して抵抗R19,R1
8、コンデンサC1 及びツェナーダイオードD3 に
よってオン電圧に変換されて供給される。これにより、
FETQ1 はオンとなる。一方、FETQ4 のオフ
期間には、フォトトランジスタ33bはオフである。し
たがって、全波ブリッジ整流回路36の正極性出力端か
らの電源電圧はダイオードD2 を介して抵抗R22,
R21、コンデンサC2 及びツェナーダイオードD4
によってオン電圧に変換されてFETQ2 のゲート
に与えられる。これにより、FETQ2 はオンとなる
。
【0025】すなわち、FETQ1 ,Q4 は同時に
オンとなり、FETQ2 ,Q3 は同時にオンとなり
、FETQ1 ,Q4 とFETQ2 ,Q3 とは矩
形波周期で交互にオン,オフする。これにより、HID
ランプ17には矩形波の定電流が与えられて点灯する。
オンとなり、FETQ2 ,Q3 は同時にオンとなり
、FETQ1 ,Q4 とFETQ2 ,Q3 とは矩
形波周期で交互にオン,オフする。これにより、HID
ランプ17には矩形波の定電流が与えられて点灯する。
【0026】このように、本実施例においては、ソース
が基準電位点に接続されたFETQ3 ,Q4 に直接
制御信号を供給してオン,オフ制御し、この制御信号に
よってオン,オフするフォトカプラを利用して、FET
Q1 ,Q2 のオン,オフを制御しており、大きくて
重いトランスを使用する必要がなく、装置を著しく小型
軽量にすることができる。
が基準電位点に接続されたFETQ3 ,Q4 に直接
制御信号を供給してオン,オフ制御し、この制御信号に
よってオン,オフするフォトカプラを利用して、FET
Q1 ,Q2 のオン,オフを制御しており、大きくて
重いトランスを使用する必要がなく、装置を著しく小型
軽量にすることができる。
【0027】ところで、FETQ1 ,Q2 に供給す
るオン電圧を降圧型チョッパ4の正極性出力端から得る
ことも考えられる。しかしながら、そうすると、負荷変
動によってオン電圧が変化してしまう。特に、HIDラ
ンプにおいては、無負荷時においてランプ端子電圧が高
くなり、始動直後に瞬間的に負荷短絡状態となって電源
電圧が低下することがある。そうすると、FETQ1
,Q2 に与えるオン電圧も低下し、FETQ1 ,Q
2 はオフ状態となって、HIDランプは点灯しない。 これに対し、本実施例においては、FETQ1 ,Q2
に供給するオン電圧は、ブリッジインバータ31の電
源とは別個の電源、すなわち、負荷変動の影響を受けな
い交流電源35、全波ブリッジ整流回路36及び平滑コ
ンデンサ37から成る電源から得ている。したがって、
負荷変動に拘らず、安定した動作が可能となるという利
点もある。
るオン電圧を降圧型チョッパ4の正極性出力端から得る
ことも考えられる。しかしながら、そうすると、負荷変
動によってオン電圧が変化してしまう。特に、HIDラ
ンプにおいては、無負荷時においてランプ端子電圧が高
くなり、始動直後に瞬間的に負荷短絡状態となって電源
電圧が低下することがある。そうすると、FETQ1
,Q2 に与えるオン電圧も低下し、FETQ1 ,Q
2 はオフ状態となって、HIDランプは点灯しない。 これに対し、本実施例においては、FETQ1 ,Q2
に供給するオン電圧は、ブリッジインバータ31の電
源とは別個の電源、すなわち、負荷変動の影響を受けな
い交流電源35、全波ブリッジ整流回路36及び平滑コ
ンデンサ37から成る電源から得ている。したがって、
負荷変動に拘らず、安定した動作が可能となるという利
点もある。
【0028】
【発明の効果】以上説明したように本発明によれば、交
互にオン,オフする第3及び第4のスイッチング素子に
応じて、第1及び第2のフォトカプラが夫々第1及び第
2のスイッチング素子へのオン電圧の供給を阻止して、
第1乃至第4のスイッチング素子をオン,オフさせてい
るので、絶縁トランスを必要とせず、小型軽量に構成す
ることができるという効果を有する。
互にオン,オフする第3及び第4のスイッチング素子に
応じて、第1及び第2のフォトカプラが夫々第1及び第
2のスイッチング素子へのオン電圧の供給を阻止して、
第1乃至第4のスイッチング素子をオン,オフさせてい
るので、絶縁トランスを必要とせず、小型軽量に構成す
ることができるという効果を有する。
【図1】本発明に係る放電灯点灯装置の一実施例を示す
回路図。
回路図。
【図2】実施例の動作を説明するためのタイミングチャ
ート。
ート。
【図3】従来の放電灯点灯装置を示す回路図。
【図4】従来の放電灯点灯装置を示す回路図。
1…商用交流電源
2…全波ブリッジ整流回路
3…平滑コンデンサ
4…降圧型チョッパ
17…HIDランプ
18…駆動回路
32a,32b…フォトカプラ
33a,33b…フォトカプラ
Q1 〜Q4 …FET
Claims (1)
- 【請求項1】 商用交流電源からの交流電圧を整流し
て直流電圧を得る整流手段と、前記直流電圧から定電流
を発生する定電流発生手段と、この定電流発生手段の正
極性出力端と基準電位点との間に並列接続される第1及
び第3のスイッチング素子から成る直列回路並びに第2
及び第4のスイッチング素子から成る直列回路を有する
ブリッジインバータと、前記第1及び第3のスイッチン
グ素子の接続点と前記第2及び第4のスイッチング素子
の接続点との間に接続される放電灯と、前記第3及び第
4のスイッチング素子に相互に位相が異なる制御信号を
与えてオン,オフ制御する駆動回路と、前記第1及び第
2のスイッチング素子をオンさせるためのオン電圧を供
給する電源回路と、前記第3及び第4のスイッチング素
子のオン,オフに基づいてオン,オフすることにより夫
々前記第1及び第2のスイッチング素子への前記電源回
路からのオン電圧の供給を阻止する第1及び第2のフォ
トカプラとを具備したことを特徴とする放電灯点灯装置
。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2408858A JPH04251576A (ja) | 1990-12-28 | 1990-12-28 | 放電灯点灯装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2408858A JPH04251576A (ja) | 1990-12-28 | 1990-12-28 | 放電灯点灯装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04251576A true JPH04251576A (ja) | 1992-09-07 |
Family
ID=18518259
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2408858A Pending JPH04251576A (ja) | 1990-12-28 | 1990-12-28 | 放電灯点灯装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04251576A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE112007000465T5 (de) | 2006-05-01 | 2008-12-18 | Mitsubishi Electric Corp. | Entladungslampenvorschaltgerät |
-
1990
- 1990-12-28 JP JP2408858A patent/JPH04251576A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE112007000465T5 (de) | 2006-05-01 | 2008-12-18 | Mitsubishi Electric Corp. | Entladungslampenvorschaltgerät |
US7884555B2 (en) | 2006-05-01 | 2011-02-08 | Mitsubishi Electric Corporation | Discharge lamp ballast apparatus |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CA2112465A1 (en) | Master-slave half-bridge dc-to-ac switchmode power converter | |
US5635800A (en) | Ballast circuit with a japped transformer flyback converter providing driving energy for start, glow and run modes of a lamp | |
JP3139607B2 (ja) | 直流コンバータ装置 | |
JPH04251576A (ja) | 放電灯点灯装置 | |
JP2001211658A (ja) | 相補形スイッチを有するハロゲン電力変換器 | |
US6333606B1 (en) | Ballast for discharge lamp | |
JP2006526976A (ja) | Dc−dcコンバータ | |
JP3465406B2 (ja) | 非常灯点灯装置 | |
JP2001203086A (ja) | 放電灯点灯回路 | |
KR100347303B1 (ko) | 메탈핼라이드 램프의 음향 공명 현상 감소 장치 | |
JP2721523B2 (ja) | インバータ回路 | |
JP2638618B2 (ja) | 放電ランプ非常灯点灯装置 | |
JP3595737B2 (ja) | 自励フライバック・コンバータ | |
JP4494875B2 (ja) | 放電灯点灯装置 | |
JPS5996878A (ja) | インバ−タ装置 | |
JP2000353598A (ja) | 蛍光ランプ点灯装置 | |
JPH07240289A (ja) | 電源装置、放電灯点灯装置および照明装置 | |
JPS5843434Y2 (ja) | 電力回生形のスイッチング・レギュレ−タ | |
JP2543774B2 (ja) | 放電灯点灯装置 | |
JP2000092835A (ja) | 部分共振型自励式スイッチング電源の低損失化回路 | |
JPH04292896A (ja) | 放電灯点灯回路 | |
JPS5911776A (ja) | 自励発振型パルス幅制御コンバ−タ回路 | |
JPH07122381A (ja) | 電源装置及びこれを用いた放電灯点灯装置並びに照明装置 | |
JPH04137397A (ja) | 放電灯点灯装置 | |
JPH11275859A (ja) | スイッチング電源装置 |