JPH04251367A - バス制御装置 - Google Patents

バス制御装置

Info

Publication number
JPH04251367A
JPH04251367A JP3000813A JP81391A JPH04251367A JP H04251367 A JPH04251367 A JP H04251367A JP 3000813 A JP3000813 A JP 3000813A JP 81391 A JP81391 A JP 81391A JP H04251367 A JPH04251367 A JP H04251367A
Authority
JP
Japan
Prior art keywords
data transfer
transfer device
bus
contents
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3000813A
Other languages
English (en)
Inventor
Kunio Nakase
中瀬　邦夫
Makoto Niitsuma
誠 新妻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
NEC Engineering Ltd
Original Assignee
NEC Corp
NEC Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, NEC Engineering Ltd filed Critical NEC Corp
Publication of JPH04251367A publication Critical patent/JPH04251367A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
    • G06F9/3001—Arithmetic instructions
    • G06F9/30014—Arithmetic instructions with variable precision
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30094—Condition code generation, e.g. Carry, Zero flag
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/3017—Runtime instruction translation, e.g. macros
    • G06F9/30174—Runtime instruction translation, e.g. macros for non-native instruction set, e.g. Javabyte, legacy code
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30181—Instruction operation extension or modification
    • G06F9/30196—Instruction operation extension or modification using decoder, e.g. decoder per instruction set, adaptable or programmable decoders
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/32—Address formation of the next instruction, e.g. by incrementing the instruction counter
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3818—Decoding for concurrent execution
    • G06F9/3822—Parallel decoding, e.g. parallel decode units

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Executing Machine-Instructions (AREA)
  • Bus Control (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はバス制御装置に関し、特
にデータ転送装置からのデータ転送要求に応答して、選
択したデータ転送装置にデータバスの使用許可を与える
バス制御装置に関する。
【０００２】
【従来の技術】従来のバス制御装置は、データ転送装置
にデータバスの使用許可を与える制御方法として、デー
タ転送装置を一定の時間間隔で順次に選択することによ
り、選択したデータ転送装置に対して順次にデータバス
の使用許可を与える方法と、各データ転送装置に対して
優先順位を与えて、データ転送装置からのデータ転送要
求に応答して、最も優先順位の高いデータ転送装置にデ
ータバスの使用許可を与える方法とを用いている。
【０００３】
【発明が解決しようとする課題】上述した従来のバス制
御装置は、前者の方法では、データ転送装置からのデー
タ転送要求の有無にかかわらず、一定の時間毎にそれぞ
れのデータ転送装置にデータバスの使用許可を与えるの
で、データバスの使用頻度や優先度の高いデータ転送装
置に対するデータバスの使用効率が悪いという欠点を有
している。
【０００４】一方、後者では、優先順位の判定のために
、データ転送装置と自己の選択回路との間に信号の応答
が必要となり、その間のデータバスの使用ができないの
で、データバスの使用効率が低下するという欠点を有し
ている。
【０００５】また、後者では、データ転送要求を出した
データ転送装置がそのデータ転送要求が受付けられるま
で次のデータ転送要求が出せないことにより、使用許可
を与えるデータ転送装置を選択する際に、データ転送要
求の度合やデータバスの使用頻度が反映されないので、
データバスの使用頻度の高いデータ転送装置に対するデ
ータバスの使用効率が良くないという欠点を有している
。
【０００６】本発明の目的は、データ転送装置毎にデー
タバスの使用要求数を計算するカウンタと、そのデータ
転送装置に対してこの前にデータバスの使用許可を与え
てからの時間を計算するタイマとを持つことにより、各
データ転送装置のデータバスの使用要求量と使用許可待
ち時間とを判断して、データバスの使用頻度が高いデー
タ転送装置に対して優先的にデータバスの使用許可を与
えて効率良く使用させることができるバス制御装置を提
供することにある。
【０００７】
【課題を解決するための手段】第１の発明のバス制御装
置は、複数のデータ転送装置にデータバスを介して接続
し、前記データ転送装置からのデータ転送要求に応答し
て、選択した前記データ転送装置にデータバスの使用許
可を与えるバス制御装置において、（Ａ）前記データ転
送装置のそれぞれに対応するそれぞれのカウンタ、（Ｂ
）前記データ転送装置のそれぞれに対応するそれぞれの
タイマ、（Ｃ）前記データ転送装置からのデータ転送要
求の発生時に、データ転送要求をした前記データ転送装
置に対応する前記カウンタの内容に“１”を加算するカ
ウンタ加算手段、（Ｄ）それぞれの前記カウンタの内容
が“１”以上の値になっているときに、対応するそれぞ
れの前記タイマの内容を一定時間間隔で“１”づつ加算
するタイマ加算手段、（Ｅ）前記カウンタの内容と前記
タイマの内容とをそれぞれ加算する加算器、（Ｆ）前記
加算器による加算結果が最大の値となった前記データ転
送装置を選択する選択回路、（Ｇ）前記選択回路により
選択した前記データ転送装置に対応する前記カウンタの
内容から“１”を減算するカウンタ減算手段、（Ｈ）前
記選択回路により選択した前記データ転送装置に対応す
る前記タイマの内容を“０”にするタイマリセット手段
、（Ｉ）前記選択回路により選択した前記データ転送装
置に前記データバスの使用の許可を与えるデータバス使
用許可手段、を備えて構成されている。
【０００８】また、第２の発明のバス制御装置は、複数
のデータ転送装置にデータバスを介して接続し、前記デ
ータ転送装置からのデータ転送要求に応答して、選択し
た前記データ転送装置にデータバスの使用許可を与える
バス制御装置において、（Ａ）前記データ転送装置のそ
れぞれに対応するそれぞれのカウンタおよびそれぞれの
タイマを設け、（Ｂ）前記データ転送装置からのデータ
転送要求の発生時に、データ転送要求をした前記データ
転送装置に対応する前記カウンタの内容に“１”を加算
するとともに、それぞれの前記カウンタの内容が“１”
以上の値になっているときに、対応するそれぞれの前記
タイマの内容を一定時間間隔で“１”づつ加算し、（Ｃ
）加算器で前記カウンタの内容と前記タイマの内容とを
それぞれ加算し、（Ｄ）選択回路で前記加算器による加
算結果が最大の値となった前記データ転送装置を選択し
、（Ｅ）前記選択回路により選択した前記データ転送装
置に対応する前記カウンタの内容から“１”を減算する
とともに、前記選択回路により選択した前記データ転送
装置に対応する前記タイマの内容を“０”のリセット状
態にし、（Ｆ）前記選択回路により選択した前記データ
転送装置に前記データバスの使用の許可を与える、こと
により構成されている。
【０００９】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
【００１０】図１は本発明のバス制御装置の一実施例を
示すブロック図である。
【００１１】本実施例のバス制御装置１は、図１に示す
ように、複数のデータ転送装置２１，………２ｎにデー
タバス３を介して接続し、データ転送装置２１，………
２ｎからのデータ転送要求であるバス使用要求信号４１
，………４ｎに応答して、選択したデータ転送装置２１
，………２ｎにデータバス３の使用許可であるバス使用
許可信号５１，………５ｎを与えることができる。
【００１２】すなわち、バス制御装置１のカウンタ１２
１，………１２ｎは、データ転送装置２１，………２ｎ
のそれぞれに対応して設けられ、バス制御装置１のタイ
マ１３１，………１３ｎも、データ転送装置２１，……
…２ｎのそれぞれに対応して設けられている。
【００１３】そして、データ転送装置２１，………２ｎ
のそれぞれからのデータ転送要求であるバス使用要求信
号４１，………４ｎの発生時に、データ転送要求をした
データ転送装置２１，………２ｎのそれぞれに対応する
カウンタ１２１，………１２ｎの内容は、それぞれ“１
”だけ加算されている。
【００１４】また、タイマ１３１，………１３ｎの内容
は、それぞれに対応するカウンタ１２１，………１２ｎ
の内容が、“１”以上の値になっているときに、一定時
間間隔で“１”づつ加算されている。
【００１５】一方、加算器１４１，………１４ｎのそれ
ぞれは、カウンタ１２１，………１２ｎの内容と、タイ
マ１３１，………１３ｎの内容とのそれぞれを加算して
いる。
【００１６】そこで、選択回路１１は、加算器１４１，
………１４ｎによる加算結果が最大の値となった加算器
１４ｉに対応するデータ転送装置２ｉを選択している。
【００１７】この結果を受けたバス使用許可信号発生回
路１５は、選択したデータ転送装置２ｉに対応するカウ
ンタ１２ｉにカウンタ減算信号６ｉを送って、カウンタ
１２ｉの内容を“１”だけ減算させるとともに、選択し
たデータ転送装置２ｉに対応するタイマ１３ｉにタイマ
リセット信号７ｉを送って、タイマ１３ｉの内容を“０
”にリセットさせている。
【００１８】そして、バス使用許可信号発生回路１５は
、選択したデータ転送装置２ｉにデータバス３の使用を
許可するバス使用許可信号５ｉを与えている。
【００１９】
【発明の効果】以上説明したように、本発明のバス制御
装置は、データ転送装置毎にデータバスの使用要求量を
計算するカウンタと、そのデータ転送装置に対してこの
前にデータバスの使用許可を与えてからの時間を計算す
るタイマとを持つことにより、各データ転送装置のデー
タバスの使用要求量と使用許可待ち時間とを判断して、
データバスの使用頻度が高いデータ転送装置に対して優
先的にデータバスの使用許可を与えて効率良く使用させ
ることができるという効果を有している。
【００２０】また、本発明のバス制御装置は、データバ
スの使用要求の受信と、許可を与えるデータ転送装置の
選択とを並行して実施できるので、データバスを効率良
く使用できるという効果を有している。
【００２１】さらに、本発明のバス制御装置は、カウン
タが各データ転送装置のデータバスの使用要求量を保持
することにより、各データ転送装置がデータバスの使用
要求のすべてを報告することができることにより、各デ
ータ転送装置内のデータバスの使用要求信号の発生回路
が簡略化できるという効果を有している。
【図面の簡単な説明】
【図１】本発明のバス制御装置の一実施例を示すブロッ
ク図である。
【符号の説明】
１　　　　バス制御装置 １１　　　　選択回路 １２１，〜１２ｎ　　　　カウンタ １３１，〜１３ｎ　　　　タイマ １４１，〜１４ｎ　　　　加算器 １５　　　　バス使用許可信号発生回路２１，〜２ｎ　
　　　データ転送装置 ３　　　　データバス

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】　　複数のデータ転送装置にデータバスを
    介して接続し、前記データ転送装置からのデータ転送要
    求に応答して、選択した前記データ転送装置にデータバ
    スの使用許可を与えるバス制御装置において、（Ａ）前
    記データ転送装置のそれぞれに対応するそれぞれのカウ
    ンタ、（Ｂ）前記データ転送装置のそれぞれに対応する
    それぞれのタイマ、（Ｃ）前記データ転送装置からのデ
    ータ転送要求の発生時に、データ転送要求をした前記デ
    ータ転送装置に対応する前記カウンタの内容に“１”を
    加算するカウンタ加算手段、（Ｄ）それぞれの前記カウ
    ンタの内容が“１”以上の値になっているときに、対応
    するそれぞれの前記タイマの内容を一定時間間隔で“１
    ”づつ加算するタイマ加算手段、（Ｅ）前記カウンタの
    内容と前記タイマの内容とをそれぞれ加算する加算器、
    （Ｆ）前記加算器による加算結果が最大の値となった前
    記データ転送装置を選択する選択回路、（Ｇ）前記選択
    回路により選択した前記データ転送装置に対応する前記
    カウンタの内容から“１”を減算するカウンタ減算手段
    、（Ｈ）前記選択回路により選択した前記データ転送装
    置に対応する前記タイマの内容を“０”にするタイマリ
    セット手段、（Ｉ）前記選択回路により選択した前記デ
    ータ転送装置に前記データバスの使用の許可を与えるデ
    ータバス使用許可手段、を備えることを特徴とするバス
    制御装置。
  2. 【請求項２】　　複数のデータ転送装置にデータバスを
    介して接続し、前記データ転送装置からのデータ転送要
    求に応答して、選択した前記データ転送装置にデータバ
    スの使用許可を与えるバス制御装置において、（Ａ）前
    記データ転送装置のそれぞれに対応するそれぞれのカウ
    ンタおよびそれぞれのタイマを設け、（Ｂ）前記データ
    転送装置からのデータ転送要求の発生時に、データ転送
    要求をした前記データ転送装置に対応する前記カウンタ
    の内容に“１”を加算するとともに、それぞれの前記カ
    ウンタの内容が“１”以上の値になっているときに、対
    応するそれぞれの前記タイマの内容を一定時間間隔で“
    １”づつ加算し、（Ｃ）加算器で前記カウンタの内容と
    前記タイマの内容とをそれぞれ加算し、（Ｄ）選択回路
    で前記加算器による加算結果が最大の値となった前記デ
    ータ転送装置を選択し、（Ｅ）前記選択回路により選択
    した前記データ転送装置に対応する前記カウンタの内容
    から“１”を減算するとともに、前記選択回路により選
    択した前記データ転送装置に対応する前記タイマの内容
    を“０”のリセット状態にし、（Ｆ）前記選択回路によ
    り選択した前記データ転送装置に前記データバスの使用
    の許可を与える、ことを特徴とするバス制御装置。
JP3000813A 1990-01-06 1991-01-09 バス制御装置 Pending JPH04251367A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000813A JP2559868B2 (ja) 1990-01-06 1990-01-06 情報処理装置

Publications (1)

Publication Number Publication Date
JPH04251367A true JPH04251367A (ja) 1992-09-07

Family

ID=11484120

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2000813A Expired - Fee Related JP2559868B2 (ja) 1990-01-06 1990-01-06 情報処理装置
JP3000813A Pending JPH04251367A (ja) 1990-01-06 1991-01-09 バス制御装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2000813A Expired - Fee Related JP2559868B2 (ja) 1990-01-06 1990-01-06 情報処理装置

Country Status (5)

Country Link
US (1) US5539900A (ja)
EP (1) EP0437207B1 (ja)
JP (2) JP2559868B2 (ja)
KR (1) KR950009271B1 (ja)
DE (1) DE69132261T2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0749073A2 (en) * 1995-06-06 1996-12-18 Tandem Computers Incorporated Biased routing arbitration of message traffic in a communications network
JP2012014571A (ja) * 2010-07-02 2012-01-19 Fujitsu Ltd アクセス制御装置、アクセス制御方法およびストレージシステム

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5717947A (en) * 1993-03-31 1998-02-10 Motorola, Inc. Data processing system and method thereof
JP2832899B2 (ja) * 1993-05-31 1998-12-09 松下電器産業株式会社 データ処理装置およびデータ処理方法
US5640578A (en) * 1993-11-30 1997-06-17 Texas Instruments Incorporated Arithmetic logic unit having plural independent sections and register storing resultant indicator bit from every section
US5758141A (en) * 1995-02-10 1998-05-26 International Business Machines Corporation Method and system for selective support of non-architected instructions within a superscaler processor system utilizing a special access bit within a machine state register
US7228809B2 (en) * 2004-04-15 2007-06-12 Cupid Foundations, Inc. Undergarments having finished edges and methods therefor
US9720661B2 (en) * 2014-03-31 2017-08-01 International Businesss Machines Corporation Selectively controlling use of extended mode features
US20220066681A1 (en) * 2020-08-27 2022-03-03 Micron Technology, Inc. Bubble break register in semiconductor device

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3676852A (en) * 1970-07-20 1972-07-11 Ibm Multiple program digital computer
DE3587643T2 (de) * 1984-03-02 1994-03-24 Nippon Electric Co Informationsverarbeitungseinheit mit Unterbrechungsfunktion.
DE3577242D1 (de) * 1984-08-14 1990-05-23 Trt Telecom Radio Electr Prozessor zur verarbeitung von daten verschiedener darstellungsarten und geeignetes multipliziergeraet fuer einen solchen prozessor.
JPS62180427A (ja) * 1986-02-03 1987-08-07 Nec Corp プログラム制御回路
CA1327080C (en) * 1987-05-26 1994-02-15 Yoshiko Yamaguchi Reduced instruction set computer (risc) type microprocessor
US4967346A (en) * 1988-03-14 1990-10-30 Advanced Micro Devices, Inc. Universal microprocessor interface circuit
US5109332A (en) * 1988-09-09 1992-04-28 Compaq Computer Corporation System for controlling the transferring of different widths of data using two different sets of address control and state information signals
DE68927218T2 (de) * 1988-10-18 1997-02-06 Hewlett Packard Co Verfahren und Vorrichtung für Zustandskode in einem Zentralprozessor
JPH02133827A (ja) * 1988-11-14 1990-05-23 Nec Corp 情報処理装置
JPH03131924A (ja) * 1989-10-18 1991-06-05 Hitachi Ltd 情報処理装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0749073A2 (en) * 1995-06-06 1996-12-18 Tandem Computers Incorporated Biased routing arbitration of message traffic in a communications network
EP0749073A3 (en) * 1995-06-06 1999-07-21 Tandem Computers Incorporated Biased routing arbitration of message traffic in a communications network
JP2012014571A (ja) * 2010-07-02 2012-01-19 Fujitsu Ltd アクセス制御装置、アクセス制御方法およびストレージシステム

Also Published As

Publication number Publication date
EP0437207A3 (en) 1993-03-31
JP2559868B2 (ja) 1996-12-04
DE69132261D1 (de) 2000-08-03
KR910014823A (ko) 1991-08-31
DE69132261T2 (de) 2000-12-21
JPH03204718A (ja) 1991-09-06
EP0437207B1 (en) 2000-06-28
US5539900A (en) 1996-07-23
EP0437207A2 (en) 1991-07-17
KR950009271B1 (ko) 1995-08-18

Similar Documents

Publication Publication Date Title
US4644465A (en) Apparatus for controlling I/O interrupt in multiprocessor system
JPH0594409A (ja) バス調停システム
JPH04251367A (ja) バス制御装置
JP2806678B2 (ja) バス制御装置
JP2617601B2 (ja) バス制御装置
JPH05189390A (ja) トランザクションスケジューリング方式
JPH04355862A (ja) 共通リソース競合防止回路
JPS5947335B2 (ja) 割込処理方式
JP2570192B2 (ja) ループ型ローカルエリアネットワークシステム
JP2758752B2 (ja) 共通バス競合調停方式
JPH0241552A (ja) 割り込み制御方式
JP2783866B2 (ja) バス制御方式
JPS6152702A (ja) シ−ケンス制御装置
JPS607307B2 (ja) バス制御方式
JPS6059464A (ja) バスリクエスト制御方式
JPH023851A (ja) ダイレクトメモリアクセス装置
JPH0338761A (ja) バス競合整理方式
JPS60179865A (ja) 割込み受付け制御方式
JPS5936865A (ja) 優先権制御方式
JPS6043765A (ja) 入出力処理装置
JPS5986352A (ja) プロセツサ間通信順序制御方式
JPH04359353A (ja) バス制御装置
JPS63231662A (ja) バス制御回路
JPS58225420A (ja) 割込信号走査回路
JPH0445867B2 (ja)

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19990928