JPH04247531A - 障害検出方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、二重化された演算回路
をもつ演算処理装置において、二重化された演算回路の
障害検出方式に関する。

【０００２】近年の演算処理装置においては、ノースト
ップ、ノーダウンに対する要求が強い。このためには該
演算処理装置を二重化して、どちらか一方の演算処理装
置が障害を検出した場合に、他方に切り替えるという方
式が一般的に用いられる。

【０００３】この時の演算処理装置の障害を的確に検出
するために、例えば、内部の演算回路を二重化して比較
し、不一致を検出したとき、該演算処理装置の障害とす
る障害検出方式がある。

【０００４】この場合、該二重化された演算回路に、例
えば、割り込み信号，又は、タイマー信号等が非同期で
入力されると、該演算回路が障害でもないのに不一致を
検出してしまうことがあることから、このような非同期
事象に起因した不一致を検出することがない障害検出方
式が要求される。

【０００５】

【従来の技術】図３〜図５は、従来の障害検出方式を説
明する図であり、（ａ）　は演算処理装置の構成例を示
し、（ｂ１），（ｂ２）　は動作タイムチャートを示し
ている。以下、１クロックで１命令を実行する場合を例
として説明する。

【０００６】従来の二重化された演算回路　１，２を持
つ演算処理装置の障害検出方法は、例えば、二重化され
た演算回路　１，２の動作を比較回路　５で、クロック
に同期して比較し、不一致を検出したとき、該演算処理
装置の障害とする障害検出方式が一般的である。

【０００７】然しながら、この従来方式においては、各
々の演算回路　１，２に供給されている割込み信号■，
　またはタイマー信号■などによる非同期事象を演算す
る時に、各々の演算回路　１，２の特性差により該非同
期事象を一方が演算し、他方が演算しない場合にも障害
として検出してしまう問題があった。

【０００８】例えば、（ｂ１）図に示した動作タイムチ
ャートにおいて、該クロックに非同期な割り込み信号■
　（又は、タイマー信号■）　が、該演算回路　１，２
に対するクロックとクロックとの間に発生した場合、該
二重化されか演算回路　１，２においては、同じクロッ
クで受け付け信号■を生成し、該二重化された演算回路
　１，２の、例えば、プログラムカウンタ（ＰＣ）は、
同じクロックタイミングで、割り込みエントリーアドレ
ス“８０００”を生成し、該生成されたアドレスから、
同期して割り込み処理の実行　（演算）　を開始する。 従って、この場合には、該二重化されか演算回路　１，
２で不一致が検出されることはない。

【０００９】然して、（ｂ２）図に示した動作タイムチ
ャートにおいては、該クロックに非同期な割り込み信号
■　（又は、タイマー信号■）　が、該演算回路　１，
２に対するクロックと、ほぼ同じタイミングで発生した
場合を示している。

【００１０】この場合、該二重化されか演算回路　１，
２では、該非同期信号■，　■を受け付ける回路の動作
特性のバラツキ等により、それぞれ、別々のクロックで
受け付け信号■を作成してしまうことがある。

【００１１】従って、該二重化された演算回路　１，２
のプログラムカウンタ（ＰＣ）は、別々なタイミングで
割り込みエントリーアドレス“８０００”を生成して、
該割り込み処理を実行する。

【００１２】該二重化された演算回路　１，２の上記プ
ログラムカウンタ（ＰＣ）の値を、比較回路５で比較し
ていると、上記の場合、比較エラーが発生し、当該演算
処理装置はエラーと認識される。

【００１３】尚、上記の比較対象は、特に、限定される
ものではなく、該プログラムカウンタ（ＰＣ）の他に、
例えば、実行シーケンス回路，　演算部（ＡＬＵ）　の
演算結果，　主要レジスタ等がある。

【００１４】

【発明が解決しようとする課題】このため、例えば、上
記割込み信号■，又は、タイマー信号■などを共通回路
として各々の演算回路　１，２に供給し、前記のような
非同期事象を一方が演算し、他方が演算しないというこ
とが発生しないようにする方法がとる方式が考えられる
然しながら、この方法によれば、該共通回路に障害が発
生した場合に、該障害を検出できないという問題点があ
る。

【００１５】本発明は上記従来の欠点に鑑み、割込み信
号■，　又は、タイマー信号■発生回路などを共通回路
とせず、しかも各々の演算回路の特性差により非同期事
象を一方が演算し、他方が演算しない場合にも障害とし
ない障害検出方式を提供することを目的とするものであ
る。

【００１６】

【課題を解決するための手段】図１は本発明の原理構成
図である。上記の問題点は下記の如くに構成した障害検
出方式によって解決される。

【００１７】二重化された演算回路　１，２と，　前記
二重化された演算回路　１，２を比較するための比較回
路　５を有する演算装置において、前記二重化された演
算回路　１，２の各々を任意クロックだけ歩進させる演
算歩進回路　７を持ち、前記二重化された演算回路　１
，２を比較するための比較回路　５が不一致を検出した
場合に、前記演算歩進回路　７が一方の演算回路　１，
　又は、２　の歩進を停止し、他方の演算回路　２，　
又は、１　をｎクロックだけ歩進させる手段と、前記演
算歩進回路　７が他方の演算回路　２，　又は、１　の
歩進を停止し、一方の演算回路　１，　又は、２　をｍ
クロックだけ歩進させる手段と、前記二重化された演算
回路　１，２を比較するための比較回路　５が一致を検
出した場合に、両方の演算回路　１，２を歩進させる手
段を設けて、前記二重化された演算回路　１，２の動作
に不一致が検出された場合に、前記二重化された演算回
路　１，２の一方　１，　又は、２　の歩進を停止し、
他方　２，　又は、１　をｎクロックだけ歩進させて、
その間に前記比較回路　５が一致を検出した場合には、
上記一方　１，　又は、２　の歩進の停止を解除し、上
記の操作で、前記比較回路　５が一致を検出しなかった
場合は、他方　２，　又は、１　の歩進を停止し、一方
の演算回路　１，　又は、２　を、上記ｎクロックより
大きいｍクロックだけ歩進させて、その間に前記比較回
路が一致を検出した場合には他方の演算回路　２，　又
は、１　の歩進の停止を解除し、上記何れの操作におい
ても、前記比較回路　５が一致を検出しなかった場合の
み、該不一致を上位装置に通知するように構成する。

【００１８】

【作用】本発明の障害検出方式においては、二重化され
た演算回路に非同期な割り込み信号■，　タイマー信号
■等が入力され、該二重化され演算回路の、例えば、プ
ログラムカウンタ（ＰＣ）　を比較して、不一致が検出
された場合、例えば、演算回路１側の動作を停止させて
、他方の演算回路　２を、例えば、１クロック毎に歩進
させる。

【００１９】従って、演算回路　１のプログラムカウン
タ（ＰＣ）が、該非同期な割り込み処理のエントリーア
ドレス“８０００”になったが、演算回路　２では、未
だ、該割り込み処理エントリーアドレス“８０００”に
なっていなかった場合、上記歩進動作により、該演算回
路　２を割り込み処理のエントリーアドレス“８０００
”に入れることができ、一致を検出するようになる。

【００２０】若し、逆の場合、即ち、演算回路　２のプ
ログラムカウンタ（ＰＣ）が、該非同期な割り込み処理
のエントリーアドレス“８０００”になったが、演算回
路　１では、未だ、該割り込み処理エントリーアドレス
“８０００”になっていなかった場合、上記の動作によ
り、先行している演算回路　２のプログラムカウンタ（
ＰＣ）が、更に、先行することになり、一致を検出する
ことができない。

【００２１】そこで、本発明の場合、一定クロック数ｎ
だけ歩進させて一致が得られない場合、該歩進させてい
た演算回路　２の動作を停止させて、演算回路　１を１
クロック毎に歩進させる。

【００２２】然して、該演算回路　１を上記ｎクロック
歩進させた時点で、当初の不一致が発生したタイミング
関係となるのみであるので、未だ、一致を得ることはな
い。そこで、本発明においては、該演算回路　１側をｎ
クロックより多いｍクロックだけ歩進させることで、上
記非同期信号■，　又は、■による非同期事象の場合に
は、演算回路　１，２の、例えば、プログラムカウンタ
（ＰＣ）を一致させることができる。

【００２３】従って、本発明においては、二重化された
演算回路に供給される非同期信号｛上記割り込み信号■
，　又は、タイマー信号■｝により，　各々の演算回路
の動作が不一致になった場合でも障害とすることなく、
且つ、同期を取り直すことができ、的確な障害検出が可
能になるという効果が得られる。

【００２４】

【実施例】以下本発明の実施例を図面によって詳述する
。前記の図１は本発明の原理構成図であり、図２は本発
明の一実施例を動作タイムチャートで示した図ある。

【００２５】本発明においては、二重化された演算回路
　１，２の各々を任意クロックだけ動作させる演算歩進
回路　７を備え、該演算回路　１，２の不一致を検出し
た場合、一方の演算回路　１，　又は、２　の動作を停
止させて、他方の演算回路　２，　又は、１　をｎクロ
ックだけ歩進させるか、或いは、他方の演算回路　２，
　又は、１　の動作を停止させて、一方の演算回路　１
，　又は、２　をｎより大きいｍクロックだけ歩進させ
る手段を設けて、該手段により、演算回路　１，２の一
方，又は、他方のみを動作させて一致を検出した場合、
該停止側の演算回路の停止を解除し、何れの場合でも不
一致を検出した場合、当該演算処理装置の障害と認識す
る手段が、本発明を実施するのに必要な手段である。尚
、全図を通して同じ符号は同じ対象物を示している。

【００２６】以下、図１を参照しながら、図２により、
本発明による障害検出方式を説明する。図１は本発明の
原理構成図であって、二重化された演算回路　１，２を
持つ演算処理装置の概略図を示している。

【００２７】本図において、１と２は演算回路、３と４
は割込み信号■，　又は、タイマー信号■の供給回路、
５は二重化された演算回路をクロックタイミングで比較
する比較回路であり、不一致の場合は、演算歩進回路　
７に通知する。７　は演算回路　１，２を任意クロック
だけ歩進できる演算歩進回路である。尚、本実施例では
、図３の従来方式で説明したように、１クロックで１命
令を実行すると仮定する。

【００２８】上記比較回路　５が不一致を検出すると、
図２の動作タイムチャートで示したように、演算歩進回
路　７が、例えば、演算回路　２（演算回路　＃２　で
示す）　に対して歩進の停止を指示し、かつ、演算回路
　１　（演算回路　＃１　で示す）　に対してｎクロッ
ク（本実施例では、例えば、２クロック）だけ歩進を指
示する。

【００２９】本実施例においては、上記の動作により、
演算回路　２のプログラムカウンタ（ＰＣ）　＃２　が
、例えば、“２００Ｃ”で停止しており、演算回路　１
のプログラムカウンタ（ＰＣ）　＃１　は、割り込みエ
ントリーアドレス“８０００”から“８００２”，“８
００４”と歩進する。

【００３０】該ｎ（＝２）クロックだけ歩進する間に、
比較回路　５が一致を検出すると、演算歩進回路　７は
、演算回路　２に対して歩進の停止の解除を指示する。 該ｎ（＝２）クロックだけ歩進して、未だ、該比較回路
　５が不一致を検出している場合は、本発明においては
、該演算歩進回路　７が、演算回路　１に対して歩進の
停止を指示する。

【００３１】本実施例においては、図２から明らかな如
く、演算回路　１のプログラムカウンタ（ＰＣ）　＃１
　は、アドレス“８００４”の儘で停止となる。そして
、今まで停止状態にあった演算回路　２に対して、ｎク
ロックより大きいｍクロック、本例では、例えば、３ク
ロックだけの歩進を指示する。

【００３２】該ｍ（＝３）クロックだけ歩進している間
に、比較回路　５が一致を検出｛本例では、プログラム
カウンタ（ＰＣ）がアドレス“８００４”を指示したと
き、演算回路　１，２のプログラムカウンタ（ＰＣ）　
＃１，＃２の値が一致している｝すると、該演算歩進回
路　７は、演算回路　１に対して歩進の停止の解除を指
示する。従って、該演算回路１，２はプログラムカウン
タ（ＰＣ）が示すアドレス“８００４”から、同期して
、該非同期の割り込み処理を実行することになる。

【００３３】若し、ｍ（＝３）クロックだけ歩進しても
、比較回路　５が不一致を検出している場合は、当該演
算処理装置の障害と認識して、上記演算歩進回路　７が
上位装置に通知する。

【００３４】このように、本発明は、二重化された演算
回路　１，２の各々を任意クロックだけ動作させる演算
歩進回路　７を備え、該演算回路１，２の不一致を検出
した場合、一方の演算回路　１，　又は、２　の動作を
停止させて、他方の演算回路　２，　又は、１　をｎク
ロックだけ歩進させるか、或いは、他方の演算回路　２
，　又は、１　の動作を停止させて、一方の演算回路　
１，　又は、２　をｎより大きいｍクロックだけ歩進さ
せる手段を設けて、該手段により、演算回路　１，２の
一方，又は、他方のみを動作させて一致を検出した場合
、該停止側の演算回路の停止を解除し、何れの場合でも
不一致を検出した場合、当該演算処理装置の障害と認識
するようにした所に特徴がある。

【００３５】

【発明の効果】以上、詳細に説明したように、本発明の
障害検出方式は、二重化された演算回路を含む演算処理
装置において、二重化された演算回路の各々を任意クロ
ックだけ動作させる演算歩進回路を備え、該二重化され
た演算回路の不一致を検出した場合、一方の演算回路の
動作を停止させて、他方の演算回路をｎクロックだけ歩
進させるか、或いは、他方の演算回路の動作を停止させ
て、一方の演算回路をｎより大きいｍクロックだけ歩進
させる手段を設けて、該手段により、該二重化された演
算回路の一方，又は、他方のみを動作させて一致を検出
した場合、該停止側の演算回路の停止を解除し、何れの
場合でも不一致を検出した場合、当該演算処理装置の障
害と認識するようにしたものであるので、二重化された
演算回路に供給される非同期信号■等により、各々の演
算回路の動作が不一致になった場合でも障害としないで
、かつ同期を取り直すことができ、真の障害のときのみ
、上位装置に通知するように動作する為、的確な障害検
出が可能となる効果が得られる。

【図面の簡単な説明】

【図１】本発明の原理構成図

【図２】本発明の一実施例を動作タイムチャートで示し
た図

【図３】従来の障害検出方式を説明する図　（その１）

【図４】従来の障害検出方式を説明する図　（その２）

【図５】従来の障害検出方式を説明する図　（その３）

【符号の説明】

１，２　　　演算回路　　 ３，４　　　割り込み信号，　タイマー信号の供給回路
５　　　　　比較回路 ７　　　　　演算歩進回路 ■　　　　割り込み信号　　　　　　　　　　　　　　
　　■　　　　タイマー信号

Claims (1)

【特許請求の範囲】
1. 【請求項１】二重化された演算回路（１，２）　と，　
   前記二重化された演算回路（１，２）　を比較するため
   の比較回路（５）　を有する演算装置において、前記二
   重化された演算回路（１，２）　の各々を任意クロック
   だけ歩進させる演算歩進回路（７）　を持ち、前記二重
   化された演算回路（１，２）　を比較するための比較回
   路（５）　が不一致を検出した場合に、前記演算歩進回
   路（７）　が一方の演算回路（１，　又は、２）の歩進
   を停止し、他方の演算回路（２，　又は、１）をｎクロ
   ックだけ歩進させる手段と、前記演算歩進回路（７）　
   が他方の演算回路（２，　又は、１）の歩進を停止し、
   一方の演算回路（１，　又は、２）をｍクロックだけ歩
   進させる手段と、前記二重化された演算回路（１，２）
   　を比較するための比較回路（５）　が一致を検出した
   場合に、両方の演算回路（１，２）　を歩進させる手段
   を設けて、前記二重化された演算回路（１，２）　の動
   作に不一致が検出された場合に、前記二重化された演算
   回路（１，２）　の一方（１，　又は、２）の歩進を停
   止し、他方（２，　又は、１）をｎクロックだけ歩進さ
   せて、その間に前記比較回路（５）　が一致を検出した
   場合には、上記一方（１，　又は、２）の歩進の停止を
   解除し、上記の操作で、前記比較回路（５）　が一致を
   検出しなかった場合は、他方（２，　又は、１）の歩進
   を停止し、一方の演算回路（１，　又は、２）を、上記
   ｎクロックより大きいｍクロックだけ歩進させて、その
   間に前記比較回路が一致を検出した場合には他方の演算
   回路（２，　又は、１）の歩進の停止を解除し、上記何
   れの操作においても、前記比較回路（５）　が一致を検
   出しなかった場合のみ、該不一致を上位装置に通知する
   ことを特徴とする障害検出方式。