JPH04245338A - 故障シミュレーションにおける処理量削減方法 - Google Patents
故障シミュレーションにおける処理量削減方法Info
- Publication number
- JPH04245338A JPH04245338A JP3010578A JP1057891A JPH04245338A JP H04245338 A JPH04245338 A JP H04245338A JP 3010578 A JP3010578 A JP 3010578A JP 1057891 A JP1057891 A JP 1057891A JP H04245338 A JPH04245338 A JP H04245338A
- Authority
- JP
- Japan
- Prior art keywords
- fault
- simulation
- value
- input
- faults
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004088 simulation Methods 0.000 title claims abstract description 132
- 238000000034 method Methods 0.000 title claims abstract description 58
- 230000000644 propagated effect Effects 0.000 claims abstract description 7
- 238000012360 testing method Methods 0.000 claims description 79
- 238000012545 processing Methods 0.000 claims description 63
- 230000000694 effects Effects 0.000 claims description 8
- 238000003780 insertion Methods 0.000 claims 1
- 230000037431 insertion Effects 0.000 claims 1
- 238000004904 shortening Methods 0.000 claims 1
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 238000004364 calculation method Methods 0.000 description 17
- 230000035945 sensitivity Effects 0.000 description 15
- 238000010586 diagram Methods 0.000 description 6
- 238000011156 evaluation Methods 0.000 description 5
- 238000001514 detection method Methods 0.000 description 4
- 238000012217 deletion Methods 0.000 description 3
- 230000037430 deletion Effects 0.000 description 3
- 108010076504 Protein Sorting Signals Proteins 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000003745 diagnosis Methods 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000001902 propagating effect Effects 0.000 description 1
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【0001】
【産業上の利用分野】本発明は、論理回路の故障シミュ
レーション方式にかかり、特に故障シミュレーションに
おける処理量削減方法に関する。
レーション方式にかかり、特に故障シミュレーションに
おける処理量削減方法に関する。
【0002】
【従来の技術】故障シミュレーションは、回路内に起こ
りうる全ての故障について、全てのテストパタンにたい
して逐一回路内の信号変化を計算するものである。従っ
て、故障シミュレーションの処理量は、入力テストパタ
ン数,仮定故障数、及び論理回路規模に相当するゲート
数の積に比例する。近年、論理回路の大規模化に伴い、
仮定故障数および入力テストパタン数ともに膨大な数に
達すると予想され、故障シミュレーションに要する時間
も大巾に増大すると考えられる。
りうる全ての故障について、全てのテストパタンにたい
して逐一回路内の信号変化を計算するものである。従っ
て、故障シミュレーションの処理量は、入力テストパタ
ン数,仮定故障数、及び論理回路規模に相当するゲート
数の積に比例する。近年、論理回路の大規模化に伴い、
仮定故障数および入力テストパタン数ともに膨大な数に
達すると予想され、故障シミュレーションに要する時間
も大巾に増大すると考えられる。
【0003】この問題に対処するために、故障シミュレ
ーションの高速化手法として、処理対象故障数を削減す
る方法がある。従来では、原理的未検出故障の削除や、
等価故障削除などの方法がもちいられている。前者の原
理的未検出故障とは、いかなるテストパタンにたいして
も検出されえない故障である。また、後者の等価故障と
は、複数の故障の論理表現が一致する互いに等価な故障
であり、それらはその中の1つを代表故障としてシミュ
レーションすれば済むものである。これらの故障は、故
障シミュレーションの前に、検査の対象とする論理回路
の結線関係のみを利用して認識できるものであった。
ーションの高速化手法として、処理対象故障数を削減す
る方法がある。従来では、原理的未検出故障の削除や、
等価故障削除などの方法がもちいられている。前者の原
理的未検出故障とは、いかなるテストパタンにたいして
も検出されえない故障である。また、後者の等価故障と
は、複数の故障の論理表現が一致する互いに等価な故障
であり、それらはその中の1つを代表故障としてシミュ
レーションすれば済むものである。これらの故障は、故
障シミュレーションの前に、検査の対象とする論理回路
の結線関係のみを利用して認識できるものであった。
【0004】また、第20回デザイン オートメーシ
ョン コンファレンス(1983年)第214頁から
第220頁(20th DAC 1983年(p.
p.214−p.p.220)に記載されているクリテ
ィカル パス トレーシングーアンアルタナティブ
トウ フォウルト シミュレーション(ベル
ラボラトリイズ)(CRITICAL PATH T
RACING−AN ALTERNATIVE TO
FAULT SIMLATION(BellLabor
atories)では、以下のような方法が取られてい
る。すなわち、故障シミュレーションを実施せずに、各
入力テストパタン毎に故障の影響が観測可能であるクリ
ティカルパスを出力側から入力側へたどることにより、
各入力テストパタンで検出可能性のある故障を認識する
ことを可能とするものである。
ョン コンファレンス(1983年)第214頁から
第220頁(20th DAC 1983年(p.
p.214−p.p.220)に記載されているクリテ
ィカル パス トレーシングーアンアルタナティブ
トウ フォウルト シミュレーション(ベル
ラボラトリイズ)(CRITICAL PATH T
RACING−AN ALTERNATIVE TO
FAULT SIMLATION(BellLabor
atories)では、以下のような方法が取られてい
る。すなわち、故障シミュレーションを実施せずに、各
入力テストパタン毎に故障の影響が観測可能であるクリ
ティカルパスを出力側から入力側へたどることにより、
各入力テストパタンで検出可能性のある故障を認識する
ことを可能とするものである。
【0005】
【発明が解決しようとする課題】上記従来技術には以下
のような問題点がある。原理的未検出故障や等価故障削
除などの方法は、論理回路の結線関係より静的に決定す
るものである。故障シミュレーションにおいて故障の検
出状況は、論理回路の結線関係と入力テストパタンとの
両方に依存するものである。従って、近年の論理回路の
大規模化に伴う故障シミュレーション時間の急増に対処
するためには、さらに大巾な処理対象故障数削減の効果
を得る必要がある。それには、論理回路の結線関係だけ
でなく、入力テストパタンを考慮した動的手法を取り入
れる必要がある。
のような問題点がある。原理的未検出故障や等価故障削
除などの方法は、論理回路の結線関係より静的に決定す
るものである。故障シミュレーションにおいて故障の検
出状況は、論理回路の結線関係と入力テストパタンとの
両方に依存するものである。従って、近年の論理回路の
大規模化に伴う故障シミュレーション時間の急増に対処
するためには、さらに大巾な処理対象故障数削減の効果
を得る必要がある。それには、論理回路の結線関係だけ
でなく、入力テストパタンを考慮した動的手法を取り入
れる必要がある。
【0006】一方、クリティカルパストレーシング法は
、各テストパタン毎に検査対象回路内の検出可能性のあ
る故障を認識可能とするものであるので、入力テストパ
タンを考慮した動的手法であるといえる。しかしながら
、クリティカルパストレーシング法で各テストパタン毎
の処理対象故障数が削減されたことにより、故障シミュ
レーション時間が短縮できたとしても、処理対象故障数
削減のための処理に要するオーバーヘッドがかかりすぎ
るという問題がある。もう一つの問題点としては、クリ
ティカルパストレーシング法は、再収れん経路を含む場
合を考慮していないために、正確な故障シミュレーショ
ンを行うことを保証できないことである。ここで、再収
れん経路とは、ある信号線が分岐しており、かつその分
岐先が再び同じ素子にともに入力しており、見かけ上1
つの信号線になるような信号経路のことを言う。例えば
、図15と図16を用いて説明する。これらは、再収れ
ん経路を持つ同じ回路で異なるテストパタンが入力して
いる場合である。クリティカルパストレーシング法で、
出力側からクリティカルパスをたどるとき、各素子の入
力端子にたいしてセンシティビティ計算を実施する。す
なわち、ある素子の入力端子の信号変化がその出力端子
において観測可能か否かを計算するものである。 センシティブな入力端子は観測可能であり、インセンシ
ティブな入力端子は観測不能である。ANDゲート99
0の場合、その入力端子940,950には、図15の
(a)でも図16の(a)でも、ともに論理値0が入力
している。このとき、クリティカルパストレーシング法
では、入力端子940,950はともにインセンシティ
ブと判定している。その結果、ANDゲート990より
入力側の領域は、たどられないことになり、その領域内
の故障は故障シミュレーションで検出可能性が無いもの
とみなされる。実際、信号線920上の故障を伝搬させ
てみる。図15の(b)での故障1210は、素子97
0,980までで故障の伝搬が停止するため、検出可能
性が無いことが分かる。しかし、図16の(b)の故障
1010は、素子970,980に伝搬し、さらに素子
990の出力端子960にまで伝搬しているので、この
故障は検出可能性があることが分かる。クリティカルパ
ストレーシング法は、このような再収れんすることによ
り検出可能性のある故障を認識していないので、故障シ
ミュレーションの処理対象外とされる。それにより、故
障シミュレーションの結果作成される故障辞書は、検出
されるはずの故障がシミュレーションされないために登
録されないので、不正確となる恐れがある。一般的な論
理回路で、再収れん経路を含むものは、決して少なくな
い。従って、正確な故障シミュレーションを保証するた
めには、再収れん経路を含むような回路を考慮する必要
がある。
、各テストパタン毎に検査対象回路内の検出可能性のあ
る故障を認識可能とするものであるので、入力テストパ
タンを考慮した動的手法であるといえる。しかしながら
、クリティカルパストレーシング法で各テストパタン毎
の処理対象故障数が削減されたことにより、故障シミュ
レーション時間が短縮できたとしても、処理対象故障数
削減のための処理に要するオーバーヘッドがかかりすぎ
るという問題がある。もう一つの問題点としては、クリ
ティカルパストレーシング法は、再収れん経路を含む場
合を考慮していないために、正確な故障シミュレーショ
ンを行うことを保証できないことである。ここで、再収
れん経路とは、ある信号線が分岐しており、かつその分
岐先が再び同じ素子にともに入力しており、見かけ上1
つの信号線になるような信号経路のことを言う。例えば
、図15と図16を用いて説明する。これらは、再収れ
ん経路を持つ同じ回路で異なるテストパタンが入力して
いる場合である。クリティカルパストレーシング法で、
出力側からクリティカルパスをたどるとき、各素子の入
力端子にたいしてセンシティビティ計算を実施する。す
なわち、ある素子の入力端子の信号変化がその出力端子
において観測可能か否かを計算するものである。 センシティブな入力端子は観測可能であり、インセンシ
ティブな入力端子は観測不能である。ANDゲート99
0の場合、その入力端子940,950には、図15の
(a)でも図16の(a)でも、ともに論理値0が入力
している。このとき、クリティカルパストレーシング法
では、入力端子940,950はともにインセンシティ
ブと判定している。その結果、ANDゲート990より
入力側の領域は、たどられないことになり、その領域内
の故障は故障シミュレーションで検出可能性が無いもの
とみなされる。実際、信号線920上の故障を伝搬させ
てみる。図15の(b)での故障1210は、素子97
0,980までで故障の伝搬が停止するため、検出可能
性が無いことが分かる。しかし、図16の(b)の故障
1010は、素子970,980に伝搬し、さらに素子
990の出力端子960にまで伝搬しているので、この
故障は検出可能性があることが分かる。クリティカルパ
ストレーシング法は、このような再収れんすることによ
り検出可能性のある故障を認識していないので、故障シ
ミュレーションの処理対象外とされる。それにより、故
障シミュレーションの結果作成される故障辞書は、検出
されるはずの故障がシミュレーションされないために登
録されないので、不正確となる恐れがある。一般的な論
理回路で、再収れん経路を含むものは、決して少なくな
い。従って、正確な故障シミュレーションを保証するた
めには、再収れん経路を含むような回路を考慮する必要
がある。
【0007】本発明の目的は、故障シミュレーションの
処理対象故障数を削減するために、入力テストパタンを
利用した動的方法により処理対象故障数削減の効果を高
め、かつそのための処理に要するオーバーヘッドをでき
るだけ少なくし、また再収れん経路を考慮して、検出可
能性のある故障は全て故障シミュレーションの対象とす
ることで、故障シミュレーションの正確性を保証できる
ようにすることにある。
処理対象故障数を削減するために、入力テストパタンを
利用した動的方法により処理対象故障数削減の効果を高
め、かつそのための処理に要するオーバーヘッドをでき
るだけ少なくし、また再収れん経路を考慮して、検出可
能性のある故障は全て故障シミュレーションの対象とす
ることで、故障シミュレーションの正確性を保証できる
ようにすることにある。
【0008】
【課題を解決するための手段】上記目的を達成するため
に、入力情報として、入力テストパタンを利用する。た
だし、この入力テストパタンは、1つ以上のグループに
分割されており、各グループ内には複数のテストパタン
が含まれ、かつグループ内のテストパタンは、ある外部
入力端子を論理値0または1に固定として作成されてい
るものとし、検査対象論理回路内の故障は、必ずあるグ
ループ内のテストパタンで検出されるものとする。従っ
て、テストパタンのグループ化は、故障の検出率に影響
を及ぼすことは無い。
に、入力情報として、入力テストパタンを利用する。た
だし、この入力テストパタンは、1つ以上のグループに
分割されており、各グループ内には複数のテストパタン
が含まれ、かつグループ内のテストパタンは、ある外部
入力端子を論理値0または1に固定として作成されてい
るものとし、検査対象論理回路内の故障は、必ずあるグ
ループ内のテストパタンで検出されるものとする。従っ
て、テストパタンのグループ化は、故障の検出率に影響
を及ぼすことは無い。
【0009】本発明は、このテストパタンのグループ単
位に以下の処理を故障シミュレーションの処理に先だっ
て、実施するものである。
位に以下の処理を故障シミュレーションの処理に先だっ
て、実施するものである。
【0010】まず、グループ内のテストパタンで常に固
定となる外部入力端子の固定値に着目した固定値シミュ
レーション、すなわち固定値である外部入力端子にはそ
の固定値0または1を割当て、また固定値でない外部入
力端子には固定値と区別するために非固定値Xを割当て
て、これら固定値および非固定値とから構成される固定
値パタンを入力として、回路内の素子にたいして論理演
算を実施し、各信号線の論理値を求める。
定となる外部入力端子の固定値に着目した固定値シミュ
レーション、すなわち固定値である外部入力端子にはそ
の固定値0または1を割当て、また固定値でない外部入
力端子には固定値と区別するために非固定値Xを割当て
て、これら固定値および非固定値とから構成される固定
値パタンを入力として、回路内の素子にたいして論理演
算を実施し、各信号線の論理値を求める。
【0011】次に、この固定値シミュレーションの結果
求められた論理回路内の信号線の論理値を用いて、素子
の入力端子の信号変化がその出力端子で観測可能か否か
を、各素子の入力端子にたいして評価し、外部出力端子
より入力側へ順に信号変化が観測可能な経路をたどり、
論理回路内の各素子毎に、この観測可能な経路上にある
か否かを示す情報を記憶しておき、観測可能な経路上の
故障を、故障シミュレーションの処理対象故障として登
録するものである。なお、入力端子の観測可能性を評価
する際に、再収れん経路を含む場合の回路を考慮して評
価を行うことにする。すなわち、ある素子においてその
出力値を制御する論理値が複数入力している場合には、
それら制御論理値をもつ入力端子は全て観測可能とし、
その他の論理値を持つ入力端子は観測不能と判定する。
求められた論理回路内の信号線の論理値を用いて、素子
の入力端子の信号変化がその出力端子で観測可能か否か
を、各素子の入力端子にたいして評価し、外部出力端子
より入力側へ順に信号変化が観測可能な経路をたどり、
論理回路内の各素子毎に、この観測可能な経路上にある
か否かを示す情報を記憶しておき、観測可能な経路上の
故障を、故障シミュレーションの処理対象故障として登
録するものである。なお、入力端子の観測可能性を評価
する際に、再収れん経路を含む場合の回路を考慮して評
価を行うことにする。すなわち、ある素子においてその
出力値を制御する論理値が複数入力している場合には、
それら制御論理値をもつ入力端子は全て観測可能とし、
その他の論理値を持つ入力端子は観測不能と判定する。
【0012】さらに、上記で故障シミュレーションで処
理対象として登録した故障の中で、故障仮定位置の信号
線の固定値シミュレーション結果の論理値が、固定値で
ある故障にたいしては、故障シミュレーションに先だっ
て、新たな事前故障伝搬処理を施す。すなわち、固定値
信号線上の故障の伝搬を行い、その伝搬先の故障値が全
て固定値シミュレーション結果の論理値と一致しかつそ
れが固定値となった故障は、故障シミュレーションの対
象から除外し、また、伝搬先の故障値が非固定値Xとな
った故障は、その非固定値に変化した直前の位置を記憶
しておく。
理対象として登録した故障の中で、故障仮定位置の信号
線の固定値シミュレーション結果の論理値が、固定値で
ある故障にたいしては、故障シミュレーションに先だっ
て、新たな事前故障伝搬処理を施す。すなわち、固定値
信号線上の故障の伝搬を行い、その伝搬先の故障値が全
て固定値シミュレーション結果の論理値と一致しかつそ
れが固定値となった故障は、故障シミュレーションの対
象から除外し、また、伝搬先の故障値が非固定値Xとな
った故障は、その非固定値に変化した直前の位置を記憶
しておく。
【0013】
【作用】本発明は、故障シミュレーションの処理量削減
を、テストパタンのグループ単位に実施することにより
、この処理に要するオーバーヘッドを、1テストパタン
毎に実施する場合と比較して少なくすることが可能であ
る。
を、テストパタンのグループ単位に実施することにより
、この処理に要するオーバーヘッドを、1テストパタン
毎に実施する場合と比較して少なくすることが可能であ
る。
【0014】また、固定値シミュレーションを実施する
ことにより、論理回路内で、該グループ内のテストパタ
ンで常に論理値が不変となる固定値を持つ信号線が認識
できる。この結果を用いて、該グループ内の全てのテス
トパタンで故障の影響が観測可能か否かの判定が可能と
なる。この判定の際、再収れん経路を考慮した判定法を
用いることにより、再収れんすることにより観測可能と
なる故障を、見逃してしまうようなことは回避できる。 観測可能な経路をたどることにより、結果的に論理回路
は、観測可能な経路上の領域と、それ以外の領域、すな
わち観測不能な領域とに2分される。それにより、観測
不能な領域内に含まれる故障は観測不能故障であるので
故障シミュレーションの処理対象外とすることができる
。また、論理回路内の各素子ごとに観測可能な経路上で
あるかさもなくば観測不能領域内であるかを記憶してお
くことにより、故障シミュレーション時に故障の伝搬先
の素子にたいしてその情報を参照して、観測不能領域内
であるならば、それ以降故障の伝搬を抑止することが可
能となる。
ことにより、論理回路内で、該グループ内のテストパタ
ンで常に論理値が不変となる固定値を持つ信号線が認識
できる。この結果を用いて、該グループ内の全てのテス
トパタンで故障の影響が観測可能か否かの判定が可能と
なる。この判定の際、再収れん経路を考慮した判定法を
用いることにより、再収れんすることにより観測可能と
なる故障を、見逃してしまうようなことは回避できる。 観測可能な経路をたどることにより、結果的に論理回路
は、観測可能な経路上の領域と、それ以外の領域、すな
わち観測不能な領域とに2分される。それにより、観測
不能な領域内に含まれる故障は観測不能故障であるので
故障シミュレーションの処理対象外とすることができる
。また、論理回路内の各素子ごとに観測可能な経路上で
あるかさもなくば観測不能領域内であるかを記憶してお
くことにより、故障シミュレーション時に故障の伝搬先
の素子にたいしてその情報を参照して、観測不能領域内
であるならば、それ以降故障の伝搬を抑止することが可
能となる。
【0015】さらに、固定値信号線上の故障にたいして
は、グループ内のテストパタンでは、故障の伝搬先の故
障値が固定値であるかぎりは、全て同じ動作をすること
により、これらの故障にたいして事前故障伝搬を実施す
ることで、本来グループ内のテストパタン分同じ処理を
するところ、1度の処理で済むことになるので、故障シ
ミュレーションの重複した処理を回避できる。また、事
前故障伝搬で、伝搬先の故障値が非固定値Xとなった場
合も、その故障について非固定値Xとなった直前の位置
を記憶しておくことにより、その位置を故障シミュレー
ションの開始位置とでき、故障シミュレーションの重複
した処理を回避できる。
は、グループ内のテストパタンでは、故障の伝搬先の故
障値が固定値であるかぎりは、全て同じ動作をすること
により、これらの故障にたいして事前故障伝搬を実施す
ることで、本来グループ内のテストパタン分同じ処理を
するところ、1度の処理で済むことになるので、故障シ
ミュレーションの重複した処理を回避できる。また、事
前故障伝搬で、伝搬先の故障値が非固定値Xとなった場
合も、その故障について非固定値Xとなった直前の位置
を記憶しておくことにより、その位置を故障シミュレー
ションの開始位置とでき、故障シミュレーションの重複
した処理を回避できる。
【0016】
【実施例】以下、本発明の一実施例を図を用いて説明す
る。図1は、本発明である故障シミュレーションにおけ
る処理量削減方法の入出力構成図である。入力としては
、入力テストパタン情報ファイル100と検査対象論理
回路の結線関係情報ファイル110とを用いる。本発明
において、入力テストパタンは、1つ以上のグループに
分割されており、そのグループ内には複数のテストパタ
ンをふくんでおり、かつグループ内で常に論理値が固定
となる外部入力端子が少なくとも1つ以上存在するもの
を用いる。例えば、検査対象回路が診断容易化のために
付加したスキャン回路である場合には、その回路内のフ
リップフロップはすべてアドレス付けされている。その
ため、連続したアドレスのフリップフロップをグループ
化することが可能である。このフリップフロップのグル
ープ単位に生成されたテストパタンを用いることにより
、テストパタンのグループ化が実現でき、またそのグル
ープ以外のフリップフロップは活性化されないよう、そ
のアドレスを固定とするため、そのグループ内固定とす
る外部入力端子が存在しうるものである。このように、
入力テストパタン情報ファイル100としては、各テス
トパタンの信号系列を示す入力テストパタン105と、
テストパタンをグループ分割した、そのグループ毎に属
するテストパタンを示すテストパタン情報115と、各
グループ内で固定となる外部入力端子とその固定値を示
す固定値情報125を格納している。これらを入力とし
て、テストパタンのグループ毎に本発明である故障シミ
ュレーションにおける処理量削減方法120により、論
理回路内の観測不能な領域を認識した結果、故障シミュ
レーションの処理対象故障テーブル130と、論理回路
の観測不能領域情報140が求まる。ここで、観測不能
とは、ある信号線に故障がある場合、その故障を伝搬さ
せたときの正常論理値と故障論理値との信号変化が外部
出力端子まで到達しないことをいい、この領域内に含ま
れる故障は観測不能であるので、故障シミュレーション
しても検出されえないことである。こうして求まる故障
シミュレーションの処理対象故障テーブル130は、論
理回路内に起こりうる故障の全体から、観測不能領域内
の故障を取り除いたものとなる。また、論理回路の観測
不能情報とは、論理回路内の各素子が観測不能領域内に
含まれるか否かを示すものである。故障シミュレーショ
ンは、これら得られた結果と論理回路の結線関係情報フ
ァイルと入力テストパタン情報ファイルを入力として実
施する。その結果、故障検出率160と、期待出力値1
70と、故障辞書180が求まる。本発明では、あるテ
ストパタンのグループ内で検出されえない故障は、テス
トパタン全体を通してみれば、他のいずれかのテストパ
タンのグループ内では検出されうるので、検出されえな
い範囲はシミュレーションの対象外とすることで、なん
ら故障検出率160に影響を及ぼすことは無い。また、
観測不能領域認識の際、検出されうる故障はその領域内
に含まれないよう考慮しているので、検出されうる故障
のシミュレーションは必ず実施される。従って、故障辞
書180の正確性を欠くことはない。
る。図1は、本発明である故障シミュレーションにおけ
る処理量削減方法の入出力構成図である。入力としては
、入力テストパタン情報ファイル100と検査対象論理
回路の結線関係情報ファイル110とを用いる。本発明
において、入力テストパタンは、1つ以上のグループに
分割されており、そのグループ内には複数のテストパタ
ンをふくんでおり、かつグループ内で常に論理値が固定
となる外部入力端子が少なくとも1つ以上存在するもの
を用いる。例えば、検査対象回路が診断容易化のために
付加したスキャン回路である場合には、その回路内のフ
リップフロップはすべてアドレス付けされている。その
ため、連続したアドレスのフリップフロップをグループ
化することが可能である。このフリップフロップのグル
ープ単位に生成されたテストパタンを用いることにより
、テストパタンのグループ化が実現でき、またそのグル
ープ以外のフリップフロップは活性化されないよう、そ
のアドレスを固定とするため、そのグループ内固定とす
る外部入力端子が存在しうるものである。このように、
入力テストパタン情報ファイル100としては、各テス
トパタンの信号系列を示す入力テストパタン105と、
テストパタンをグループ分割した、そのグループ毎に属
するテストパタンを示すテストパタン情報115と、各
グループ内で固定となる外部入力端子とその固定値を示
す固定値情報125を格納している。これらを入力とし
て、テストパタンのグループ毎に本発明である故障シミ
ュレーションにおける処理量削減方法120により、論
理回路内の観測不能な領域を認識した結果、故障シミュ
レーションの処理対象故障テーブル130と、論理回路
の観測不能領域情報140が求まる。ここで、観測不能
とは、ある信号線に故障がある場合、その故障を伝搬さ
せたときの正常論理値と故障論理値との信号変化が外部
出力端子まで到達しないことをいい、この領域内に含ま
れる故障は観測不能であるので、故障シミュレーション
しても検出されえないことである。こうして求まる故障
シミュレーションの処理対象故障テーブル130は、論
理回路内に起こりうる故障の全体から、観測不能領域内
の故障を取り除いたものとなる。また、論理回路の観測
不能情報とは、論理回路内の各素子が観測不能領域内に
含まれるか否かを示すものである。故障シミュレーショ
ンは、これら得られた結果と論理回路の結線関係情報フ
ァイルと入力テストパタン情報ファイルを入力として実
施する。その結果、故障検出率160と、期待出力値1
70と、故障辞書180が求まる。本発明では、あるテ
ストパタンのグループ内で検出されえない故障は、テス
トパタン全体を通してみれば、他のいずれかのテストパ
タンのグループ内では検出されうるので、検出されえな
い範囲はシミュレーションの対象外とすることで、なん
ら故障検出率160に影響を及ぼすことは無い。また、
観測不能領域認識の際、検出されうる故障はその領域内
に含まれないよう考慮しているので、検出されうる故障
のシミュレーションは必ず実施される。従って、故障辞
書180の正確性を欠くことはない。
【0017】次に、本発明である故障シミュレーション
の処理量削減方法の処理の流れを、図2から図5を用い
て順に説明する。テストパタンのグループ単位をパタン
グループとよぶとすると、このパタングループ単位に、
故障シミュレーションに先だって固定値シミュレーショ
ン200,観測不能領認識処理230,事前故障伝搬処
理270の一連の処理を行う。以下、順に各々の処理に
ついて例を用いて詳しく説明する。
の処理量削減方法の処理の流れを、図2から図5を用い
て順に説明する。テストパタンのグループ単位をパタン
グループとよぶとすると、このパタングループ単位に、
故障シミュレーションに先だって固定値シミュレーショ
ン200,観測不能領認識処理230,事前故障伝搬処
理270の一連の処理を行う。以下、順に各々の処理に
ついて例を用いて詳しく説明する。
【0018】固定値シミュレーション200の処理の流
れを図3に示した。この処理では、回路内の信号線の固
定値を求めることを目的とする。まず、対象とする論理
回路内の各素子の出力値をイニシャライズ209で、パ
タングループ内で0と1ともにとりうる非固定値Xを割
当てる。次に、外部入力端子に該パタングループの固定
値を割当てる210では、例えば、図7のテストパタン
グループ情報115と図8の固定値情報125等を用い
る。テストパタングループ情報115は、パタングルー
プには番号付けがされており、そのパタングループ番号
400順に、パタングループ内に属するテスト番号およ
び固定値入力数が示されている。固定値情報125は、
パタングループ番号400順に固定値入力数430分の
情報、すなわち固定値が入力する外部入力端子を示す固
定値入力素子番号460とその固定値470が示されて
いる。今、パタングループ番号400が1の場合に対し
てみてみると、パタングループ番号1は、テストパタン
番号1から100までのテストパタンが含まれており、
固定値入力数430は2つであることがわかる。この2
つの固定値の内訳は、外部入力端子2と5にそれぞれ固
定値0,1が入力していることが分かる。ここで対象と
する論理回路が図6の315であるとする。回路内の各
素子には1から11の番号付けがされており、素子番号
1から5は外部入力端子、素子番号10,11は外部出
力端子、素子番号6,8はORゲート、素子番号7,9
はANDゲートである。また、この論理回路内に起こり
うる故障、すなわち故障シミュレーションで処理すべき
故障は、F1からF13までの故障である。この論理回
路内の素子の結線関係110は、図9に示すようなテー
ブル構造とする。このテーブルは、各素子ごとに対応す
る複数行からなる。論理回路内の素子番号500に対応
して、その素子の種別を示す素子種505と、素子の出
力値510と、観測可能領域内に含まれるか否かを示す
観測不能フラグ505と、520,525,530はそ
の素子に入力している素子番号、535,540は素子
の出力先の素子番号、545,550,555はその素
子の入力故障、560,565は出力故障である。観測
不能フラグ505については、次の観測不能領域認識処
理で説明する。この回路において、図7のパタングルー
プ番号400が1の場合固定値入力数は2つであり、そ
の内訳は図8の固定値情報に示すように、素子番号2,
5の外部入力端子PI2,PI5には、それぞれ固定値
0,1である。従って、図6のように固定値が外部入力
端子PI2,PI5に割り当てられる。固定値が割り当
てられない外部入力端子PI1,PI3,PI4は、固
定値が入力していないので、当該パタングループ内では
0と1ともにとりうる非固定値Xを割当てるものとする
。こうして外部入力端子には固定値と非固定値から構成
されるパタンが割当てられる。このパタンのことを固定
値パタンということにする。そこで、固定値パタンを入
力として、ファンアウト先の各素子にたいして論理演算
する215。論理演算する際、固定値0,1と非固定値
Xの3値の真理値表を用いる。例えば、図19の(a)
に2入力ANDゲートの場合1500、(b)に2入力
ORゲートの場合1510の真理値表を示した。 1520は入力端子I1の論理値、1530は入力端子
I2の論理値を表す。その演算結果を格納220で、そ
の素子の出力値510を格納する。演算結果が固定値で
ないまたは該演算結果が外部出力端子である225が成
立するまで、処理215,220を繰り返す。その結果
、回路内の各信号線の論理値が求まり、信号線341,
344,345,347,348が、このパタングルー
プ内で固定値となることがわかる。
れを図3に示した。この処理では、回路内の信号線の固
定値を求めることを目的とする。まず、対象とする論理
回路内の各素子の出力値をイニシャライズ209で、パ
タングループ内で0と1ともにとりうる非固定値Xを割
当てる。次に、外部入力端子に該パタングループの固定
値を割当てる210では、例えば、図7のテストパタン
グループ情報115と図8の固定値情報125等を用い
る。テストパタングループ情報115は、パタングルー
プには番号付けがされており、そのパタングループ番号
400順に、パタングループ内に属するテスト番号およ
び固定値入力数が示されている。固定値情報125は、
パタングループ番号400順に固定値入力数430分の
情報、すなわち固定値が入力する外部入力端子を示す固
定値入力素子番号460とその固定値470が示されて
いる。今、パタングループ番号400が1の場合に対し
てみてみると、パタングループ番号1は、テストパタン
番号1から100までのテストパタンが含まれており、
固定値入力数430は2つであることがわかる。この2
つの固定値の内訳は、外部入力端子2と5にそれぞれ固
定値0,1が入力していることが分かる。ここで対象と
する論理回路が図6の315であるとする。回路内の各
素子には1から11の番号付けがされており、素子番号
1から5は外部入力端子、素子番号10,11は外部出
力端子、素子番号6,8はORゲート、素子番号7,9
はANDゲートである。また、この論理回路内に起こり
うる故障、すなわち故障シミュレーションで処理すべき
故障は、F1からF13までの故障である。この論理回
路内の素子の結線関係110は、図9に示すようなテー
ブル構造とする。このテーブルは、各素子ごとに対応す
る複数行からなる。論理回路内の素子番号500に対応
して、その素子の種別を示す素子種505と、素子の出
力値510と、観測可能領域内に含まれるか否かを示す
観測不能フラグ505と、520,525,530はそ
の素子に入力している素子番号、535,540は素子
の出力先の素子番号、545,550,555はその素
子の入力故障、560,565は出力故障である。観測
不能フラグ505については、次の観測不能領域認識処
理で説明する。この回路において、図7のパタングルー
プ番号400が1の場合固定値入力数は2つであり、そ
の内訳は図8の固定値情報に示すように、素子番号2,
5の外部入力端子PI2,PI5には、それぞれ固定値
0,1である。従って、図6のように固定値が外部入力
端子PI2,PI5に割り当てられる。固定値が割り当
てられない外部入力端子PI1,PI3,PI4は、固
定値が入力していないので、当該パタングループ内では
0と1ともにとりうる非固定値Xを割当てるものとする
。こうして外部入力端子には固定値と非固定値から構成
されるパタンが割当てられる。このパタンのことを固定
値パタンということにする。そこで、固定値パタンを入
力として、ファンアウト先の各素子にたいして論理演算
する215。論理演算する際、固定値0,1と非固定値
Xの3値の真理値表を用いる。例えば、図19の(a)
に2入力ANDゲートの場合1500、(b)に2入力
ORゲートの場合1510の真理値表を示した。 1520は入力端子I1の論理値、1530は入力端子
I2の論理値を表す。その演算結果を格納220で、そ
の素子の出力値510を格納する。演算結果が固定値で
ないまたは該演算結果が外部出力端子である225が成
立するまで、処理215,220を繰り返す。その結果
、回路内の各信号線の論理値が求まり、信号線341,
344,345,347,348が、このパタングルー
プ内で固定値となることがわかる。
【0019】次に、観測不能領域認識処理について図4
を用いて説明する。この処理は、論理回路315を用い
ていえば、回路内の観測不能な領域350を認識するこ
とで、回路内の各素子の観測不能フラグ505を決定し
、かつ観測不能領域内の故障を、このパタングループ内
のテストパタンに対して行う故障シミュレーションの処
理対象外とする。ここで、観測不能とは、故障の伝搬経
路が外部出力端子まで連続していない、すなわち、故障
の信号変化が外部出力端子に到達する前に消滅すること
であり、観測不能な故障は検出されえない故障である。 また、観測不能フラグ505は、観測不能領域に含まれ
るか否かを示すもので、論理回路内の各素子ごとに付加
される論理回路の観測不能領域情報140であり、観測
不能フラグ505がオンのとき、すなわち1のとき観測
不能領域に含まれることを示し、オフのとき、すなわち
0のとき観測不能領域に含まれないことを示す。
を用いて説明する。この処理は、論理回路315を用い
ていえば、回路内の観測不能な領域350を認識するこ
とで、回路内の各素子の観測不能フラグ505を決定し
、かつ観測不能領域内の故障を、このパタングループ内
のテストパタンに対して行う故障シミュレーションの処
理対象外とする。ここで、観測不能とは、故障の伝搬経
路が外部出力端子まで連続していない、すなわち、故障
の信号変化が外部出力端子に到達する前に消滅すること
であり、観測不能な故障は検出されえない故障である。 また、観測不能フラグ505は、観測不能領域に含まれ
るか否かを示すもので、論理回路内の各素子ごとに付加
される論理回路の観測不能領域情報140であり、観測
不能フラグ505がオンのとき、すなわち1のとき観測
不能領域に含まれることを示し、オフのとき、すなわち
0のとき観測不能領域に含まれないことを示す。
【0020】具体的には、まず、処理235で回路内の
全ての素子の観測不能フラグ505をオンにイニシャラ
イズする。その後以下の処理を全ての外部出力端子にた
いして繰り返す。図10,図11を用いながら説明する
。論理回路315で、観測可能性評価素子に、まず素子
番号10の外部出力端子329を選ぶ240。外部出力
端子は観測可能であることは明らかであるので、この素
子番号10の観測不能フラグ505をオフ、すなわち0
にし、故障シミュレーションの処理対象故障テーブル1
30にこの入力故障F12を登録する。図14に、故障
シミュレーションの処理対象故障テーブルの例を示した
。このテーブルは、論理回路内の故障仮定位置を示す故
障位置800と、故障を仮定したときの論理値である故
障値810を格納している。次に評価素子をその入力側
の素子である素子番号8のORゲート327にずらし2
50、それにたいして処理255でセンシティビティ計
算により観測可能性を評価する。
全ての素子の観測不能フラグ505をオンにイニシャラ
イズする。その後以下の処理を全ての外部出力端子にた
いして繰り返す。図10,図11を用いながら説明する
。論理回路315で、観測可能性評価素子に、まず素子
番号10の外部出力端子329を選ぶ240。外部出力
端子は観測可能であることは明らかであるので、この素
子番号10の観測不能フラグ505をオフ、すなわち0
にし、故障シミュレーションの処理対象故障テーブル1
30にこの入力故障F12を登録する。図14に、故障
シミュレーションの処理対象故障テーブルの例を示した
。このテーブルは、論理回路内の故障仮定位置を示す故
障位置800と、故障を仮定したときの論理値である故
障値810を格納している。次に評価素子をその入力側
の素子である素子番号8のORゲート327にずらし2
50、それにたいして処理255でセンシティビティ計
算により観測可能性を評価する。
【0021】ここでおこなうセンシティビティ計算とは
、素子の出力値を制御する制御論理値が入力しているか
否かに着目して、入力端子の信号変化がその出力端子で
観測可能か否かを各入力端子にたいして評価するもので
ある。ここで、制御論理値とは、素子の入力に少なくと
も1つ存在するならば、その素子の出力値を、他の入力
にかかわらず決定する論理値のことをいい、ORゲート
ならば1であり、ANDゲートならば0である。また、
この計算での信号線の論理値は、前記の固定値シミュレ
ーションの結果えられた論理値を用いるものとする。こ
の計算の結果、各入力端子は、センシティブな入力端子
とセンシティブでない入力端子とに分類される。センシ
ティブな入力端子とは、その端子上の信号変化が観測可
能であり、センシティブでない入力端子とは、観測不能
であることを示す。例えば、図12の(a),(b)に
それぞれ2入力ORゲート,2入力ANDゲートの場合
のセンシティビティ計算結果を示した。これは、入力端
子I1,I2の各々の入力論理値700に対して、各々
のセンシティビティフラグ710を示す。ORゲートの
場合もANDゲートの場合も、入力端子2つともに制御
論理値が入力していないならば、ともにセンシティブで
ある。また、どちらか一方に制御論理値が入力している
ならば、その制御論理値が入力している入力端子はセン
シティブで、それ以外の入力端子はセンシティブでない
となる。
、素子の出力値を制御する制御論理値が入力しているか
否かに着目して、入力端子の信号変化がその出力端子で
観測可能か否かを各入力端子にたいして評価するもので
ある。ここで、制御論理値とは、素子の入力に少なくと
も1つ存在するならば、その素子の出力値を、他の入力
にかかわらず決定する論理値のことをいい、ORゲート
ならば1であり、ANDゲートならば0である。また、
この計算での信号線の論理値は、前記の固定値シミュレ
ーションの結果えられた論理値を用いるものとする。こ
の計算の結果、各入力端子は、センシティブな入力端子
とセンシティブでない入力端子とに分類される。センシ
ティブな入力端子とは、その端子上の信号変化が観測可
能であり、センシティブでない入力端子とは、観測不能
であることを示す。例えば、図12の(a),(b)に
それぞれ2入力ORゲート,2入力ANDゲートの場合
のセンシティビティ計算結果を示した。これは、入力端
子I1,I2の各々の入力論理値700に対して、各々
のセンシティビティフラグ710を示す。ORゲートの
場合もANDゲートの場合も、入力端子2つともに制御
論理値が入力していないならば、ともにセンシティブで
ある。また、どちらか一方に制御論理値が入力している
ならば、その制御論理値が入力している入力端子はセン
シティブで、それ以外の入力端子はセンシティブでない
となる。
【0022】これによると、素子番号8のORゲート3
27は、論理値1とXが入力していることにより、論理
値1の入力端子がセンシティブ、Xの入力端子がセンシ
ティブでないとなる。センシティブな入力端子に対して
は、その入力側の素子である素子番号6のORゲート3
25を評価素子として選び、処理245,250を繰り
返す。また、センシティブでない入力端子に対しては、
その入力側は観測不能なのでそれ以降は観測可能性を評
価しない。その結果、素子番号10の外部出力端子32
9よりたどる経路は、素子番号2の外部入力端子321
に到達する。また、素子番号11の外部出力端子330
よりたどる経路は、素子番号9のANDゲート328の
センシティビティ計算で、入力論理値が非固定値Xと、
ANDゲートの制御論理値0であるために、信号線34
4の入力側である素子番号5の外部入力端子324に到
達する。
27は、論理値1とXが入力していることにより、論理
値1の入力端子がセンシティブ、Xの入力端子がセンシ
ティブでないとなる。センシティブな入力端子に対して
は、その入力側の素子である素子番号6のORゲート3
25を評価素子として選び、処理245,250を繰り
返す。また、センシティブでない入力端子に対しては、
その入力側は観測不能なのでそれ以降は観測可能性を評
価しない。その結果、素子番号10の外部出力端子32
9よりたどる経路は、素子番号2の外部入力端子321
に到達する。また、素子番号11の外部出力端子330
よりたどる経路は、素子番号9のANDゲート328の
センシティビティ計算で、入力論理値が非固定値Xと、
ANDゲートの制御論理値0であるために、信号線34
4の入力側である素子番号5の外部入力端子324に到
達する。
【0023】こうして、外部出力端子から、順に入力側
の各素子に対してセンシティビティ計算により観測可能
性を評価し、センシティブな信号線の経路上をたどる。 たどる場合の停止条件は、判定文251と252にある
ように、センシティブな入力端子が存在しない、または
センシティブな入力端子の入力側の素子の観測不能フラ
グ505がオフであるかまたは外部入力端子であること
を満足する場合である。これにより、各素子の観測不能
フラグ505が決定し、その経路上の故障は、故障シミ
ュレーションの処理対象故障として登録され、このパタ
ングループ内のテストパタンにたいしての故障シミュレ
ーション処理対象故障テーブル130が図14のように
決定する。その結果、論理回路315に起こりうる故障
は、図13に示すように26こ存在する。本来ならばこ
れら全てにたいして故障シミュレーションを実施する必
要がある。しかし、この観測不能領域認識処理により、
このパタングループ内で観測可能な故障のみ登録した故
障シミュレーション処理対象故障テーブル130が図1
4のように作成されるので、このパタングループ内では
この6この故障についてシミュレーションすればすむこ
とになる。従って、故障シミュレーションの処理対象故
障数が、大幅に削減できることが分かる。また、ここで
決定した故障シミュレーション処理対象故障テーブルの
故障について、このパタングループ内のテストパタンに
対して故障シミュレーション時に、故障の伝搬先の素子
の観測不能フラグ505を参照し、もしも観測不能フラ
グ505がオンであるならば、それ以降伝搬させても観
測不能であるため、外部出力端子では検出されえない。 従って、伝搬先の素子の観測不能フラグ505が、オフ
のときだけ故障を伝搬させることにより、故障の伝搬範
囲を縮小できる。観測不能領域ができるだけ広く認識で
きることにより、更なる効果が期待できる。本発明にお
いて、観測不能領域認識の際に、以下の点を考慮した。 検出可能性のある故障がその領域内に含まれてしまうと
、その故障にたいしては故障シミュレーションが実施さ
れないことになる。従って、シミュレーションの結果得
られる故障辞書が、検出されるはずの故障がシミュレー
ションされないことにより登録されないために、不正確
となる。従って、検出されうる故障は全て故障シミュレ
ーションの対象となるような処理とした。上記のことは
、論理回路内に、再収れん経路を含む場合に起こりうる
ことである。例えば、図15では、信号線920は2つ
に分岐して素子970,980に入力している。これら
の素子の出力先は、ともに素子990に入力している。 このように、1度分岐した信号線が再び1つの素子に入
力して1つになるような経路を再収れん経路という。図
中の論理値は固定値シミュレーションの結果とする。あ
る出力側からセンシティブな信号線の経路をたどってき
たとき素子990に到達したとする。そこで、この素子
にたいしてセンシティビティ計算を実施する。入力端子
940,950にはともにANDゲートの制御論理値0
が入力している。従って、その入力のどちらか一方に信
号変化が伝搬しても、もう一方は0であることにより、
ANDゲートの出力値は変化しないので、従来では、こ
の2つの入力端子はともにセンシティブでないと判定し
てきた。これにより、素子970,980は観測不能領
域に含まれ、その領域内の故障F20,21,22は故
障シミュレーションで処理対象外となる。図15の(b
)に示すように、信号線920上の0固定故障1210
を実際にシミュレーションしたとき、その伝搬先は素子
970,980で停止するため、それより出力側では観
測不能となる。従って、このような場合には、このセン
シティビティ計算は正しい。
の各素子に対してセンシティビティ計算により観測可能
性を評価し、センシティブな信号線の経路上をたどる。 たどる場合の停止条件は、判定文251と252にある
ように、センシティブな入力端子が存在しない、または
センシティブな入力端子の入力側の素子の観測不能フラ
グ505がオフであるかまたは外部入力端子であること
を満足する場合である。これにより、各素子の観測不能
フラグ505が決定し、その経路上の故障は、故障シミ
ュレーションの処理対象故障として登録され、このパタ
ングループ内のテストパタンにたいしての故障シミュレ
ーション処理対象故障テーブル130が図14のように
決定する。その結果、論理回路315に起こりうる故障
は、図13に示すように26こ存在する。本来ならばこ
れら全てにたいして故障シミュレーションを実施する必
要がある。しかし、この観測不能領域認識処理により、
このパタングループ内で観測可能な故障のみ登録した故
障シミュレーション処理対象故障テーブル130が図1
4のように作成されるので、このパタングループ内では
この6この故障についてシミュレーションすればすむこ
とになる。従って、故障シミュレーションの処理対象故
障数が、大幅に削減できることが分かる。また、ここで
決定した故障シミュレーション処理対象故障テーブルの
故障について、このパタングループ内のテストパタンに
対して故障シミュレーション時に、故障の伝搬先の素子
の観測不能フラグ505を参照し、もしも観測不能フラ
グ505がオンであるならば、それ以降伝搬させても観
測不能であるため、外部出力端子では検出されえない。 従って、伝搬先の素子の観測不能フラグ505が、オフ
のときだけ故障を伝搬させることにより、故障の伝搬範
囲を縮小できる。観測不能領域ができるだけ広く認識で
きることにより、更なる効果が期待できる。本発明にお
いて、観測不能領域認識の際に、以下の点を考慮した。 検出可能性のある故障がその領域内に含まれてしまうと
、その故障にたいしては故障シミュレーションが実施さ
れないことになる。従って、シミュレーションの結果得
られる故障辞書が、検出されるはずの故障がシミュレー
ションされないことにより登録されないために、不正確
となる。従って、検出されうる故障は全て故障シミュレ
ーションの対象となるような処理とした。上記のことは
、論理回路内に、再収れん経路を含む場合に起こりうる
ことである。例えば、図15では、信号線920は2つ
に分岐して素子970,980に入力している。これら
の素子の出力先は、ともに素子990に入力している。 このように、1度分岐した信号線が再び1つの素子に入
力して1つになるような経路を再収れん経路という。図
中の論理値は固定値シミュレーションの結果とする。あ
る出力側からセンシティブな信号線の経路をたどってき
たとき素子990に到達したとする。そこで、この素子
にたいしてセンシティビティ計算を実施する。入力端子
940,950にはともにANDゲートの制御論理値0
が入力している。従って、その入力のどちらか一方に信
号変化が伝搬しても、もう一方は0であることにより、
ANDゲートの出力値は変化しないので、従来では、こ
の2つの入力端子はともにセンシティブでないと判定し
てきた。これにより、素子970,980は観測不能領
域に含まれ、その領域内の故障F20,21,22は故
障シミュレーションで処理対象外となる。図15の(b
)に示すように、信号線920上の0固定故障1210
を実際にシミュレーションしたとき、その伝搬先は素子
970,980で停止するため、それより出力側では観
測不能となる。従って、このような場合には、このセン
シティビティ計算は正しい。
【0024】しかし、図16のような場合を考えてみる
。図15と比較すると、図16は論理回路は同じである
が、信号線910,920,930の固定値シミュレー
ションの結果が異なる場合である。この場合、素子99
0の入力端子の論理値は、2つともANDゲートの制御
論理値0が入力しているので、従来通りにセンシティビ
ティ計算を実施したならば、図15と同様の観測不能領
域が認識でき、信号線920上の故障F20も観測不能
となる。しかし、図16の(b)に示すように、信号線
920上の1固定故障1010を実際にシミュレーショ
ンしてみると、その伝搬先は素子970,980に入力
し、さらにそれらの出力端子940,950で観測でき
、その後素子990に同時に入力することにより、素子
990の出力端子で観測可能となる。従って、さらにこ
の故障の影響が伝搬するならば、この故障は外部出力端
子で検出されうる。従って、この故障を観測不能領域に
含めることは誤りである。
。図15と比較すると、図16は論理回路は同じである
が、信号線910,920,930の固定値シミュレー
ションの結果が異なる場合である。この場合、素子99
0の入力端子の論理値は、2つともANDゲートの制御
論理値0が入力しているので、従来通りにセンシティビ
ティ計算を実施したならば、図15と同様の観測不能領
域が認識でき、信号線920上の故障F20も観測不能
となる。しかし、図16の(b)に示すように、信号線
920上の1固定故障1010を実際にシミュレーショ
ンしてみると、その伝搬先は素子970,980に入力
し、さらにそれらの出力端子940,950で観測でき
、その後素子990に同時に入力することにより、素子
990の出力端子で観測可能となる。従って、さらにこ
の故障の影響が伝搬するならば、この故障は外部出力端
子で検出されうる。従って、この故障を観測不能領域に
含めることは誤りである。
【0025】そこで、本発明では、センシティビティフ
ラグに新たにセンシティブな入力端子(不確定)を設け
、ある素子の制御論理値が複数入力している場合に、そ
れら制御論理値の入力している入力端子全てにこのフラ
グをセットする。センシティブな入力端子(不確定)は
、観測不能領域認識の際には、センシティブな入力端子
と同様に取り扱うことにする。これにより、再収れん経
路を考慮した観測不能領域を認識でき、上記の問題に対
処できる。
ラグに新たにセンシティブな入力端子(不確定)を設け
、ある素子の制御論理値が複数入力している場合に、そ
れら制御論理値の入力している入力端子全てにこのフラ
グをセットする。センシティブな入力端子(不確定)は
、観測不能領域認識の際には、センシティブな入力端子
と同様に取り扱うことにする。これにより、再収れん経
路を考慮した観測不能領域を認識でき、上記の問題に対
処できる。
【0026】しかし、このように再収れん経路を考慮し
た処理は、以下の問題点を引き起こす。センシティブで
ない入力端子をセンシティブな入力端子とみなすことに
より、観測不能領域が狭くなり、それにより故障シミュ
レーションの処理対象故障が増加し、かつ故障シミュレ
ーション時の故障伝搬範囲が拡がることになる。この問
題に対処するため、事前故障伝搬処理270を実施する
。この処理は、観測不能領域認識処理により作成された
故障シミュレーション処理対象故障テーブルの故障で、
固定値信号線上の故障に対して、故障シミュレーション
の前に可能な限り故障の伝搬を行うものである。ここで
、固定値信号線上の故障とは、故障を仮定するその信号
線の論理値が、固定値シミュレーション結果、固定値0
または1であるところの故障をいう。このような故障に
たいして故障シミュレーションを実施したとき、その故
障値が固定値である限り、今対象としているパタングル
ープ内の全てのテストパタンに対しては、固定値信号線
上の故障が伝搬するときの信号変化は同じである。 事前故障伝搬処理では、故障シミュレーションでパタン
グループ内のテストパタン数分行う同じ処理を、パタン
グループごとに1度だけ行うことにより、故障シミュレ
ーションの重複した処理を回避することを可能とする。
た処理は、以下の問題点を引き起こす。センシティブで
ない入力端子をセンシティブな入力端子とみなすことに
より、観測不能領域が狭くなり、それにより故障シミュ
レーションの処理対象故障が増加し、かつ故障シミュレ
ーション時の故障伝搬範囲が拡がることになる。この問
題に対処するため、事前故障伝搬処理270を実施する
。この処理は、観測不能領域認識処理により作成された
故障シミュレーション処理対象故障テーブルの故障で、
固定値信号線上の故障に対して、故障シミュレーション
の前に可能な限り故障の伝搬を行うものである。ここで
、固定値信号線上の故障とは、故障を仮定するその信号
線の論理値が、固定値シミュレーション結果、固定値0
または1であるところの故障をいう。このような故障に
たいして故障シミュレーションを実施したとき、その故
障値が固定値である限り、今対象としているパタングル
ープ内の全てのテストパタンに対しては、固定値信号線
上の故障が伝搬するときの信号変化は同じである。 事前故障伝搬処理では、故障シミュレーションでパタン
グループ内のテストパタン数分行う同じ処理を、パタン
グループごとに1度だけ行うことにより、故障シミュレ
ーションの重複した処理を回避することを可能とする。
【0027】図5に事前故障伝搬処理270の流れ図を
示した。処理275で、観測不能領域認識処理により決
定した、故障シミュレーションの処理対象故障テーブル
より故障を取り出す。処理285では、この故障が固定
値信号線上の故障であるならば、論理回路内に故障を挿
入する。すなわち、故障仮定位置に故障値を設定する。 処理290で、この故障論理値をファンアウト先に伝搬
させて、逐一各素子にたいして論理演算し、故障シミュ
レーションと同等の処理を行なう。論理演算する際、各
素子の入力端子の論理値は、固定値シミュレーション結
果求まった論理値を用いる。
示した。処理275で、観測不能領域認識処理により決
定した、故障シミュレーションの処理対象故障テーブル
より故障を取り出す。処理285では、この故障が固定
値信号線上の故障であるならば、論理回路内に故障を挿
入する。すなわち、故障仮定位置に故障値を設定する。 処理290で、この故障論理値をファンアウト先に伝搬
させて、逐一各素子にたいして論理演算し、故障シミュ
レーションと同等の処理を行なう。論理演算する際、各
素子の入力端子の論理値は、固定値シミュレーション結
果求まった論理値を用いる。
【0028】事前伝搬処理でのシミュレーションの停止
条件は、まず、故障の伝搬先の全ての論理値が、固定値
シミュレーション結果の論理値と故障論理値とで一致し
、かつ固定値である場合である。この故障は、パタング
ループ内のテストパタンにおける故障シミュレーション
でも常に観測不能であるので、検出されえない。従って
、故障シミュレーションの処理対象故障テーブルより削
除する。これにより、故障シミュレーションの処理対象
故障数を削減でき、かつ故障シミュレーションの処理時
間を削減できる。
条件は、まず、故障の伝搬先の全ての論理値が、固定値
シミュレーション結果の論理値と故障論理値とで一致し
、かつ固定値である場合である。この故障は、パタング
ループ内のテストパタンにおける故障シミュレーション
でも常に観測不能であるので、検出されえない。従って
、故障シミュレーションの処理対象故障テーブルより削
除する。これにより、故障シミュレーションの処理対象
故障数を削減でき、かつ故障シミュレーションの処理時
間を削減できる。
【0029】また故障のある伝搬先の故障論理値が、非
固定値Xである場合にもシミュレーションを停止させる
。さらに、処理305で、論理演算結果非固定値Xに変
化した素子の直前の伝搬先の位置を故障ごとに記憶して
おき、故障シミュレーションでの開始位置を、この伝搬
先の位置からとする。
固定値Xである場合にもシミュレーションを停止させる
。さらに、処理305で、論理演算結果非固定値Xに変
化した素子の直前の伝搬先の位置を故障ごとに記憶して
おき、故障シミュレーションでの開始位置を、この伝搬
先の位置からとする。
【0030】判定文280の固定値信号線上の故障であ
るかの判定を省略するため、観測不能領域認識処理で故
障シミュレーションの処理対象故障テーブル140に故
障を登録する際、その故障が固定値信号線情の故障であ
るか否かの区別をつけて登録するとよい。
るかの判定を省略するため、観測不能領域認識処理で故
障シミュレーションの処理対象故障テーブル140に故
障を登録する際、その故障が固定値信号線情の故障であ
るか否かの区別をつけて登録するとよい。
【0031】図17は、信号線1417上の0固定故障
1426をあるパタングループで事前故障伝搬でシミュ
レーションしたときの例である。信号線の論理値は固定
値シミュレーション結果求まった論理値とし、故障の伝
搬先は/の上部に示し、/の下部は故障論理値を示す。 まず、この故障は、ファンアウト先の素子1411と1
412に伝搬する。これらの素子について論理演算した
結果、素子1411の出力値は固定値0となり、正常論
理値と故障論理値とで異なるので、さらにそのファンア
ウト先の素子1413に伝搬し、さらに素子1413に
ついて論理演算すると故障論理値は非固定値Xとなる。 一方、素子1412の出力値は、固定値1となり、正常
論理値と故障論理値とで一致する。従って、この故障の
事前故障伝搬の結果、非固定値Xに変化した素子141
3の直前の伝搬先である故障1427を記憶する。故障
シミュレーションでは、このパタングループ内のテスト
パタンに対しては、故障1426について実施するとこ
ろを、故障1427について実施すればよいことになり
、故障シミュレーションの処理範囲が縮小できる。事前
故障伝搬処理で、故障の伝搬先の故障値が固定値である
範囲が広いほど、故障シミュレーションの処理量削減の
効果が期待できる。
1426をあるパタングループで事前故障伝搬でシミュ
レーションしたときの例である。信号線の論理値は固定
値シミュレーション結果求まった論理値とし、故障の伝
搬先は/の上部に示し、/の下部は故障論理値を示す。 まず、この故障は、ファンアウト先の素子1411と1
412に伝搬する。これらの素子について論理演算した
結果、素子1411の出力値は固定値0となり、正常論
理値と故障論理値とで異なるので、さらにそのファンア
ウト先の素子1413に伝搬し、さらに素子1413に
ついて論理演算すると故障論理値は非固定値Xとなる。 一方、素子1412の出力値は、固定値1となり、正常
論理値と故障論理値とで一致する。従って、この故障の
事前故障伝搬の結果、非固定値Xに変化した素子141
3の直前の伝搬先である故障1427を記憶する。故障
シミュレーションでは、このパタングループ内のテスト
パタンに対しては、故障1426について実施するとこ
ろを、故障1427について実施すればよいことになり
、故障シミュレーションの処理範囲が縮小できる。事前
故障伝搬処理で、故障の伝搬先の故障値が固定値である
範囲が広いほど、故障シミュレーションの処理量削減の
効果が期待できる。
【0032】図18は、事前故障伝搬時の故障のテーブ
ル構造の例である。(a)は、観測不能領域認識処理に
おいて事前故障伝搬処理の対象となった固定値信号線上
の故障に対応して、その故障位置800と、故障値81
0と、伝搬先登録故障数1220と、ポインタ1230
が格納されている。伝搬登録故障数1220とは、事前
故障伝搬の結果、非固定値Xに変化した直前の故障位置
の登録数であり、事前故障伝搬前は、0にイニシャライ
ズしておく。また、ポインタ1230は、登録したテー
ブル位置を示す。(b)にその登録した故障のテーブル
を示す。例えば、故障位置F14の0固定故障の伝搬先
登録数は1つでり、登録した伝搬先の故障は、ポインタ
1230でさされる1番目に格納されている故障位置F
15の0固定故障である。伝搬先登録数1220が0の
故障は、伝搬先が全て消滅した故障である。従って、固
定値信号線上の故障は、伝搬先登録数1220が1以上
の故障にたいしてのみ、故障シミュレーションを行ない
、かつ開始位置は伝搬先登録故障とする。
ル構造の例である。(a)は、観測不能領域認識処理に
おいて事前故障伝搬処理の対象となった固定値信号線上
の故障に対応して、その故障位置800と、故障値81
0と、伝搬先登録故障数1220と、ポインタ1230
が格納されている。伝搬登録故障数1220とは、事前
故障伝搬の結果、非固定値Xに変化した直前の故障位置
の登録数であり、事前故障伝搬前は、0にイニシャライ
ズしておく。また、ポインタ1230は、登録したテー
ブル位置を示す。(b)にその登録した故障のテーブル
を示す。例えば、故障位置F14の0固定故障の伝搬先
登録数は1つでり、登録した伝搬先の故障は、ポインタ
1230でさされる1番目に格納されている故障位置F
15の0固定故障である。伝搬先登録数1220が0の
故障は、伝搬先が全て消滅した故障である。従って、固
定値信号線上の故障は、伝搬先登録数1220が1以上
の故障にたいしてのみ、故障シミュレーションを行ない
、かつ開始位置は伝搬先登録故障とする。
【0033】また、事前故障伝搬で、外部出力端子まで
故障が伝搬した場合、故障が検出できたことになる。従
って、このような故障は、故障シミュレーションを実施
せずに、このパタングループ内の全てのテストパタンの
故障辞書に登録することができる。
故障が伝搬した場合、故障が検出できたことになる。従
って、このような故障は、故障シミュレーションを実施
せずに、このパタングループ内の全てのテストパタンの
故障辞書に登録することができる。
【0034】
【発明の効果】本発明によれば、故障シミュレーション
の処理量削減のための処理をパタングループごとに実施
することにより、1テストパタン毎に実施する場合と比
較して、そのオーバーヘッドを削減できる。また、パタ
ングループ内で観測不能な故障は処理対象外とすること
より、故障シミュレーションの処理対象故障数を削減で
き、かつ故障シミュレーション時の故障伝搬範囲を、観
測不能領域以外とすることで、故障の伝搬範囲を縮小で
きる。さらに、固定値信号線上の故障に対して事前故障
伝搬処理を施すことにより、1パタングループ内のテス
トパタン数分故障シミュレーションの処理を行うところ
を1パタングループに1度だけのシミュレーションで済
むことから、故障シミュレーションの重複した処理を省
くことができるので、処理時間が短縮でき、事前故障伝
搬の結果、伝搬先が全て消滅し、検出されえない故障と
認識できた故障は、故障シミュレーションの対象外とす
ることで、処理対象故障数が削減でき、また伝搬先が消
滅しなかった故障の故障シミュレーション開始位置をそ
の伝搬先に移動させることにより、故障シミュレーショ
ンの伝搬範囲を短縮できるという効果がある。
の処理量削減のための処理をパタングループごとに実施
することにより、1テストパタン毎に実施する場合と比
較して、そのオーバーヘッドを削減できる。また、パタ
ングループ内で観測不能な故障は処理対象外とすること
より、故障シミュレーションの処理対象故障数を削減で
き、かつ故障シミュレーション時の故障伝搬範囲を、観
測不能領域以外とすることで、故障の伝搬範囲を縮小で
きる。さらに、固定値信号線上の故障に対して事前故障
伝搬処理を施すことにより、1パタングループ内のテス
トパタン数分故障シミュレーションの処理を行うところ
を1パタングループに1度だけのシミュレーションで済
むことから、故障シミュレーションの重複した処理を省
くことができるので、処理時間が短縮でき、事前故障伝
搬の結果、伝搬先が全て消滅し、検出されえない故障と
認識できた故障は、故障シミュレーションの対象外とす
ることで、処理対象故障数が削減でき、また伝搬先が消
滅しなかった故障の故障シミュレーション開始位置をそ
の伝搬先に移動させることにより、故障シミュレーショ
ンの伝搬範囲を短縮できるという効果がある。
【図1】本発明である故障シミュレーションにおける処
理量削減方法の入出力構成図である。
理量削減方法の入出力構成図である。
【図2】本発明である故障シミュレーションにおける処
理量削減方法の概略処理の流れ図である。
理量削減方法の概略処理の流れ図である。
【図3】本発明における固定値シミュレーションの流れ
図である。
図である。
【図4】本発明における観測不能領域認識処理の流れ図
である。
である。
【図5】本発明における事前故障伝搬処理の流れ図であ
る。
る。
【図6】本発明である故障シミュレーションにおける処
理量削減方法の論理回路上の概念図である。
理量削減方法の論理回路上の概念図である。
【図7】本発明の処理単位となるパタングループに関す
る情報を格納したテストパタングループ情報のテーブル
構造の例である。
る情報を格納したテストパタングループ情報のテーブル
構造の例である。
【図8】本発明におけるパタングループ毎の固定値情報
を格納したテーブル構造の例である。
を格納したテーブル構造の例である。
【図9】本発明において入力となる論理回路の結線関係
を格納したテーブル構造の例である。
を格納したテーブル構造の例である。
【図10】本発明における観測不能領域認識処理の、外
部出力端子PO1よりセンシティブな信号線をたどる経
路を論理回路上に表現した図である。
部出力端子PO1よりセンシティブな信号線をたどる経
路を論理回路上に表現した図である。
【図11】本発明における観測不能領域認識処理の、外
部出力端子PO2よりセンシティブな信号線をたどる経
路を論理回路上に表現した図である。
部出力端子PO2よりセンシティブな信号線をたどる経
路を論理回路上に表現した図である。
【図12】本発明における観測可能性評価のためのセン
シティビティ計算の例である。
シティビティ計算の例である。
【図13】本発明である故障シミュレーションの処理量
削減方法を実施しない場合の故障シミュレーションの処
理対象となる回路内の全故障のテーブル構造例である。
削減方法を実施しない場合の故障シミュレーションの処
理対象となる回路内の全故障のテーブル構造例である。
【図14】本発明である故障シミュレーションの処理量
削減方法を実施した場合の故障シミュレーションの処理
対象故障のテーブル構造例である。
削減方法を実施した場合の故障シミュレーションの処理
対象故障のテーブル構造例である。
【図15】従来通りのセンシティビティ計算でも、再収
れん経路を認識しなくとも問題が生じない例である。
れん経路を認識しなくとも問題が生じない例である。
【図16】従来通りのセンシティビティ計算では、再収
れん経路を認識しないと問題が生じる例である。
れん経路を認識しないと問題が生じる例である。
【図17】本発明における事前故障伝搬処理を論理回路
上に表現した図である。
上に表現した図である。
【図18】本発明における事前故障伝搬後の故障テーブ
ル構造例である。
ル構造例である。
【図19】本発明における論理演算時に用いる真理値表
の例である。
の例である。
100…入力テストパタン情報ファイル、105…入力
テストパタン、115…テストパタングループ情報、1
25…固定値情報、110…論理回路の結線関係情報フ
ァイル、130…故障シミュレーション処理対象故障テ
ーブル、140…論理回路の観測不能領域情報、150
…故障シミュレーション、160…故障検出率、170
…期待出力値、180…故障辞書、200…固定値シミ
ュレーション、230…観測不能領域認識処理、270
…事前故障伝搬処理、350…観測不能な領域、505
…観測不能フラグ、710…センシティビティフラグ、
1010…1固定故障、1210,1426,1427
…0固定故障、320,321,322,323,32
4…外部入力端子、329,330…外部出力端子、3
25,327,1412,1413,1414…ORゲ
ート、326,328,970,980,990,14
10,1411…ANDゲート、1500…2入力AN
Dゲートの真理値表、1510…2入力ORゲートの真
理値表。
テストパタン、115…テストパタングループ情報、1
25…固定値情報、110…論理回路の結線関係情報フ
ァイル、130…故障シミュレーション処理対象故障テ
ーブル、140…論理回路の観測不能領域情報、150
…故障シミュレーション、160…故障検出率、170
…期待出力値、180…故障辞書、200…固定値シミ
ュレーション、230…観測不能領域認識処理、270
…事前故障伝搬処理、350…観測不能な領域、505
…観測不能フラグ、710…センシティビティフラグ、
1010…1固定故障、1210,1426,1427
…0固定故障、320,321,322,323,32
4…外部入力端子、329,330…外部出力端子、3
25,327,1412,1413,1414…ORゲ
ート、326,328,970,980,990,14
10,1411…ANDゲート、1500…2入力AN
Dゲートの真理値表、1510…2入力ORゲートの真
理値表。
Claims (2)
- 【請求項1】検査対象論理回路の結線関係情報ファイル
と、該論理回路内の起こりうる全ての故障を検出すべく
作成された入力テストパタン集合と、該入力テストパタ
ン集合がある何らかの基準で1つ以上のグループにすで
に分割されているかあるいは該入力テストパタン集合を
任意に分割するとき、かつ各グループ内に複数のテスト
パタンが含まれているとき、該グループ内に属する全て
のテストパタンに対して論理値が0または1に固定とな
るところの固定値が入力する外部入力端子がすくなくと
も1つ以上存在するならば、まず各テストパタン毎の故
障シミュレーションをするに先だって、前記グループ毎
に論理値が0または1に固定となる外部入力端子にはそ
れぞれ固定値0または固定値1を、また論理値が0と1
両方の値を取りうる外部入力端子には非固定値Xを割り
当てて、該論理回路内の各素子にたいして前記固定値と
前記非固定値とを入力として論理演算を実施し、該論理
回路内の全ての信号線上の論理値を求め、これらの論理
値を用いて外部出力端子から入力側の素子へ順に、各素
子の出力端子において入力端子の信号変化が観測可能で
あるか否かを計算し、観測可能な入力端子が存在するか
ぎりあるいはまた外部入力端子に到達するまで、観測可
能な経路をたどることにより、これら観測可能な経路と
してたどられなかった領域を該論理回路内において該グ
ループ内で故障の影響が観測不能である領域として認識
し、該観測不能領域に含まれない故障、すなわち観測可
能な経路上の故障のみを、該グループ内のテストパタン
に対して故障シミュレーションを実施するときの処理対
象として登録し、該観測不能領域に含まれる故障は故障
シミュレーションの対象外として登録しないことで、故
障シミュレーションの処理対象故障数を削減することと
、さらに、前記故障シミュレーションの対象として登録
した観測可能な経路上の故障に対して故障シミュレーシ
ョンを実施する際に、該故障の伝搬先が観測不能領域内
に到達した場合には、それ以降は伝搬を抑止することに
より、故障シミュレーション時の故障伝搬範囲を短縮す
ることを特徴とする故障シミュレーションにおける処理
量削減方法。 - 【請求項2】特許請求の範囲の請求項1記載の故障シミ
ュレーションにおける処理量削減方法において、入力テ
ストパタンを分割したグループ毎のテストパタンに対し
て故障シミュレーションの処理対象として観測可能な経
路上の故障を登録するとき、それら登録された故障仮定
位置の信号線の論理値、すなわち該グループ内のテスト
パタン内の固定値および非固定値を外部入力端子に割当
てて回路内の素子にたいして論理演算した結果の論理値
が、該グループ内の全てのテストパタンにおいて論理値
が不変であるところの固定値であるか、さもなくば、該
グループ内のテストパタン内で論理値0と1ともに取り
うる非固定値Xであるかを区別して登録し、故障位置の
信号線の論理値が固定値である故障にたいしては、故障
シミュレーションに先だって、前記論理演算結果の論理
値を用いて故障の伝搬を行うことにより、該グループ内
のテストパタン数分のシミュレーションするところを1
回で済ますことにより故障シミュレーションの重複した
処理を削減することと、またこの故障の伝搬によりその
故障の伝搬先の素子の出力論理値が、すべて故障伝搬前
と一致し、かつ固定値となった場合には、該故障の伝播
はそれ以降抑止して、該故障を故障シミュレーションの
処理対象から除外することにより故障シミュレーション
の処理対象故障数を削減することと、さらに該故障の伝
搬先の素子の出力論理値が非固定値X、すなわち前記グ
ループ内のテストパタンで論理値0と1とをともに取り
うる値となった場合には、該故障にたいしての故障シミ
ュレーションの開始位置、すなわち故障シミュレーショ
ン時に故障を挿入する位置を、この故障伝搬によって非
固定値に変化した素子の直前の位置にずらすことにより
、前記グループ内の各テストパタンにたいする故障シミ
ュレーションにおける故障の伝搬範囲を縮小することと
を特徴とする故障シミュレーションにおける処理量削減
方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3010578A JPH04245338A (ja) | 1991-01-31 | 1991-01-31 | 故障シミュレーションにおける処理量削減方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3010578A JPH04245338A (ja) | 1991-01-31 | 1991-01-31 | 故障シミュレーションにおける処理量削減方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04245338A true JPH04245338A (ja) | 1992-09-01 |
Family
ID=11754127
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3010578A Pending JPH04245338A (ja) | 1991-01-31 | 1991-01-31 | 故障シミュレーションにおける処理量削減方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04245338A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013521483A (ja) * | 2010-03-04 | 2013-06-10 | ローベルト ボッシュ ゲゼルシャフト ミット ベシュレンクテル ハフツング | 故障マスキング係数を定めるための逆方向解析の改善 |
-
1991
- 1991-01-31 JP JP3010578A patent/JPH04245338A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013521483A (ja) * | 2010-03-04 | 2013-06-10 | ローベルト ボッシュ ゲゼルシャフト ミット ベシュレンクテル ハフツング | 故障マスキング係数を定めるための逆方向解析の改善 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4562713B2 (ja) | 論理回路における多重故障の故障箇所推定システム、故障箇所推定方法および故障箇所推定用プログラム | |
US5640403A (en) | Fault diagnosis method for a sequential circuit | |
JPH04245338A (ja) | 故障シミュレーションにおける処理量削減方法 | |
Girard et al. | An advanced diagnostic method for delay faults in combinational faulty circuits | |
Shigeta et al. | An improved fault diagnosis algorithm based on path tracing with dynamic circuit extraction | |
JP3910244B2 (ja) | 論理回路検査点の解析方法 | |
Song et al. | Parallel pattern fault simulation based on stem faults in combinational circuits | |
Aikyo et al. | Timing-aware diagnosis for small delay defects | |
Gharaybeh et al. | Parallel concurrent path-delay fault simulation using single-input change patterns | |
JP2715989B2 (ja) | Iddqを用いたCMOS論理回路の故障箇所の絞り込み方法 | |
US20070011506A1 (en) | Semiconductor integrated circuit verifying and inspecting method | |
JP2773148B2 (ja) | テスト容易化回路設計方法 | |
JPH06266792A (ja) | 故障シミュレーション処理方法 | |
JPH01156680A (ja) | 論理回路の故障診断方法 | |
JPH0926981A (ja) | 回路の故障シミュレーション方法および故障シミュレーション装置 | |
JP3104739B2 (ja) | Lsiの不良解析に用いるlsiテスター | |
JP2000098001A (ja) | テスト容易化回路 | |
Abramovici et al. | Global cost functions for test generation | |
JP2009098152A (ja) | 論理回路における多重故障の故障箇所推定システム、故障箇所推定方法および故障箇所推定用プログラム | |
JP2658857B2 (ja) | 等価故障抽出方法及び装置 | |
JP2943161B2 (ja) | 故障シミュレーション方法 | |
Shimino | An efficient logical fault diagnosis for combinational circuits using stuck-at fault simulation | |
Mizota et al. | A Block Partitioning Method for Region Exhaustive Test to Reduce the Number of Test Patterns and Improve Gate Exhaustive Fault Coverage | |
JP2000002756A (ja) | 論理回路検査点解析装置,解析方法 | |
JPH0887532A (ja) | 論理回路検証方法及び双方向バッファ回路 |