JPH04240744A - 多層配線基板の検査方法 - Google Patents
多層配線基板の検査方法Info
- Publication number
- JPH04240744A JPH04240744A JP751091A JP751091A JPH04240744A JP H04240744 A JPH04240744 A JP H04240744A JP 751091 A JP751091 A JP 751091A JP 751091 A JP751091 A JP 751091A JP H04240744 A JPH04240744 A JP H04240744A
- Authority
- JP
- Japan
- Prior art keywords
- multilayer wiring
- wiring board
- electrode
- board
- contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 28
- 239000004065 semiconductor Substances 0.000 claims abstract description 13
- 238000012360 testing method Methods 0.000 claims description 15
- 239000000523 sample Substances 0.000 description 19
- 238000007689 inspection Methods 0.000 description 16
- 239000000758 substrate Substances 0.000 description 7
- 239000011295 pitch Substances 0.000 description 6
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明はワークステーションやコ
ンピュータ等に用いるマルチチップモジュールのＬＳＩ
チップ搭載用多層配線基板の電気特性検査方法に関する
ものである。
ンピュータ等に用いるマルチチップモジュールのＬＳＩ
チップ搭載用多層配線基板の電気特性検査方法に関する
ものである。
【０００２】
【従来の技術】近年、ワークステーションやコンピュー
タに対する小型化の要求は益々強くなっている。これら
の要求に対処するためＬＳＩの実装においてはＬＳＩチ
ップを直接実装するマルチチップモジュールの開発が盛
んに行なわれている。マルチチップモジュールに用いる
多層配線基板としてはセラミック基板、銅／ポリイミド
基板、シリコン基板などが用いられるがＬＳＩチップを
直接搭載するため表面の電極及び配線は非常に微細にな
ってきており、多層配線基板の検査として従来のプリン
ト基板の検査方法のように保護ピンにより基板電極にコ
ンタクトをとる方法などが適用できなくなってきている
。
タに対する小型化の要求は益々強くなっている。これら
の要求に対処するためＬＳＩの実装においてはＬＳＩチ
ップを直接実装するマルチチップモジュールの開発が盛
んに行なわれている。マルチチップモジュールに用いる
多層配線基板としてはセラミック基板、銅／ポリイミド
基板、シリコン基板などが用いられるがＬＳＩチップを
直接搭載するため表面の電極及び配線は非常に微細にな
ってきており、多層配線基板の検査として従来のプリン
ト基板の検査方法のように保護ピンにより基板電極にコ
ンタクトをとる方法などが適用できなくなってきている
。
【０００３】以下図面を参照しながら、従来の多層配線
基板の検査方法の一例について説明する。
基板の検査方法の一例について説明する。
【０００４】（図２）は従来の多層配線基板の検査装置
を示すものである。（図２）において、２１はインサー
キットテスタ、オープン・ショートチェッカー等のテス
タである。２３はプリント基板の電極とコンタクトをと
るためのテストフィクスチャ、２４はテストフィクスチ
ャに固定されたコンタクトピン、２２は多層配線基板で
ある。
を示すものである。（図２）において、２１はインサー
キットテスタ、オープン・ショートチェッカー等のテス
タである。２３はプリント基板の電極とコンタクトをと
るためのテストフィクスチャ、２４はテストフィクスチ
ャに固定されたコンタクトピン、２２は多層配線基板で
ある。
【０００５】通常多層配線基板の検査装置は図２に示し
たように電気的な処理を行なうテスタ２１と、多層配線
基板の電極とコンタクトをとるためのテストフィクスチ
ャ２３より構成される。図３にテストフィクスチャ２３
により多層配線基板の電極にコンタクトした状態の断面
図を示す。多層配線基板２２の電極２７にはコンタクト
ピン２４が接触している。コンタクトピン２４はベーク
、アクリルなどの固定ボード２９に固定され固定ボード
２９を加圧することにより接触圧を保っている。コンタ
クトピン２４には引出し線２６が接続されテスタ２１に
接続されている。コンタクトピン２４のピッチ３０は最
小で１ｍｍ程度である。一方マルチチップモジュールの
多層配線基板２２は、ＬＳＩチップを搭載するため電極
ピッチは最小で０．１ｍｍ、電極数は１０００から３０
００程度である。したがって、この従来例のようなテス
トフィクスチャ２３では対応できない。また電極の微細
化に対応にするため半導体ウエハの測定に用いるプロー
ブカード用いる方法があるが電極数に制限があり５００
電極程度までしか対応できず複数枚のプローブカードを
もちいて多層配線基板を分割して検査することになる。 また電極ピッチの微細化及び多電極に対処する方法とし
て移動可能な２本のプローブにより順次多層配線基板の
電極にコンタクトをとる方式がある。
たように電気的な処理を行なうテスタ２１と、多層配線
基板の電極とコンタクトをとるためのテストフィクスチ
ャ２３より構成される。図３にテストフィクスチャ２３
により多層配線基板の電極にコンタクトした状態の断面
図を示す。多層配線基板２２の電極２７にはコンタクト
ピン２４が接触している。コンタクトピン２４はベーク
、アクリルなどの固定ボード２９に固定され固定ボード
２９を加圧することにより接触圧を保っている。コンタ
クトピン２４には引出し線２６が接続されテスタ２１に
接続されている。コンタクトピン２４のピッチ３０は最
小で１ｍｍ程度である。一方マルチチップモジュールの
多層配線基板２２は、ＬＳＩチップを搭載するため電極
ピッチは最小で０．１ｍｍ、電極数は１０００から３０
００程度である。したがって、この従来例のようなテス
トフィクスチャ２３では対応できない。また電極の微細
化に対応にするため半導体ウエハの測定に用いるプロー
ブカード用いる方法があるが電極数に制限があり５００
電極程度までしか対応できず複数枚のプローブカードを
もちいて多層配線基板を分割して検査することになる。 また電極ピッチの微細化及び多電極に対処する方法とし
て移動可能な２本のプローブにより順次多層配線基板の
電極にコンタクトをとる方式がある。
【０００６】
【発明が解決しようとする課題】上記のような検査では
、次に示すような課題がある。まずプローブカードを用
いる方法では高価なプローブカードをたくさん必要とす
るため検査費用が非常に高くなる。また２本のプローブ
で順次測定する方法ではプローブの移動時間が１電極あ
たり１秒程度必要であるため検査時間が膨大になり検査
費用が膨大となる。
、次に示すような課題がある。まずプローブカードを用
いる方法では高価なプローブカードをたくさん必要とす
るため検査費用が非常に高くなる。また２本のプローブ
で順次測定する方法ではプローブの移動時間が１電極あ
たり１秒程度必要であるため検査時間が膨大になり検査
費用が膨大となる。
【０００７】本発明は上記問題点に鑑み、低コストで信
頼性の高い検査方法を提供するものである。
頼性の高い検査方法を提供するものである。
【０００８】
【課題を解決するための手段】上記問題点を解決するた
め本発明の多層基板検査方法は、表面に電極を有した多
層配線基板の前記電極に加圧冶具に保持された半導体素
子の電極を加圧により接触させる工程、前記多層配線基
板の外部電極に電気特性測定装置に接続された接触子を
接触させる工程、前記電気特性測定装置により前記半導
体素子を動作させることにより前記多層配線基板の検査
を行なう工程を備えたものである。
め本発明の多層基板検査方法は、表面に電極を有した多
層配線基板の前記電極に加圧冶具に保持された半導体素
子の電極を加圧により接触させる工程、前記多層配線基
板の外部電極に電気特性測定装置に接続された接触子を
接触させる工程、前記電気特性測定装置により前記半導
体素子を動作させることにより前記多層配線基板の検査
を行なう工程を備えたものである。
【０００９】
【作用】本発明は上記した構成によって多層配線基板を
介して半導体素子を動作させモジュールの特性を評価す
ることにより多層配線基板のオープン・ショートチェッ
ク等の検査を行なううものであり、多層配線基板の電極
とのコンタクトはそれに対応した半導体素子の電極を用
いるため電極の微細化に対し容易に対応できる。またモ
ジュールの全ての半導体素子を同時に多層配線基板に接
触させるため多電極に対しても容易に対応でき、短時間
で多層配線基板の検査を行なうことが出来ることとなる
。
介して半導体素子を動作させモジュールの特性を評価す
ることにより多層配線基板のオープン・ショートチェッ
ク等の検査を行なううものであり、多層配線基板の電極
とのコンタクトはそれに対応した半導体素子の電極を用
いるため電極の微細化に対し容易に対応できる。またモ
ジュールの全ての半導体素子を同時に多層配線基板に接
触させるため多電極に対しても容易に対応でき、短時間
で多層配線基板の検査を行なうことが出来ることとなる
。
【００１０】
【実施例】以下本発明の一実施例の多層配線基板の検査
方法に付いて、図面を参照しながら説明する。また本実
施例でのべる多層配線基板は半田バンプによるフリップ
チップ実装や光硬化性樹脂を用いるマイクロバンプボン
ディング実装などのフェイスダウン実装用のものであり
多層配線基板の表面電極はＬＳＩチップの電極と対応す
るものである。
方法に付いて、図面を参照しながら説明する。また本実
施例でのべる多層配線基板は半田バンプによるフリップ
チップ実装や光硬化性樹脂を用いるマイクロバンプボン
ディング実装などのフェイスダウン実装用のものであり
多層配線基板の表面電極はＬＳＩチップの電極と対応す
るものである。
【００１１】（図１）は本発明の実施例における工程別
断面図を示すものである。図１において、１は多層配線
基板、２は多層配線基板の外部電極、３は表面電極、４
は配線、５はＬＳＩチップ、６はチップ５のバンプ（突
起電極）、７は加圧冶具のゴムシート、８は加圧冶具、
９はプローブカード、１０はプローブ、１１は検査ステ
ージである。
断面図を示すものである。図１において、１は多層配線
基板、２は多層配線基板の外部電極、３は表面電極、４
は配線、５はＬＳＩチップ、６はチップ５のバンプ（突
起電極）、７は加圧冶具のゴムシート、８は加圧冶具、
９はプローブカード、１０はプローブ、１１は検査ステ
ージである。
【００１２】以上のように構成された多層配線基板の検
査方法について、以下（図１）を用いて説明する。まず
（図１）ａに示すように検査ステージ１１に設置された
多層配線基板１の電極２と加圧冶具８に固着されたＬＳ
Ｉチップ５のバンプ６を位置合わせする。多層配線基板
１はセラミック基板、シリコン基板、銅／ポリイミド基
板等であり配線層数は２ないし３０層、表面電極３は１
０００ないし３０００程度である。表面電極３のピッチ
は１００μｍから３００μｍ程度であり、その材質はＡ
ｕ，Ｃｕ，Ａｌ 等である。一方、半導体素子であるＬ
ＳＩチップ５のバンプ６は、微細加工によるＬＳＩチッ
プ５の製造工程で作成されるため、バンプ６のビッチを
１００μｍ〜３００μｍ程度にすることは容易であり、
通常のバンプ形成工程で実現できる。ＬＳＩチップ５は
加圧冶具８にゴムシート８を介して相互の位置を合わし
た状態で固着されている。ＬＳＩチップ５は既に検査が
行なわれているものであり良品のＬＳＩチップである。 次に多層配線基板１の外部電極２とプローブカード９の
プローブ１０の位置合わせを行なう。またプローブ１０
はＬＳＩチップ５を動作させかつその動作が正常である
かの判定を行なうためのテスタに接続されている。また
ここで用いるプローブカード９は外部電極２とのコンタ
クトをとるためのみであるため、プローブ１０のピッチ
も粗くピン数も少ない安価なものである。
査方法について、以下（図１）を用いて説明する。まず
（図１）ａに示すように検査ステージ１１に設置された
多層配線基板１の電極２と加圧冶具８に固着されたＬＳ
Ｉチップ５のバンプ６を位置合わせする。多層配線基板
１はセラミック基板、シリコン基板、銅／ポリイミド基
板等であり配線層数は２ないし３０層、表面電極３は１
０００ないし３０００程度である。表面電極３のピッチ
は１００μｍから３００μｍ程度であり、その材質はＡ
ｕ，Ｃｕ，Ａｌ 等である。一方、半導体素子であるＬ
ＳＩチップ５のバンプ６は、微細加工によるＬＳＩチッ
プ５の製造工程で作成されるため、バンプ６のビッチを
１００μｍ〜３００μｍ程度にすることは容易であり、
通常のバンプ形成工程で実現できる。ＬＳＩチップ５は
加圧冶具８にゴムシート８を介して相互の位置を合わし
た状態で固着されている。ＬＳＩチップ５は既に検査が
行なわれているものであり良品のＬＳＩチップである。 次に多層配線基板１の外部電極２とプローブカード９の
プローブ１０の位置合わせを行なう。またプローブ１０
はＬＳＩチップ５を動作させかつその動作が正常である
かの判定を行なうためのテスタに接続されている。また
ここで用いるプローブカード９は外部電極２とのコンタ
クトをとるためのみであるため、プローブ１０のピッチ
も粗くピン数も少ない安価なものである。
【００１３】次に（図１）ｂに示すように、加圧冶具８
を下降させＬＳＩチップ５のバンプ６を多層配線基板１
の表面電極３に押しあてＬＳＩチップ５のバンプ６を表
面電極３に接触させる。このときＬＳＩチップの厚みの
ばらつきや加圧冶具８の多層配線板１に対する傾きはゴ
ムシート７が変形することにより吸収され全てのＬＳＩ
チップ５の全てのバンプ６が表面電極３に均一に接触す
る。バンプ６は、金、はんだ等でありその厚みは５ミク
ロンから２００μｍ程度である。
を下降させＬＳＩチップ５のバンプ６を多層配線基板１
の表面電極３に押しあてＬＳＩチップ５のバンプ６を表
面電極３に接触させる。このときＬＳＩチップの厚みの
ばらつきや加圧冶具８の多層配線板１に対する傾きはゴ
ムシート７が変形することにより吸収され全てのＬＳＩ
チップ５の全てのバンプ６が表面電極３に均一に接触す
る。バンプ６は、金、はんだ等でありその厚みは５ミク
ロンから２００μｍ程度である。
【００１４】次にプローブカード９を下降させプローブ
１０を外部電極２に接触させる。その後テスタからＬＳ
Ｉチップ５を動作させるためめの電源及び電気信号を外
部電極２に印加しＬＳＩチップ５を動作させ、基板１、
チップ６を含めたモジュールの出力信号を再び外部電極
２より取り出しテスタでモジュールの良否の判定を行な
うことにより多層配線基板１の良否の判定を行なう。本
発明による多層基板１のテスト時間はモジュールの規模
により異なるが０．５分から３分程度である。またＬＳ
Ｉチップ５は同一のものを繰り返し使うことが出来る。
１０を外部電極２に接触させる。その後テスタからＬＳ
Ｉチップ５を動作させるためめの電源及び電気信号を外
部電極２に印加しＬＳＩチップ５を動作させ、基板１、
チップ６を含めたモジュールの出力信号を再び外部電極
２より取り出しテスタでモジュールの良否の判定を行な
うことにより多層配線基板１の良否の判定を行なう。本
発明による多層基板１のテスト時間はモジュールの規模
により異なるが０．５分から３分程度である。またＬＳ
Ｉチップ５は同一のものを繰り返し使うことが出来る。
【００１５】なお、本発明においては、電極３の数等に
応じて半導体素子としてのＬＳＩチップ５は任意の個数
用いることができる。
応じて半導体素子としてのＬＳＩチップ５は任意の個数
用いることができる。
【００１６】
【発明の効果】以上のように本発明は、検査すべき多層
配線基板の表面電極にＬＳＩチップを仮接続しモジュー
ルの特性検査を行なうことにより多層配線基板を検査す
る方法であるため、従来のようの高価なプローブカード
必要とせず非常に安価な方法で検査を行なうことが出来
る。また検査時間についてもＬＳＩチップの動作を介し
て行なうため非常に高速で行なうことが出来短時間で行
なうことが出来る。また多層配線基板の電極の微細化に
たいしてもコンタクトを行なう部分はＬＳＩチップの電
極であるため容易に対応できる。また従来の検査方法で
は主に多層配線基板の配線のオープン・ショートチェッ
クだあったが、本発明の方法ではＬＳＩチップの動作を
介して行なうため周波数特性やノイズの評価も行なうこ
とが出来信頼性の高い検査方法を提供するものである。
配線基板の表面電極にＬＳＩチップを仮接続しモジュー
ルの特性検査を行なうことにより多層配線基板を検査す
る方法であるため、従来のようの高価なプローブカード
必要とせず非常に安価な方法で検査を行なうことが出来
る。また検査時間についてもＬＳＩチップの動作を介し
て行なうため非常に高速で行なうことが出来短時間で行
なうことが出来る。また多層配線基板の電極の微細化に
たいしてもコンタクトを行なう部分はＬＳＩチップの電
極であるため容易に対応できる。また従来の検査方法で
は主に多層配線基板の配線のオープン・ショートチェッ
クだあったが、本発明の方法ではＬＳＩチップの動作を
介して行なうため周波数特性やノイズの評価も行なうこ
とが出来信頼性の高い検査方法を提供するものである。
【図１】本発明の実施例における多層基板検査方法にお
ける工程別断面図である。
ける工程別断面図である。
【図２】従来の多層配線基板検査方法の斜視図である。
【図３】従来の多層配線基板検査方法の断面図である。
１ 多層配線基板
２ 外部電極
３ 表面電極
４ 配線
５ ＬＳＩチップ
６ バンプ
７ ゴムシート
８ 加圧冶具
９ プローブカード
１０ プローブ
１１ 検査ステージ
Claims (3)
- 【請求項１】表面に電極を有した多層配線基板の前記電
極に加圧冶具に保持された半導体素子の電極を加圧によ
り接触させる工程、前記多層配線基板の外部電極に電気
特性測定装置に接続された接触子を接触させる工程、前
記電気特性測定装置により前記半導体素子を動作させる
ことにより前記多層配線基板の検査を行なう工程を備え
たことを特徴とする多層配線基板の検査方法。 - 【請求項２】 半導体素子の電極が突起電極であるこ
とを特徴とする請求項１記載の多層配線基板の検査方法
。 - 【請求項３】 半導体素子が複数個であることを特徴
とする請求項１記載の多層配線基板の検査方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP751091A JP2921995B2 (ja) | 1991-01-25 | 1991-01-25 | 多層配線基板の検査方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP751091A JP2921995B2 (ja) | 1991-01-25 | 1991-01-25 | 多層配線基板の検査方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04240744A true JPH04240744A (ja) | 1992-08-28 |
| JP2921995B2 JP2921995B2 (ja) | 1999-07-19 |
Family
ID=11667784
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP751091A Expired - Fee Related JP2921995B2 (ja) | 1991-01-25 | 1991-01-25 | 多層配線基板の検査方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2921995B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009182244A (ja) * | 2008-01-31 | 2009-08-13 | Sharp Corp | 太陽電池モジュールの製造方法 |
-
1991
- 1991-01-25 JP JP751091A patent/JP2921995B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009182244A (ja) * | 2008-01-31 | 2009-08-13 | Sharp Corp | 太陽電池モジュールの製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2921995B2 (ja) | 1999-07-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5486866B2 (ja) | 半導体装置の製造方法 | |
| US5534784A (en) | Method for probing a semiconductor wafer | |
| KR100712561B1 (ko) | 웨이퍼 형태의 프로브 카드 및 그 제조방법과 웨이퍼형태의 프로브 카드를 구비한 반도체 검사장치 | |
| US20050017750A1 (en) | Wafer-level burn-in and test | |
| JP2002110751A (ja) | 半導体集積回路装置の検査装置および製造方法 | |
| JP2001091543A (ja) | 半導体検査装置 | |
| JP4343256B1 (ja) | 半導体装置の製造方法 | |
| JP2009270835A (ja) | 半導体部品の検査方法及び装置 | |
| US20080061812A1 (en) | Component-attach test vehicle | |
| TWI484192B (zh) | Probe card, inspection device and inspection method | |
| JP2921995B2 (ja) | 多層配線基板の検査方法 | |
| JPH0348171A (ja) | 混成集積回路板の電気的特性検査を行う方法 | |
| Asgari | Semiconductor backend flip chip processing, inspection requirements and challenges | |
| JPH08304459A (ja) | 半導体ウェハ測定治具 | |
| JPH09159694A (ja) | Ｌｓｉテストプローブ装置 | |
| JP4492976B2 (ja) | 半導体装置 | |
| JPH10104301A (ja) | パッケージ基板の検査方法 | |
| US20030197514A1 (en) | System and method for testing a printed circuit board by employing a ceramic substrate with micro-probes formed on the ceramic substrate | |
| JP2001028464A (ja) | フリップチップ接続アライメント精度評価方法 | |
| JP3707857B2 (ja) | マウント用基板およびそれを用いた半導体装置ならびに半導体チップの評価方法 | |
| JP2767991B2 (ja) | 検査基板と回路基板検査方法並びに回路基板検査装置 | |
| JP4185225B2 (ja) | コンタクトプローブの検査装置 | |
| JPH0945740A (ja) | 半導体基板の評価方法及びそれに用いるチェック用ボード | |
| JPH09264918A (ja) | パッケージ基板の検査方法 | |
| JPH0720150A (ja) | プローブカード及びこれを用いた試験装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |