JPH04238473A - Picture signal processing circuit - Google Patents
Picture signal processing circuitInfo
- Publication number
- JPH04238473A JPH04238473A JP3006313A JP631391A JPH04238473A JP H04238473 A JPH04238473 A JP H04238473A JP 3006313 A JP3006313 A JP 3006313A JP 631391 A JP631391 A JP 631391A JP H04238473 A JPH04238473 A JP H04238473A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- sample
- clamp
- gain control
- noise
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005070 sampling Methods 0.000 claims abstract description 14
- 230000006866 deterioration Effects 0.000 abstract description 3
- 230000003287 optical effect Effects 0.000 description 11
- 239000003990 capacitor Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000000926 separation method Methods 0.000 description 4
- 230000003321 amplification Effects 0.000 description 2
- 238000005286 illumination Methods 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
Description
【０００１】0001
【産業上の利用分野】本発明はＣＣＤイメージセンサを
使用したビデオカメラにおいて、ＣＣＤイメージセンサ
からの出力信号を、ビデオコンポジット信号に変換する
画像信号処理回路に関し、特にＣＣＤイメージセンサ出
力信号用サンプルホールド回路と低照度時に画像信号レ
ベルを一定に保つための利得制御回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an image signal processing circuit for converting an output signal from a CCD image sensor into a video composite signal in a video camera using a CCD image sensor. The present invention relates to a circuit and a gain control circuit for keeping an image signal level constant during low illumination.
【０００２】0002
【従来の技術】従来のフィードスルークランプ回路と映
像信号サンプルホールド回路とが直列に接続されたＣＣ
Ｄ出力信号サンプルホールド回路と、低照度時の画像信
号レベルを一定に保つ利得制御回路の接続構成は、図２
に示すようになっている。また、ＣＣＤイメージセンサ
からの画像出力信号は図３のようになっている。[Prior Art] A CC in which a conventional feed-through clamp circuit and a video signal sample-hold circuit are connected in series.
The connection configuration of the D output signal sample hold circuit and the gain control circuit that keeps the image signal level constant during low illumination is shown in Figure 2.
It is shown in the figure below. Further, the image output signal from the CCD image sensor is as shown in FIG.
【０００３】図３のように、ＣＣＤイメージセンサ１画
素ごとの出力信号は、ＣＣＤ内部の前画素の電荷をクリ
アするために与えるリセットパルスが出力にもれるため
に出るリセットノイズ、そしてフィードスルー、映像信
号の３期間に分けられるが、映像信号レベルとして必要
な信号は、フィードスルー期間電圧と映像信号期間電圧
の差電圧Ａである。このうちリセットノイズは映像信号
レベルにまったく関係ないものであり、映像信号レベル
が小さいときはリセットノイズに信号が埋もれてしまい
Ｓ／Ｎが劣化する。また、ＣＣＤイメージセンサ出力信
号には通常低周波１／ｆノイズが重畳しており、この低
周波１／ｆノイズを除去しないと映像がふわついた感じ
になり画質的に劣化する。これらのリセットノイズと低
周波１／ｆノイズを除去するために、図２の３９のよう
なＣＣＤイメージセンサ出力信号用サンプルホールド回
路が提案されている。入力端子３１から入力された信号
は、クランプコンデンサ３２とクランプスイッチ３３に
よって入力信号のフィードスルー期間電圧をクランプ基
準電圧ＶＲＥＦに合わせるフィードスルークランプによ
り１画素ごとにクランプされ、低周波１／ｆノイズが除
去される。次にバッファアンプ３４、サンプルホールド
スイッチ３５、ホールドコンデンサ３６によって図３の
映像信号期間の最大振幅レベルの信号電圧がサンプルホ
ールドされ、バッファアンプ３７を通って出力端子３８
より出力される。以上の回路を通ったＣＣＤイメージセ
ンサ出力信号電圧は、低周波１／ｆノイズが除去される
とともに、リセットノイズ、フィードスルー期間が除去
されたフィードスルー電圧基準の映像信号となる。As shown in FIG. 3, the output signal for each pixel of a CCD image sensor is affected by reset noise produced when a reset pulse applied to clear the charge of the previous pixel inside the CCD leaks into the output, and feedthrough. Although the video signal is divided into three periods, the signal required as the video signal level is the difference voltage A between the feed-through period voltage and the video signal period voltage. Of these, reset noise is completely unrelated to the video signal level, and when the video signal level is low, the signal is buried in the reset noise and the S/N deteriorates. Further, low frequency 1/f noise is usually superimposed on the CCD image sensor output signal, and unless this low frequency 1/f noise is removed, the image will appear fluffy and deteriorate in image quality. In order to remove these reset noises and low frequency 1/f noises, a sample and hold circuit for CCD image sensor output signals, such as 39 in FIG. 2, has been proposed. The signal input from the input terminal 31 is clamped pixel by pixel by a feedthrough clamp that adjusts the feedthrough period voltage of the input signal to the clamp reference voltage VREF by a clamp capacitor 32 and a clamp switch 33, thereby eliminating low frequency 1/f noise. removed. Next, the buffer amplifier 34, sample hold switch 35, and hold capacitor 36 sample and hold the signal voltage at the maximum amplitude level during the video signal period in FIG.
It is output from The CCD image sensor output signal voltage that has passed through the above circuit becomes a video signal based on the feed-through voltage from which low-frequency 1/f noise, reset noise, and feed-through period have been removed.
【０００４】ＣＣＤ出力信号サンプルホールド回路から
の出力信号は出力バッファ３７を通る時直流電圧オフセ
ットが発生するので端子４３から与えた基準電圧ＶＲＥ
Ｆを基準とする事ができない。このため利得制御回路４
の前に基準電圧ＶＧにＣＣＤ出力信号サンプルホールド
回路からの出力信号の実際の黒レベルであるオプチカル
ブラック期間電位を合わせ込むクランプ回路が必要であ
り、図２においてこのクランプ回路を構成するのがクラ
ンプコンデンサ５１とクランプスイッチ５４である。ク
ランプスイッチ５４は、制御端子５３から与えられるオ
プチカルブラッククランプ制御信号によって動作する。
オプチカルブラッククランプをされた信号は、基準電圧
ＶＧとの差動信号として、利得制御回路４に入力される
。利得制御回路４は、利得制御端子５７から与えられる
利得制御信号により、利得を可変して画像信号レベルを
制御して出力端子５８から出力される。出力端子５８か
ら出力された画像信号は、カラーＣＣＤカメラならば各
画素ごとに信号を分離する色分離回路、またはγ補正回
路に入力される。When the output signal from the CCD output signal sample and hold circuit passes through the output buffer 37, a DC voltage offset occurs, so the reference voltage VRE applied from the terminal 43
It is not possible to use F as a standard. Therefore, the gain control circuit 4
Before this, a clamp circuit is required to match the optical black period potential, which is the actual black level of the output signal from the CCD output signal sample and hold circuit, to the reference voltage VG. They are a capacitor 51 and a clamp switch 54. The clamp switch 54 is operated by an optical black clamp control signal applied from the control terminal 53. The optical black clamped signal is input to the gain control circuit 4 as a differential signal with respect to the reference voltage VG. The gain control circuit 4 varies the gain using a gain control signal applied from a gain control terminal 57 to control the image signal level, and outputs the image signal level from an output terminal 58 . In the case of a color CCD camera, the image signal output from the output terminal 58 is input to a color separation circuit that separates signals for each pixel, or to a γ correction circuit.
【０００５】[0005]
【発明が解決しようとする課題】前述した従来のＣＣＤ
イメージセンサ用のサンプルホールド回路、および利得
制御回路の接続構成では以下のような不具合点がある。[Problem to be solved by the invention] The above-mentioned conventional CCD
The connection configuration of a sample hold circuit and a gain control circuit for an image sensor has the following problems.
【０００６】ＣＣＤイメージセンサ用のサンプルホール
ド回路では、フィードスルークランプのクランプ基準電
圧ＶＲＥＦに変動があった場合、その変動成分を取り除
く事ができない。この変動成分が以降の信号処理回路で
行われる１水平期間ごとのオプチカルブラッククランプ
で取り除けないものである場合、最終出力信号までこの
変動成分が現れるので画質を劣化させる事になる。In the sample-and-hold circuit for a CCD image sensor, if there is a fluctuation in the clamp reference voltage VREF of the feed-through clamp, the fluctuation component cannot be removed. If this fluctuating component cannot be removed by optical black clamping performed every horizontal period in the subsequent signal processing circuit, this fluctuating component will appear up to the final output signal, degrading the image quality.
【０００７】また、サンプルホールド回路では高速サン
プリングを行うために、そのサンプリング動作、非動作
の切り替えの際にひげと呼ばれるサンプリングノイズが
発生しＳ／Ｎ（信号対雑音比）の面で悪影響が生じる。
このサンプリングノイズは信号経路の周波数帯域を低周
波側に狭くすれば減衰させることができるが、特にカラ
ーイメージセンサを使用した場合、次段に色分離用サン
プルホールド回路が必要となるので周波数帯域を狭くす
ると信号波形がなまるため、色分離用サンプルホールド
のタイミング調整がきびしくなりサンプルタイミングの
調整が難しくなったり、場合によっては色分離が正確に
行われなくなるおそれがある。[0007] Furthermore, since the sample-and-hold circuit performs high-speed sampling, sampling noise called whisker occurs when switching between sampling operation and non-operation, which adversely affects the S/N (signal-to-noise ratio). . This sampling noise can be attenuated by narrowing the frequency band of the signal path to the low frequency side, but especially when using a color image sensor, a sample and hold circuit for color separation is required in the next stage, so the frequency band can be reduced. If it is narrowed, the signal waveform becomes dull, which makes it difficult to adjust the timing of the sample hold for color separation, making it difficult to adjust the sample timing, and in some cases, there is a risk that color separation will not be performed accurately.
【０００８】ＣＣＤ出力信号サンプルホールド回路出力
３８にクランプ用コンデンサ５１、クランプスイッチ５
４からなるオプチカルブラッククランプ回路が接続され
ているが、このクランプ回路では画像信号の水平期間周
期でのクランプが行われるため、水平方向でのサグ、ま
た垂直帰線期間でクランプ信号がない場合では、垂直方
向でのサグが生じて画質が劣化する恐れがある。さらに
、このオプチカルブラッククランプはハードクランプの
ため、画像信号のオプチカルブラック期間に傷をつけて
しまう可能性があり、この場合、次段の利得制御回路の
増幅部で傷を増幅して、利得制御回路以降でオプチカル
ブラッククランプを使用する場合、正確なクランプがで
きなくなり、画像信号の基準レベルが正確につかめない
ためにγ補正のずれ、ブランキング回路での黒レベル付
近の欠落などが生じて画質が劣化する恐れがある。A clamp capacitor 51 and a clamp switch 5 are connected to the CCD output signal sample hold circuit output 38.
An optical black clamp circuit consisting of 4 is connected, but since this clamp circuit clamps the image signal at the horizontal interval period, there is a sag in the horizontal direction, and when there is no clamp signal during the vertical retrace interval, , sag in the vertical direction may occur and the image quality may deteriorate. Furthermore, since this optical black clamp is a hard clamp, there is a possibility that it will scratch the optical black period of the image signal. In this case, the scratches will be amplified in the amplification section of the gain control circuit in the next stage, and the gain control will be performed. When using an optical black clamp after the circuit, accurate clamping becomes impossible, and the reference level of the image signal cannot be accurately grasped, resulting in deviations in gamma correction and omissions near the black level in the blanking circuit, resulting in poor image quality. may deteriorate.
【０００９】[0009]
【課題を解決するための手段】本発明の画像信号処理回
路は、ＣＣＤイメージセンサにより得られた画像信号を
処理する画像信号処理回路であって、入力部にクランプ
回路を備える同一形式の第１のサンプルホールド回路と
第２のサンプルホールド回路、及び差動入力形式で定電
流源により動作電流が与えられる差動増幅器を備える第
１の利得制御回路により構成され、第１及び第２のサン
プルホールド回路に与える少なくともクランプ回路のク
ランプ基準電圧及びクランプ回路のクランプ動作制御信
号、サンプルホールド回路のサンプリング動作制御信号
それぞれは、第１のサンプルホールド回路と第２のサン
プルホールド回路で同一の電圧または信号を与え、第１
のサンプルホールド回路の入力と第２のサンプルホール
ド回路の入力のいずれか一方だけにＣＣＤイメージセン
サよりの画像信号を与え、第１のサンプルホールド回路
と第２のサンプルホールド回路の出力信号を差動形式と
して第１の利得制御回路の差動入力に与えた。[Means for Solving the Problems] The image signal processing circuit of the present invention is an image signal processing circuit that processes an image signal obtained by a CCD image sensor, and includes a first circuit of the same type that has a clamp circuit at its input section. The first and second sample and hold circuits each include a sample and hold circuit, a second sample and hold circuit, and a first gain control circuit that has a differential input type differential amplifier to which an operating current is supplied by a constant current source. At least the clamp reference voltage of the clamp circuit, the clamp operation control signal of the clamp circuit, and the sampling operation control signal of the sample-and-hold circuit to be applied to the circuit are such that the same voltage or signal is applied to the first sample-and-hold circuit and the second sample-and-hold circuit. give, first
The image signal from the CCD image sensor is applied to only one of the inputs of the sample-and-hold circuit and the input of the second sample-and-hold circuit, and the output signals of the first sample-and-hold circuit and the second sample-and-hold circuit are differentiated. As a format, it was applied to the differential input of the first gain control circuit.
【００１０】0010
【実施例】次に本発明について図面を参照して説明する
。DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, the present invention will be explained with reference to the drawings.
【００１１】本発明の一実施例の構成を図１に示す。従
来例と同じ機能部分については同じ番号を付した。サン
プルホールド回路１は、図２で説明した同一形式のＣＣ
Ｄイメージセンサ出力信号サンプルホールド回路３９を
２つ備え、その２つのＣＣＤイメージセンサ出力信号サ
ンプルホールド回路３９それぞれには、フィードスルー
クランプのクランプ基準電圧ＶＲＥＦおよびクランプ動
作のためのクランプパルス、サンプルホールド動作のた
めのサンプリングパルスなどの制御信号はまったく同じ
ものを与える。一方のＣＣＤイメージセンサ出力信号サ
ンプルホールド回路３９の入力端子５にはＣＣＤイメー
ジセンサ４０からの出力信号を入力し、他方のＣＣＤイ
メージセンサ出力信号サンプルホールド回路３９の入力
端子６には何の信号も与えない。本発明のサンプルホー
ルド回路の出力は、端子２と端子３の差動出力となる。
端子２にはＣＣＤイメージセンサ４０からの出力信号を
ＣＣＤイメージセンサ出力信号サンプルホールド回路３
９によりサンプルホールドされた映像信号が出力され、
端子３にはＣＣＤイメージセンサ４０よりの出力が入力
されないＣＣＤイメージセンサ出力信号サンプルホール
ド回路３９の出力を得る。この端子２および端子３から
得られる差動形式信号は次段の利得制御回路４の入力端
子６１，６２にそれぞれ接続される。この利得制御回路
４は図４に示すような定電流源を動作電流とする差動増
幅回路によって構成される。図４の例では、利得制御端
子５７に与える直流電位によって動作電流が変化して、
総合コンダクタンスが変化することを利用している。FIG. 1 shows the configuration of an embodiment of the present invention. Functional parts that are the same as those in the conventional example are given the same numbers. The sample hold circuit 1 is a CC of the same type as explained in FIG.
Two D image sensor output signal sample and hold circuits 39 are provided, and each of the two CCD image sensor output signal sample and hold circuits 39 has a clamp reference voltage VREF of the feedthrough clamp, a clamp pulse for clamp operation, and a sample and hold operation. The control signals, such as sampling pulses, give exactly the same thing. The output signal from the CCD image sensor 40 is input to the input terminal 5 of one CCD image sensor output signal sample and hold circuit 39, and no signal is input to the input terminal 6 of the other CCD image sensor output signal sample and hold circuit 39. I won't give it. The output of the sample hold circuit of the present invention is a differential output between terminals 2 and 3. The output signal from the CCD image sensor 40 is connected to the terminal 2 by the CCD image sensor output signal sample hold circuit 3.
9 outputs the sampled and held video signal,
The terminal 3 receives the output of a CCD image sensor output signal sample and hold circuit 39 to which the output from the CCD image sensor 40 is not input. Differential format signals obtained from these terminals 2 and 3 are connected to input terminals 61 and 62 of the next stage gain control circuit 4, respectively. The gain control circuit 4 is constituted by a differential amplifier circuit whose operating current is a constant current source as shown in FIG. In the example of FIG. 4, the operating current changes depending on the DC potential applied to the gain control terminal 57,
It takes advantage of the fact that the overall conductance changes.
【００１２】この図１における２つのＣＣＤイメージセ
ンサ出力信号サンプルホールド回路３９それぞれで発生
するフィードスルークランプの基準電圧の変動ノイズお
よびサンプリングノイズは、同じ回路、同じ制御信号を
使用しているので、端子２と端子３からは同じものが出
力されるわけであるから、これらのノイズは次段の定電
流源を動作電流とする差動増幅回路で構成される利得制
御回路４で差動入力で受けることにより同相成分となり
、差動増幅回路を定電流源で使用したため差動入力の同
相除去能力が高いので、フィードスルークランプ基準電
圧変動によるノイズやサンプリングノイズを大幅に低減
した利得制御出力信号を得ることができる。さらにＣＣ
Ｄイメージセンサ用サンプルホールド回路と利得制御回
路の接続が直流的に接続されているので、従来のように
利得制御回路４の前段にオプチカルブラッククランプ回
路が必要ないので、素子数の削減ができると共に、クラ
ンプ回路で発生する水平方向、垂直方向でのサグが発生
することがなく、画質の向上が期待できるとともに、ク
ランプによるオプチカルブラック期間の傷つけと利得制
御回路４での増幅がないため、クランプズレによるγ補
正ズレ、ブランキング回路による黒レベル付近の欠落な
どが起きない。また集積回路化した場合、クランプ用コ
ンデンサ接続端子が必要なくなりピン数の削減、パッケ
ージの小型化ができる。The reference voltage fluctuation noise and sampling noise of the feed-through clamp generated in each of the two CCD image sensor output signal sample and hold circuits 39 in FIG. 1 use the same circuit and the same control signal, so the terminal Since the same thing is output from terminals 2 and 3, these noises are received by the differential input in the gain control circuit 4, which is composed of a differential amplifier circuit that uses the constant current source in the next stage as the operating current. This results in a common mode component, and since the differential amplifier circuit is used as a constant current source, the common mode rejection ability of the differential input is high, so a gain control output signal with significantly reduced noise and sampling noise caused by feed-through clamp reference voltage fluctuations can be obtained. be able to. Further CC
Since the sample hold circuit for the D image sensor and the gain control circuit are connected in a direct current manner, there is no need for an optical black clamp circuit at the front stage of the gain control circuit 4 as in the conventional case, so the number of elements can be reduced. , there is no sag in the horizontal or vertical direction that occurs in the clamp circuit, and image quality can be expected to be improved.In addition, there is no damage to the optical black period due to the clamp and no amplification in the gain control circuit 4, so the clamp misalignment is eliminated. There are no gamma correction errors caused by the blanking circuit, or omissions near the black level caused by the blanking circuit. Furthermore, when integrated into an integrated circuit, there is no need for a clamp capacitor connection terminal, allowing for a reduction in the number of pins and a smaller package.
【００１３】このようにＣＣＤイメージセンサ出力信号
用サンプルホールド回路の出力端子２と出力端子３の出
力信号を次段の利得制御回路４で差動形式で受けること
により、フィードスルークランプの基準電圧の変動によ
るノイズ、さらにサンプリングノイズを低減した出力信
号を得ることができ、利得制御回路前段のオプチカルブ
ラック回路が不必要となり、素子数、集積回路化時のピ
ン数削減もできる。また、利得制御回路前にクランプ回
路がないので、クランプ回路で画像信号の基準電位期間
に傷をつけることも、またそれを増幅することもないの
で、この回路部分での画質劣化が無く、さらに、本発明
の回路は、図１からもわかるように電源電圧変動にも強
いという利点を持っている。As described above, by receiving the output signals of the output terminals 2 and 3 of the sample and hold circuit for the CCD image sensor output signal in a differential format in the gain control circuit 4 of the next stage, the reference voltage of the feed-through clamp can be adjusted. It is possible to obtain an output signal with reduced noise due to fluctuations and sampling noise, eliminating the need for an optical black circuit before the gain control circuit, and reducing the number of elements and pins when integrated circuits. In addition, since there is no clamp circuit before the gain control circuit, the clamp circuit does not damage or amplify the reference potential period of the image signal, so there is no deterioration in image quality in this circuit part. As can be seen from FIG. 1, the circuit of the present invention has the advantage of being resistant to power supply voltage fluctuations.
【００１４】また、図２の３９の様なＣＣＤイメージセ
ンサ出力信号サンプルホールド回路を本発明図１のサン
プルホールド回路に使用する場合、ＣＣＤイメージセン
サ出力信号を入力しないＣＣＤイメージセンサ出力信号
サンプルホールド回路の入力端子６は、外部ノイズの飛
び込みを防ぐために、接地電位と接続するのが望ましい
。Furthermore, when a CCD image sensor output signal sample and hold circuit such as 39 in FIG. 2 is used in the sample and hold circuit of FIG. 1 of the present invention, the CCD image sensor output signal sample and hold circuit does not input the CCD image sensor output signal. It is desirable that the input terminal 6 is connected to the ground potential to prevent external noise from entering.
【００１５】[0015]
【発明の効果】以上説明したように、本発明の画像信号
処理回路によれば、基準電圧変動ノイズや、サンプリン
グノイズによるＳ／Ｎ劣化を減少させることができると
ともに、素子数削減、高画質化が可能である。As explained above, according to the image signal processing circuit of the present invention, it is possible to reduce S/N deterioration due to reference voltage fluctuation noise and sampling noise, reduce the number of elements, and improve image quality. is possible.
【図１】本発明一実施例のサンプルホールド回路の構成
図である。FIG. 1 is a configuration diagram of a sample and hold circuit according to an embodiment of the present invention.
【図２】従来のＣＣＤイメージセンサ出力信号サンプル
ホールド回路の構成図である。FIG. 2 is a configuration diagram of a conventional CCD image sensor output signal sample and hold circuit.
【図３】ＣＣＤイメージセンサの出力電圧波形図である
。FIG. 3 is an output voltage waveform diagram of a CCD image sensor.
【図４】利得制御回路の構成図である。FIG. 4 is a configuration diagram of a gain control circuit.
Claims (1)
画像信号を処理する画像信号処理回路であって、入力部
にクランプ回路を備える同一形式の第１のサンプルホー
ルド回路と第２のサンプルホールド回路、及び差動入力
形式で定電流源により動作電流が与えられる差動増幅器
を備える第１の利得制御回路により構成され、第１及び
第２のサンプルホールド回路に与える少なくともクラン
プ回路のクランプ基準電圧及びクランプ回路のクランプ
動作制御信号、サンプルホールド回路のサンプリング動
作制御信号それぞれは、第１のサンプルホールド回路と
第２のサンプルホールド回路で同一の電圧または信号を
与え、第１のサンプルホールド回路の入力と第２のサン
プルホールド回路の入力のいずれか一方だけにＣＣＤイ
メージセンサからの画像信号を与え、第１のサンプルホ
ールド回路と第２のサンプルホールド回路の出力信号を
差動形式として第１の利得制御回路の差動入力に与える
ことを特徴とする画像信号処理回路。1. An image signal processing circuit for processing an image signal obtained by a CCD image sensor, the circuit comprising a first sample-hold circuit and a second sample-hold circuit of the same type, each having a clamp circuit at its input section; A first gain control circuit includes a differential amplifier having a differential input type and an operating current supplied by a constant current source, and a clamp reference voltage of at least the clamp circuit and the clamp circuit to be applied to the first and second sample and hold circuits. The clamp operation control signal of the sample-and-hold circuit and the sampling operation control signal of the sample-and-hold circuit give the same voltage or signal to the first sample-and-hold circuit and the second sample-and-hold circuit. The image signal from the CCD image sensor is applied to only one of the inputs of the sample-and-hold circuit, and the output signals of the first sample-and-hold circuit and the second sample-and-hold circuit are made into differential format and output to the first gain control circuit. An image signal processing circuit characterized in that it is applied to differential inputs.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3006313A JPH04238473A (en) | 1991-01-23 | 1991-01-23 | Picture signal processing circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3006313A JPH04238473A (en) | 1991-01-23 | 1991-01-23 | Picture signal processing circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04238473A true JPH04238473A (en) | 1992-08-26 |
Family
ID=11634884
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3006313A Pending JPH04238473A (en) | 1991-01-23 | 1991-01-23 | Picture signal processing circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04238473A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003051989A (en) * | 2001-08-07 | 2003-02-21 | Canon Inc | Photoelectric converter, solid-state image pickup device and system |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60134568A (en) * | 1983-12-22 | 1985-07-17 | Toshiba Corp | Solid-state image pickup device for still picture |
| JPS61129964A (en) * | 1984-11-29 | 1986-06-17 | Fuji Photo Film Co Ltd | Output circuit of charge transfer device |
-
1991
- 1991-01-23 JP JP3006313A patent/JPH04238473A/en active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60134568A (en) * | 1983-12-22 | 1985-07-17 | Toshiba Corp | Solid-state image pickup device for still picture |
| JPS61129964A (en) * | 1984-11-29 | 1986-06-17 | Fuji Photo Film Co Ltd | Output circuit of charge transfer device |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003051989A (en) * | 2001-08-07 | 2003-02-21 | Canon Inc | Photoelectric converter, solid-state image pickup device and system |
| JP4557469B2 (en) * | 2001-08-07 | 2010-10-06 | キヤノン株式会社 | Photoelectric conversion device and solid-state imaging system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6829007B1 (en) | Digital scheme for noise filtering of optical black and offset correction in CCD signal processing | |
| JP4649155B2 (en) | Imaging apparatus and imaging method | |
| JPH06237471A (en) | Improved analog signal processor for electronic-picture forming system | |
| JPS58156272A (en) | Smear compensating circuit | |
| KR100222504B1 (en) | Sample hold circuit for ccd image sensor | |
| JP3831460B2 (en) | Correlated double sampling device | |
| US5471244A (en) | Automatic dark level zeroing for an analog video signal | |
| US4731652A (en) | Shading correction signal generating device for a television camera apparatus | |
| JPH01114174A (en) | Output circuit for solid-state image pickup device | |
| JPH04238473A (en) | Picture signal processing circuit | |
| JP3064703B2 (en) | Sample hold circuit | |
| JPH05316338A (en) | Sample-and-hold circuit | |
| JP3117740B2 (en) | Clamp circuit for electronic endoscope device | |
| JPH08131401A (en) | Electronic endoscope device | |
| JPH04258093A (en) | Video signal processing circuit | |
| JP2875431B2 (en) | Noise reduction circuit | |
| JP2734971B2 (en) | Signal processing circuit of charge-coupled device | |
| JPH0614260A (en) | Video signal processing circuit | |
| JP2784782B2 (en) | CCD output circuit | |
| JP3074887B2 (en) | Solid-state imaging device | |
| JPH0486072A (en) | Video signal processing circuit | |
| JPH04360473A (en) | Correlation duplicate sampling circuit | |
| JPS61208385A (en) | Analog-digital converting device for video signal | |
| JPH0622226A (en) | Defect correction device for solid-state imge pickup element | |
| JPH0846824A (en) | Video signal processor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19971021 |