JPH04237237A - Fault monitor method for self-routing switch - Google Patents
Fault monitor method for self-routing switchInfo
- Publication number
- JPH04237237A JPH04237237A JP3020445A JP2044591A JPH04237237A JP H04237237 A JPH04237237 A JP H04237237A JP 3020445 A JP3020445 A JP 3020445A JP 2044591 A JP2044591 A JP 2044591A JP H04237237 A JPH04237237 A JP H04237237A
- Authority
- JP
- Japan
- Prior art keywords
- routing
- bit
- routing bit
- switch
- output port
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 18
- 238000012544 monitoring process Methods 0.000 claims description 6
- 238000012360 testing method Methods 0.000 abstract description 16
- 238000001514 detection method Methods 0.000 abstract description 7
- 238000006243 chemical reaction Methods 0.000 abstract description 2
- 238000007689 inspection Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 238000003780 insertion Methods 0.000 description 2
- 230000037431 insertion Effects 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
- Debugging And Monitoring (AREA)
- Computer And Data Communications (AREA)
Abstract
Description
【0001】0001
【産業上の利用分野】本発明は、交換機、特に非同期転
送モード(ATM)交換機の主情報交換スイッチやマル
チプロセッサ型計算機のプロセッサ間結合機構において
使用される、いわゆる自己ルーチングスイッチ、すなわ
ちスイッチングしようとする主情報内に出力ポートを指
示するルーチングビットを付加し、該ルーチングビット
によりスイッチ内の経路制御を行うスイッチの動作正常
性を監視し、障害の発生を検知する方法に関するもので
ある。FIELD OF INDUSTRIAL APPLICATION The present invention relates to a so-called self-routing switch, which is used in a main information exchange switch of an exchange, particularly an asynchronous transfer mode (ATM) exchange, or a coupling mechanism between processors of a multiprocessor type computer. The present invention relates to a method of adding a routing bit indicating an output port to the main information of a switch, and using the routing bit to monitor the normal operation of a switch that controls a route within the switch, and to detect the occurrence of a failure.
【0002】なお、交換機の場合は現在のところ自己ル
ーチングスイッチの適用が研究されているのはATM交
換機が主であるが、本発明は回線交換モード(STM)
交換機に自己ルーチングスイッチが適用された場合にも
そのまま使用できる。[0002] In the case of exchanges, the application of self-routing switches is currently being researched mainly for ATM exchanges, but the present invention applies to circuit switching mode (STM).
It can be used as is even if a self-routing switch is applied to the exchange.
【0003】0003
【従来の技術】自己ルーチングスイッチ自体が研究段階
にあるため、障害監視法の従来技術例も乏しいが、AT
M交換機におけるよく知られた自明な方法としては、図
4のように定期的に試験セルを通過させ正常に到着する
ことを確認する方法がある。[Prior Art] Since the self-routing switch itself is still in the research stage, there are few prior art examples of fault monitoring methods.
A well-known and obvious method in the M exchange is to periodically pass a test cell to confirm that it has arrived normally, as shown in FIG.
【0004】試験セルを用いる方法は、ルーチングビッ
ト自体に誤りを生じており、ルーチングビットと出力ポ
ートの対応は正しくなっているような故障内容でも故障
検出が可能である。[0004] In the method using a test cell, it is possible to detect a fault even in a case where an error occurs in the routing bit itself and the correspondence between the routing bit and the output port is correct.
【0005】しかし、試験セルのみが検査対象となるた
め何千セルに1回といった間欠的な故障が確実には検出
できない。試験セル発生回路(GEN)、入出力ポート
毎の試験セル挿入回路(INST)および試験セル分岐
回路(DROP)といった付加ハードウェアが必要でコ
スト増となるといった欠点がある。However, since only test cells are inspected, intermittent failures, such as once every several thousand cells, cannot be reliably detected. There is a drawback that additional hardware such as a test cell generation circuit (GEN), a test cell insertion circuit (INST) for each input/output port, and a test cell branching circuit (DROP) is required, resulting in increased cost.
【0006】ルーチングビットの誤りのようなビット誤
りの検出方法で付加ハードウェアが少なくて済む方法と
しては、サイクリックリダンダンシーコード(CRC)
を用いる方法が一般的であるが、これのみではルーチン
グビットが正常でありながらスイッチ内部の誤動作によ
って情報が誤った出力ポートに伝達されるような障害は
検出できない。A method for detecting bit errors such as routing bit errors that requires less additional hardware is a cyclic redundancy code (CRC).
However, this method alone cannot detect failures in which information is transmitted to the wrong output port due to a malfunction inside the switch even though the routing bit is normal.
【0007】[0007]
【発明が解決しようとする課題】本発明は、従来の試験
セルによる方法に併用することで、上記のような従来の
方法における間欠的な障害を確実には検出できないとい
う問題点を解決する。SUMMARY OF THE INVENTION The present invention, when used in combination with the conventional test cell method, solves the problem that intermittent failures cannot be reliably detected in the conventional method as described above.
【0008】また、ルーチングビットの誤り検出には試
験セルを用いず、そのかわりにCRCを使用し、本発明
と組み合わせることにより試験セルの発生,挿入,分岐
の付加ハードウェアによりコスト増となるという問題点
も解決する。[0008] Furthermore, by not using test cells to detect errors in routing bits and using CRC instead, when combined with the present invention, additional hardware for generating, inserting, and branching test cells increases costs. It also solves problems.
【0009】[0009]
【課題を解決するための手段】本発明は上記従来技術の
問題点を解決するため、スイッチングされる情報内に、
出力ポートを指示する付加情報のルーチングビットを加
え、該付加情報のルーチングビットを加えた情報が入力
したスイッチ内においては該ルーチングビットによって
情報の伝搬経路を制御する自己ルーチングスイッチの障
害監視方法において、スイッチの各出力ポートまたは該
出力ポートにつながる後段の回路の出力側で出力した情
報に付加してあるルーチングビットが前記出力ポートを
指示するルーチングビットに一致するかどうかを比較検
査することを特徴とする。[Means for Solving the Problems] In order to solve the above-mentioned problems of the prior art, the present invention includes the following information in the information to be switched:
A fault monitoring method for a self-routing switch, in which a routing bit of additional information indicating an output port is added, and a propagation path of information is controlled by the routing bit in a switch into which information including the routing bit of the additional information is input, It is characterized by comparing and inspecting whether a routing bit added to information output from each output port of the switch or the output side of a subsequent circuit connected to the output port matches a routing bit indicating the output port. do.
【0010】本発明は、図1の基本的な実現手段構成に
示すように自己ルーチングスイッチ(SRSW)の各出
力ポートに設けられたルーチングビット検査回路(CH
K)によって実現される。あるいは、次段以降のいくつ
かの回路においてもルーチングビットが保存される場合
には、図2に示すように、いくつかのルーチングビット
を透過する外部回路の後段にルーチングビット検査回路
(CHK)を置くことも可能である。The present invention has a routing bit check circuit (CH) provided at each output port of a self-routing switch (SRSW) as shown in the basic implementation means configuration in FIG.
K). Alternatively, if the routing bits are saved in some circuits after the next stage, as shown in Figure 2, a routing bit check circuit (CHK) is installed after the external circuit that passes through some of the routing bits. It is also possible to place
【0011】[0011]
【作用】自己ルーチングスイッチでは、各出力ポートを
固有に示すルーチングビットの値があらかじめ割り当て
られている。主情報は前段の装置で目的の出力ポートを
示すルーチングビットを付加され、自己ルーチングスイ
ッチに入力される。[Operation] In the self-routing switch, a value of a routing bit uniquely indicating each output port is assigned in advance. The main information is added with a routing bit indicating the target output port by the preceding device, and is input to the self-routing switch.
【0012】自己ルーチングスイッチが正常に動作した
場合には、出力ポートに現れる主情報に付加されている
ルーチングビットは出力ポートを示す正常な値をとるの
で、ルーチングビット検査回路で正常と判定される。When the self-routing switch operates normally, the routing bit added to the main information appearing at the output port takes a normal value indicating the output port, and therefore is determined to be normal by the routing bit inspection circuit. .
【0013】自己ルーチングスイッチが障害を起こした
場合には、障害の内容によって動作が異なるが、1重障
害としては、[0013] When a failure occurs in a self-routing switch, the operation differs depending on the nature of the failure, but in the case of a single failure,
【0014】(1)主情報にビット誤りが起こった場合
(1) When a bit error occurs in the main information
【0015】(2)ルーチングビット自体に誤りを起こ
し、誤ったルーチングビットに基づいて経路制御が行わ
れた場合(2) When an error occurs in the routing bit itself and route control is performed based on the incorrect routing bit.
【0016】(3)ルーチングビットは誤っておらず、
スイッチの経路制御に誤動作が起こっている場合(3) The routing bit is not incorrect;
If a malfunction occurs in the switch route control
【00
17】に大別できる。2重以上の障害はこれらの組み合
わせである。以下、1重障害に絞って作用の説明を行う
。00
17]. Dual or more disorders are combinations of these. The effects will be explained below, focusing on a single disorder.
【0018】場合(1)の検出は本発明の対象外で、別
途パリティチェックやCRCにより検出することになる
。Detection in case (1) is outside the scope of the present invention and must be detected separately using a parity check or CRC.
【0019】場合(2)では、主情報が本来の目的と違
う出力ポートに到達するが、ルーチングビットは誤って
出力された出力ポートを指すものになっているためルー
チングビット検査回路においては見かけ上正常と判定さ
れ、したがって障害検出の上では場合(1)と同一の故
障であって本発明の対象外である。In case (2), the main information reaches an output port different from its original purpose, but since the routing bit points to the output port that was erroneously output, the routing bit inspection circuit apparently This is determined to be normal, and therefore, in terms of fault detection, it is the same fault as case (1) and is not covered by the present invention.
【0020】場合(3)が本発明の検出対象とする故障
で、本来の目的と違う出力ポートに到達した主情報に付
加されたルーチングビットは、出力ポートを指す固有の
ルーチングビットとは一致しないのでルーチングビット
検査回路に置いて矛盾が検出される。Case (3) is a failure targeted for detection by the present invention, and the routing bit added to the main information that has reached an output port other than its original purpose does not match the specific routing bit pointing to the output port. Therefore, inconsistencies are detected in the routing bit check circuit.
【0021】[0021]
【実施例】ATM交換機における本発明の実施例を図3
に基づいて説明する。[Example] Fig. 3 shows an example of the present invention in an ATM switch.
The explanation will be based on.
【0022】ATM交換機においては、スイッチの前段
にテーブルメモリを用いたヘッダ変換回路が設けられ、
ここでセルヘッダの書換を行うと同時にルーチングビッ
トの付加が行われるのが一般的である。[0022] In an ATM switch, a header conversion circuit using a table memory is provided before the switch.
Generally, a routing bit is added at the same time as the cell header is rewritten.
【0023】ルーチングビットの付加方法としては、例
えば図3下部囲い中に示すように、ヘッダ交換回路CN
V〜自己ルーチングスイッチSRSW間(■)および自
己ルーチングスイッチSRSW内部では、セルフォーマ
ットをセル入力線(■)の前におけるセルフォーマット
から付加領域(RB)を設けた形式に変換し、付加領域
(RB)内にルーチングビットを書き込む方法が良く用
いられる。この場合、到着セルのヘッダを構成するビッ
ト列をアドレス値として後段におけるヘッダとルーチン
グビットをテーブルメモリ(TBL)から読み、その値
を新しいセルヘッダおよび付加ビット領域の値とする。
ルーチングビット保護にCRC等を用いる場合にはこれ
も付加ビットに含む。As a method of adding the routing bit, for example, as shown in the lower box of FIG.
Between V and self-routing switch SRSW (■) and inside self-routing switch SRSW, the cell format is converted from the cell format in front of the cell input line (■) to a format with an additional area (RB). ) is often used. In this case, the header and routing bits in the subsequent stage are read from the table memory (TBL) using the bit string constituting the header of the arriving cell as an address value, and the values are used as the values of the new cell header and additional bit area. If CRC or the like is used to protect the routing bits, this is also included in the additional bits.
【0024】ルーチングビット付加の方法としては以上
の方法の他に、セルフォーマットは■においても■と同
じままとし、主情報バスと平行に設ける別線によって付
加領域相当の情報を伝達する方法もあるが、この場合に
もルーチングビット検査回路への引き込み結線が上記別
線からとなるだけで本質的な差異はないので本発明は支
障なく適用でき本発明の態様に含まれる。[0024] In addition to the method described above, as a method for adding routing bits, there is also a method in which the cell format remains the same in (2) as in (3), and information corresponding to the additional area is transmitted by a separate line provided parallel to the main information bus. However, even in this case, there is no essential difference since the lead-in connection to the routing bit inspection circuit is just from the above-mentioned separate line, so the present invention can be applied without any problem and is included in the aspect of the present invention.
【0025】自己ルーチングスイッチは小規模の単位ス
イッチを何段か用いる形態が一般的であり、各段では単
位スイッチ規模に応じルーチングビットの特定部分に制
御されて経路振り分けを行う。例えば図3のように単位
スイッチ(UNITSW)が2×2の2段構成で、第一
段では上位ビットが0なら上半分の出力ポートへ、1な
ら下半分の出力ポートへという経路振り分けを行い第2
段では下位ビットに従って半分のうちの上下に振り分け
る場合には、4つの出力ポートを指す正しいルーチング
ビットは上から00,01,10,11となる。このと
き最も上の出力ポートのルーチングビット検査回路(C
HK)は出力セルのルーチングビットと00を比較する
ことになる。The self-routing switch generally uses several stages of small-scale unit switches, and each stage distributes routes under the control of a specific part of the routing bit according to the scale of the unit switch. For example, as shown in Figure 3, the unit switch (UNITSW) has a 2x2 two-stage configuration, and the first stage distributes the route so that if the upper bit is 0, it goes to the upper half output port, and if it is 1, it goes to the lower half output port. Second
If the stages are divided into upper and lower halves according to the lower bits, the correct routing bits pointing to the four output ports are 00, 01, 10, and 11 from the top. At this time, the routing bit check circuit (C
HK) will compare the routing bit of the output cell with 00.
【0026】故障時の動作は例えば以下のようになる。
ここで、仮に第一段に故障が起こりルーチングビットの
上位が1のときに上半分の出力ポートへ振り分けられて
しまうようになったとすると、ルーチングビットが10
であるセルが最も上の出力ポートに到達する。このとき
ルーチングビット検査回路(CHK)では10と00の
不一致から障害が検出できる。[0026] For example, the operation at the time of failure is as follows. Here, if a failure occurs in the first stage and the upper half of the routing bit is 1, it will be distributed to the upper half output port, then the routing bit will be 10.
reaches the topmost output port. At this time, the routing bit check circuit (CHK) can detect a failure from the mismatch between 10 and 00.
【0027】[0027]
【発明の効果】以上述べたように本発明は、従来の試験
セルを用いる障害検出法に比べ、自己ルーチングスイッ
チにおける全ての経路制御動作を障害監視の対象とする
ため間欠故障をも検出できるという利点を有する。[Effects of the Invention] As described above, compared to the conventional fault detection method using test cells, the present invention makes it possible to detect even intermittent faults because all route control operations in self-routing switches are subject to fault monitoring. has advantages.
【0028】さらに、ビット誤りについてCRC等によ
る保護を行う方法と組み合わせることにより、試験セル
による障害検出を省略できるため低コストで装置が構成
可能となる利点も有する。Furthermore, by combining this method with a method of protecting against bit errors using CRC or the like, it is possible to omit failure detection using test cells, which has the advantage that the device can be configured at low cost.
【図1】本発明の基本的な実現手段の構成を示す図であ
る。FIG. 1 is a diagram showing the configuration of basic implementation means of the present invention.
【図2】本発明の他の実現手段の構成を示す図である。FIG. 2 is a diagram showing the configuration of another implementation means of the present invention.
【図3】本発明の一実施例の構成を示す図である。FIG. 3 is a diagram showing the configuration of an embodiment of the present invention.
【図4】従来の試験セルを用いる自己ルーチングスイッ
チの障害監視方法を説明する図である。FIG. 4 is a diagram illustrating a fault monitoring method for a self-routing switch using a conventional test cell.
SRSW 自己ルーチングスイッチ
INST セル挿入回路
DROP セル分岐回路
GEN 試験セル発生回路
MON 試験セル検査回路
CHK ルーチングビット検査回路
TBL テーブルメモリ
CNV ヘッダ書換およびルーチングビット付加を行
う回路
UNITSW 2入力2出力の単位スイッチRB
付加領域、( )内は比較の相手となる正しいルーチ
ングビット値SRSW Self-routing switch INST Cell insertion circuit DROP Cell branching circuit GEN Test cell generation circuit MON Test cell inspection circuit CHK Routing bit inspection circuit TBL Table memory CNV Header rewriting and routing bit addition circuit UNITSW 2-input 2-output unit switch RB
Additional area, inside parentheses is the correct routing bit value to be compared
Claims (1)
ートを指示する付加情報のルーチングビットを加え、該
付加情報のルーチングビットを加えた情報が入力したス
イッチ内においては該ルーチングビットによって情報の
伝搬経路を制御する自己ルーチングスイッチの障害監視
方法において、スイッチの各出力ポートまたは該出力ポ
ートにつながる後段の回路の出力側で出力した情報に付
加してあるルーチングビットが前記出力ポートを指示す
るルーチングビットに一致するかどうかを比較検査する
ことを特徴とする自己ルーチングスイッチの障害監視方
法。Claim 1: A routing bit of additional information indicating an output port is added to the information to be switched, and within the switch into which the information added with the routing bit of the additional information is input, the routing bit determines the propagation path of the information. In a fault monitoring method for a self-routing switch that controls A fault monitoring method for a self-routing switch characterized by comparing and checking whether they match.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3020445A JPH04237237A (en) | 1991-01-21 | 1991-01-21 | Fault monitor method for self-routing switch |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3020445A JPH04237237A (en) | 1991-01-21 | 1991-01-21 | Fault monitor method for self-routing switch |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04237237A true JPH04237237A (en) | 1992-08-25 |
Family
ID=12027253
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3020445A Pending JPH04237237A (en) | 1991-01-21 | 1991-01-21 | Fault monitor method for self-routing switch |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04237237A (en) |
-
1991
- 1991-01-21 JP JP3020445A patent/JPH04237237A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4245344A (en) | Processing system with dual buses | |
KR20060101151A (en) | Dual storage apparatus and control method for the dual storage apparatus | |
US4236247A (en) | Apparatus for correcting multiple errors in data words read from a memory | |
JP2001256203A (en) | Redundant crossbar switch system | |
JPS6235704B2 (en) | ||
JPH04237237A (en) | Fault monitor method for self-routing switch | |
JPH0442691B2 (en) | ||
JPS6011952A (en) | Semiconductor memory device with error correcting means | |
JPH10143445A (en) | Satellite line connector | |
JPH10262098A (en) | Line protection system | |
SU1751820A1 (en) | Redundant memory device with data correction | |
JPH0198034A (en) | Multiplex redundant system circuit | |
JPH04365156A (en) | Data transmission error detection circuit | |
JPS5857843A (en) | Check system for data line exchange | |
JPS61134846A (en) | Electronic computer system | |
JPS58169253A (en) | Error detection system | |
JPH01277951A (en) | Data transfer equipment | |
JPH0667911A (en) | Microprocessor device | |
JPS5854698B2 (en) | Fault detection method | |
JPH04120938A (en) | Self diagnostic circuit for address control memory | |
JPH04170657A (en) | Transmission line control device | |
JPS63231554A (en) | Memory device | |
JPS63311550A (en) | Memory checking system | |
JPH04302333A (en) | Data processor | |
JPH02228748A (en) | Data transfer system |