JPH02228748A - Data transfer system - Google Patents

Abstract

PURPOSE:To exactly point out a fault spot when an error is generated in transfer data by checking the reading data of a buffer provided in a data transmitter and sending a checked result to a data receiver together with the transfer data. CONSTITUTION:An error detection circuit 14 checks the error to the respective transfer data read from a data buffer area 11, which is operated regardless of a clock (a,) and sends error information 903 to a data receiver 2 when the error is detected. An error reception circuit 24 sets the error information 903 of transfer data 904 sent from the error detection circuit 14 in an internal part at the same timing with the transfer data 904 according to a clock (b.) When the error is generated, the generation of the error is informed of a diagnostic device. Namely, when the error information 903 show '1', information 202 are sent to the diagnostic device and it is registered that a data buffer 11 has the fault. Then, the exchange of the relevant part is instructed. Thus, concerning the transfer data, the cause of the error can be pointed out more exactly.

Description

【発明の詳細な説明】 皮丘上１ 本発明はデータ転送システムに関し、特に転送データの
エラー検出に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a data transfer system, and more particularly to error detection in transferred data.

良惠韮韮 −ａに、互いに非同期のクロックによって動作する装置
間でデータ転送を高速かつ大量に行おうとする場合には
、周知のインタロック方式で１データずつ転送を行って
いたのでは高速化が不可能なため、以下のようなデータ
転送を行っていた。When trying to transfer a large amount of data at high speed between devices that operate using clocks that are asynchronous to each other, it is difficult to transfer data one by one using the well-known interlock method. Since this was not possible, the following data transfer was performed.

まず、データを送出しようとする装置側に複数個の転送
データが格納でき、書込み指示及び書込アドレスが送出
装置のクロックに同期して与えられ、読出しアドレスは
データを受信する装置から受信側のクロックに同期して
与えられるバッファを設ける。First, multiple pieces of transfer data can be stored in the device that is sending the data, a write instruction and write address are given in synchronization with the clock of the sending device, and a read address is sent from the device receiving the data to the receiving device. Provide a buffer that is provided in synchronization with the clock.

次に、転送するデータはデータの誤り（エラー）を検出
するためのパリティビットを付加して一旦バヅファに書
込んでおく、そして、送出装置からデータ転送要求を出
した後に、受信装置がバッファに読出しアドレスを与え
、パリティビットと共に転送データを読出して受信装置
内のレジスタにセットしていた。さらに、その後、レジ
スタに格納された転送データに対し、そのパリティビッ
トを用いて誤りのチエツクを行っていた。Next, the data to be transferred is temporarily written to the buffer with a parity bit added to detect errors in the data, and after the sending device issues a data transfer request, the receiving device writes the data to the buffer. A read address was given, the transfer data was read out along with the parity bit, and the data was set in a register within the receiving device. Furthermore, the parity bit is used to check for errors in the transferred data stored in the register.

つまり、上述した転送データのエラー検出方法は、受信
装置内のレジスタに一旦転送データがセットされた後に
転送データのエラーチエツクを行うというものであった
。In other words, the above-described method for detecting errors in transfer data involves checking the transfer data for errors after the transfer data is once set in a register within the receiving device.

しかし、かかるエラー検出方法ではエラーが検出された
場合にそのエラーの原因が送出装置内のバヅファにある
のか、受信装置内のレジスタにあるのか、または送出装
置と受信装置とのインタフェース上にあるかの判断が困
難なために、エラーの原因となる箇所の究明に多大な時
間を要するという欠点があった。However, in such error detection methods, when an error is detected, it is difficult to determine whether the cause of the error is in the buffer in the sending device, in the register in the receiving device, or on the interface between the sending device and the receiving device. Since it is difficult to determine the error, it takes a lot of time to find the cause of the error.

１肌立亘ヱ 本発明の目的は、転送データについてのエラーの原因を
より適確に指摘することができるデータ転送システムを
提供することである。1. Summary of the Invention An object of the present invention is to provide a data transfer system that can more accurately identify the cause of an error in transferred data.

九肌五１羞 本発明によるデータ転送システムは、転送すべきデータ
を複数格納する記憶手段を含むデータ送出装置と、前記
データを受信するデータ受信装置とからなるデータ転送
システムであって、前記データ退出装置に設けられ、前
記複数のデータ夫々のエラーの有無を検出するエラー検
出手段と、前記データ受信装置に設けられ、前記データ
及び該データに対する前記エラー検出手段の検出結果を
互いに対応させて受信する受信手段とを有することを特
徴とする。A data transfer system according to the present invention is a data transfer system comprising a data sending device including a storage means for storing a plurality of data to be transferred, and a data receiving device receiving the data. an error detection means provided in the exit device to detect the presence or absence of an error in each of the plurality of data; and an error detection means provided in the data reception device to receive the data and the detection results of the error detection means for the data in correspondence with each other. It is characterized by having a receiving means for.

Ｋ脛１ 以下、図面を用いて本発明の詳細な説明する。K shin 1 Hereinafter, the present invention will be explained in detail using the drawings.

第１図は本発明によるデータ転送システムの一実施例の
構成を示すブロック図である４図において、本発明の一
実施例によるデータ転送システムは、データ送出装置１
とデータ受信装置とから構成されている。なお、データ
送出装置１は内部のクロック発生器１０から送出される
クロックａに同期して動作し、データ受信装３！２は内
部のクロック発生器２０から送出されるクロックｂに同
期して動作するものである。FIG. 1 is a block diagram showing the configuration of an embodiment of a data transfer system according to the present invention. In FIG.
and a data receiving device. Note that the data sending device 1 operates in synchronization with a clock a sent from an internal clock generator 10, and the data receiving device 3!2 operates in synchronization with a clock b sent out from an internal clock generator 20. It is something to do.

データ送出装置１は、クロック発生器１ｏの他、データ
バッファ１１と、ライトアドレス回路１２と、データ送
出制御回路１３と、エラー検出回路１４とを含んで構成
されている。The data sending device 1 includes a clock generator 1o, a data buffer 11, a write address circuit 12, a data sending control circuit 13, and an error detection circuit 14.

データバッファ１１はパリティビットが付加された転送
データを２Ｎ個格納することができ、リードアドレスを
与えると、クロックａとは無関係に転送データの読出し
ができるものである。The data buffer 11 can store 2N pieces of transfer data to which parity bits have been added, and when a read address is given, the transfer data can be read out regardless of the clock a.

ライトアドレス回路１２はライトアドレスを作成し、デ
ータバッファ１１にライトアドレス１０４を与えるもの
である。The write address circuit 12 creates a write address and provides the write address 104 to the data buffer 11.

データ送出制御回路１３はデータ転送指示１００により
データバッファ１１に転送データ１０１の書込み指示１
０２を送り、またライトアドレス回路１２に動作指示１
０３を与え、さらにまたデータ受信装置２にデータ転送
要求９００を送出するものである。The data transmission control circuit 13 instructs 1 to write transfer data 101 to the data buffer 11 in response to a data transfer instruction 100.
02 and also sends operation instruction 1 to the write address circuit 12.
03 and further sends a data transfer request 900 to the data receiving device 2.

エラー検出回路１４はクロックａとは無関係に動作する
図示せぬゲート回路のみで構成されたデータバッファ１
１から読出される各転送データに対して同時に読出され
るパリティビットを使ってエラーのチエツクを行うとと
もにチエツクの結果、エラーが検出された場合にはデー
タ受信装置２にエラー報告９０３を送出するものである
。The error detection circuit 14 is a data buffer 1 consisting only of a gate circuit (not shown) that operates independently of the clock a.
A device that checks for errors using parity bits that are read simultaneously for each transfer data read from 1, and sends an error report 903 to the data receiving device 2 if an error is detected as a result of the check. It is.

また、データ受信装置２は、タロツク発生器２０の他、
データバッファ１１と、データ受信制御回路２１と、リ
ードアドレス回路２２と、エラー受信回路２４と、転送
データ受信レジスタ２５とを含んで構成されている。In addition to the tarok generator 20, the data receiving device 2 also includes a tarok generator 20,
It is configured to include a data buffer 11, a data reception control circuit 21, a read address circuit 22, an error reception circuit 24, and a transfer data reception register 25.

リードアドレス回路２２は、データバッファ１１へのリ
ードアドレスを作成し、データ送出装置１に送出するも
のである。The read address circuit 22 creates a read address for the data buffer 11 and sends it to the data sending device 1.

データ受信制御回路２１はデータ送出装置１からのデー
タ転送要求９００に応答してリードアドレス回路２２に
動作指示２００を与えるものである。The data reception control circuit 21 provides an operation instruction 200 to the read address circuit 22 in response to a data transfer request 900 from the data transmission device 1.

転送データ受信レジスタ２５はデータバッファ１１から
読出した転送データ９０４がセットされるものである。The transfer data reception register 25 is set with transfer data 904 read from the data buffer 11.

エラー受信回路２４はエラー検出回路１４から送られる
転送データ９０４のエラー報告９０３をクロックｂによ
り転送データ９０４と同一タイミングでその内部にセッ
トし、エラーが発生した場合には診断装置に報告するも
のである。The error receiving circuit 24 internally sets an error report 903 of the transfer data 904 sent from the error detection circuit 14 at the same timing as the transfer data 904 using clock b, and reports it to the diagnostic device when an error occurs. be.

かかる構成からなるデータ転送システムにおいて、デー
タ送出装置１からデータ受信装置２への動作クロックの
異なる装置間でデータ転送を行う場合についてその動作
を説明する。In the data transfer system having such a configuration, the operation will be described when data is transferred between devices having different operating clocks from the data sending device 1 to the data receiving device 2.

データ送出装置１はデータ転送を行おうとするとき、デ
ータ送出制御回路１３に対してデータ転送指示１００を
入力する。するとデータ送出制御回路１３はライトアド
レス回路１２に動作指示１０３を与えることによりライ
トアドレス１０４を書込み指示１０２と同時にデータバ
ッファ１１に対して与える。When the data sending device 1 intends to transfer data, it inputs a data transfer instruction 100 to the data sending control circuit 13. Then, the data sending control circuit 13 supplies the write address 104 to the data buffer 11 at the same time as the write instruction 102 by giving an operation instruction 103 to the write address circuit 12 .

この場合、ライトアドレス１０４は０番地から順次加算
され、これにより、パリティピットが付加された転送デ
ータ１０１は順次データバッファ１１に格納される。In this case, the write address 104 is sequentially added starting from address 0, so that the transfer data 101 with parity pits added is sequentially stored in the data buffer 11.

転送データ１０１のデータバッファ１１への格納が終了
するとデータ送出ＩＴＪ御回路１３は装！２にデータ転
送要求９００を送出する。データ受信装置２はデータ受
信制御回路２１でデータ転送要求９００を受取ると、そ
れに応答してデータ送出装置１内のデータバッファ１１
に格納されている転送データ読出すために、リードアド
レス回路２２に動作指示２００を与える。すると、リー
ドアドレス回路２２はリードアドレス９０１をＯ番地か
ら順次加算してデータ送出装置１に送出する。When the storage of the transfer data 101 in the data buffer 11 is completed, the data sending ITJ control circuit 13 is loaded! 2, a data transfer request 900 is sent. When the data receiving device 2 receives the data transfer request 900 in the data receiving control circuit 21, the data buffer 11 in the data transmitting device 1 responds to the data transfer request 900.
An operation instruction 200 is given to the read address circuit 22 in order to read the transfer data stored in the . Then, the read address circuit 22 sequentially adds the read address 901 starting from address O and sends it to the data sending device 1.

データ退出装置１では、リードアドレス９０１を受取る
とデータバッファ１１に与え、パリティビットが付加さ
れた転送データをクロックａとは無関係に読出し転送デ
ータバス９０４によりデータ受信装置２に送出すると共
に、エラー検出回路１４に転送データとパリティビット
とを入力する。When the data exit device 1 receives the read address 901, it applies it to the data buffer 11, reads out the transfer data to which a parity bit has been added, and sends it to the data reception device 2 via the read transfer data bus 904, regardless of the clock a, and also detects an error. Transfer data and parity bits are input to the circuit 14.

このエラー検出回路１４はパリティピットを使って転送
データの正当性のチエツクを行い、バッファの故障によ
り転送データが不正な値を示している場合には、エラー
報告９０３を「１」にしてデータ受信装置２に送出する
。なお、転送データが正しい値ならエラー報告９０３は
ｒＱＪのままである。This error detection circuit 14 uses parity pits to check the validity of the transferred data, and if the transferred data shows an invalid value due to a buffer failure, it sets the error report 903 to "1" and receives the data. Send to device 2. Note that if the transfer data is a correct value, the error report 903 remains rQJ.

データ受信装置２ではデータバッファ１１から読出され
た転送データを転送データ受信レジスタ２５内にセット
すると同時に、エラー検出回路１４からのエラー報告９
０３の値をエラー受信口Ｆ＃１２４内にセットする。そ
して、エラー受信回路２４はエラー報告９０３がｒ□、
を示したならば転送データは正常であると判断して転送
されたデータを他のブロックに送出すると共に次のデー
タ転送動作を行う。In the data receiving device 2, the transfer data read from the data buffer 11 is set in the transfer data receiving register 25, and at the same time, an error report 9 is sent from the error detection circuit 14.
A value of 03 is set in the error reception port F#124. Then, the error receiving circuit 24 receives the error report 903 as r□,
If , it is determined that the transferred data is normal, and the transferred data is sent to another block, and the next data transfer operation is performed.

一方、エラー報告９０３．が「１」を示した場合には図
示せぬ診断装置にエラーが発生した旨の報告２０２を送
出する。すると、その診断装置はデータバッファ１１が
故障したことを登録し、該当部品の交換を指示する。On the other hand, error report 903. If it shows "1", a report 202 indicating that an error has occurred is sent to a diagnostic device (not shown). Then, the diagnostic device registers that the data buffer 11 has failed and instructs replacement of the corresponding part.

つまり、本実施例では転送する前にデータのチエツクを
行い、その後、受信側のクロックに同期させてデータと
共にそのチエツクの結果を転送することにより、データ
バッファ１１における故障を指摘できるのである。That is, in this embodiment, a failure in the data buffer 11 can be pointed out by checking the data before transferring it and then transmitting the result of the check together with the data in synchronization with the clock on the receiving side.

また、エラー検出回路を転送データ受信レジスタ２５の
後段に追加すれば、出力２０３のチエツクをすることが
でき、これにより転送データ受信レジスタ２５の異常を
検出できることは明白である。Furthermore, it is obvious that if an error detection circuit is added after the transfer data receiving register 25, the output 203 can be checked, and thereby an abnormality in the transfer data receiving register 25 can be detected.

さらにまた、転送データ受信レジスタ２５と並列にエラ
ー検出回路を設ければ、インタフェースの異常を検出で
きることも明白である。Furthermore, it is clear that if an error detection circuit is provided in parallel with the transfer data reception register 25, an abnormality in the interface can be detected.

なお、本実施例においては受信側のクロックに同期させ
、タイミングをあわせて転送を行うことにより、データ
とそのデータのエラーチエツクの結果とを対応させてい
るが、その方式に限らず、データとそのチエツクの結果
とを対応させれば、異常の箇所を検出できるのである０
例えば、チエツクの結果に各データ別の識別子を付加し
ておけばデータとの対応がとれる。また、データに比ベ
チェックの結果が一定りロック分遅れて転送される場合
でもその遅延クロック分を差引けばやはり両者の対応は
とれるのである。Note that in this embodiment, the data is synchronized with the clock on the receiving side and transferred at the same timing, thereby making the data correspond to the error check result of the data. By matching the results of that check, the location of the abnormality can be detected.
For example, if an identifier for each data is added to the check result, correspondence with the data can be established. Furthermore, even if the data comparison check results are transferred with a certain lock delay, the correspondence between the two can still be achieved by subtracting the delay clock.

１肌立遵１ 以上説明したように本発明は、データ送出装置内のバッ
ファの続出しデータのチエツクをデータ送出装置内で行
い、その結果を転送データと共にデータ受信装置に送出
することにより、バッファが故障して転送データに誤り
が生じた場合には診断装置が故障箇所の指摘を適確に行
うことができるという効果がある。1. Basics 1. As explained above, the present invention checks the successive data in the buffer in the data transmitting device, and sends the result to the data receiving device together with the transferred data. This has the advantage that when a failure occurs and an error occurs in the transferred data, the diagnostic device can accurately point out the location of the failure.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図は本発明の実施例によるデータ転送システムの構
成を示すブロック図である。 主要部分の符号の説明 １１・・・・・・データバッファ １４・・・・・・エラー検出回路 ２４・・・・・・エラー受信回路FIG. 1 is a block diagram showing the configuration of a data transfer system according to an embodiment of the present invention. Explanation of symbols of main parts 11... Data buffer 14... Error detection circuit 24... Error receiving circuit

Claims (1)

【特許請求の範囲】[Claims] （１）転送すべきデータを複数格納する記憶手段を含む
データ送出装置と、前記データを受信するデータ受信装
置とからなるデータ転送システムであつて、前記データ
送出装置に設けられ、前記複数のデータ夫々のエラーの
有無を検出するエラー検出手段と、前記データ受信装置
に設けられ、前記データ及び該データに対する前記エラ
ー検出手段の検出結果を互いに対応させて受信する受信
手段とを有することを特徴とするデータ転送システム。(1) A data transfer system comprising a data transmitting device including a storage means for storing a plurality of data to be transferred, and a data receiving device receiving the data, the data transmitting device being provided with It is characterized by comprising an error detecting means for detecting the presence or absence of each error, and a receiving means provided in the data receiving device and receiving the data and the detection result of the error detecting means for the data in correspondence with each other. data transfer system.