JPH0423519A - バイポーラ信号の復号回路 - Google Patents
バイポーラ信号の復号回路Info
- Publication number
- JPH0423519A JPH0423519A JP12852890A JP12852890A JPH0423519A JP H0423519 A JPH0423519 A JP H0423519A JP 12852890 A JP12852890 A JP 12852890A JP 12852890 A JP12852890 A JP 12852890A JP H0423519 A JPH0423519 A JP H0423519A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- bipolar
- output
- law
- error
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims description 16
- 238000012544 monitoring process Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 8
- 102100038026 DNA fragmentation factor subunit alpha Human genes 0.000 description 1
- 101000950906 Homo sapiens DNA fragmentation factor subunit alpha Proteins 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012966 insertion method Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Error Detection And Correction (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
4回以上“0″が連続する場合に、“l”を挿入して4
連続“0”を禁止したバイポーラ信号の復号回路に関し
、 前記復号回路における復号の際に、エラー信号による原
データが消去される事の防止を目的とし、エラー信号を
含む4連続“0”禁止信号を入力して、エラー信号を除
去した4連続゛0”信号に復号するものにおいて、前記
エラー信号を含む4連続” o ”禁止信号の正極側信
号と負極側信号を保持する入力信号保持手段と、該入力
信号保持手段の出力から、バイポーラ則信号、バイポー
ラ則違反の正極側信号と負極側信号、及び前記バイポー
ラ則信号の極性表示信号を出力するバイポーラ則識別手
段と、前記バイポーラ則信号をシフ1−することにより
、該バイポーラ則信号が”Boo”パターンであるか否
かを監視する信号シフ1〜手段と、前記のバイポーラ則
違反の正極側信号と負極側信号および極性表示信号を入
力して、バイポーラ則違反の正極側信号と負極側信号と
の論理和出力、およびエラー信号を除去しかつ“BOO
”パターンの“B”の有無を”1”と“0”で表した極
性表示信号を出力するバイポーラ則違反信号検出手段と
、前記の信号シフト手段とバイポーラ則違反信号検出手
段の再出力から、4連続“0”信号を符号変換した“B
OOV”パターンを検出し、この付加された°゛B”信
号を消去する復号を行う符号復号手段と、前記の論理和
出力と符号復号手段の中間出力とから、エラー信号を検
出するエラー信号検出手段とを設け、エラー信号の有無
にかかわらず、データを消去することなく復号できるよ
うに構成される。
連続“0”を禁止したバイポーラ信号の復号回路に関し
、 前記復号回路における復号の際に、エラー信号による原
データが消去される事の防止を目的とし、エラー信号を
含む4連続“0”禁止信号を入力して、エラー信号を除
去した4連続゛0”信号に復号するものにおいて、前記
エラー信号を含む4連続” o ”禁止信号の正極側信
号と負極側信号を保持する入力信号保持手段と、該入力
信号保持手段の出力から、バイポーラ則信号、バイポー
ラ則違反の正極側信号と負極側信号、及び前記バイポー
ラ則信号の極性表示信号を出力するバイポーラ則識別手
段と、前記バイポーラ則信号をシフ1−することにより
、該バイポーラ則信号が”Boo”パターンであるか否
かを監視する信号シフ1〜手段と、前記のバイポーラ則
違反の正極側信号と負極側信号および極性表示信号を入
力して、バイポーラ則違反の正極側信号と負極側信号と
の論理和出力、およびエラー信号を除去しかつ“BOO
”パターンの“B”の有無を”1”と“0”で表した極
性表示信号を出力するバイポーラ則違反信号検出手段と
、前記の信号シフト手段とバイポーラ則違反信号検出手
段の再出力から、4連続“0”信号を符号変換した“B
OOV”パターンを検出し、この付加された°゛B”信
号を消去する復号を行う符号復号手段と、前記の論理和
出力と符号復号手段の中間出力とから、エラー信号を検
出するエラー信号検出手段とを設け、エラー信号の有無
にかかわらず、データを消去することなく復号できるよ
うに構成される。
[産業上の利用分野]
本発明は、4回以上“0°′が連続する場合に、特定の
パターンを挿入して4連続゛′0”を禁止するバイポー
ラ信号の復号回路に関する。
パターンを挿入して4連続゛′0”を禁止するバイポー
ラ信号の復号回路に関する。
映像などのアナログ信号を非ゼロ復帰の原バイポーラ信
号に変換し、かつ該原バイポーラ信号を部分した正極側
信号および負極側信号から4連続°“0”を検出し復号
する際、第6図の4連続“0”禁止符号の説明図に示す
ように、4連続“0′″である“’oooo“信号を特
定の信号パターンつまり“1001”又は“0001“
°に置き換えてを正極側信号或いは負極側信号に挿入す
る。この特定の信号パターンの挿入方法は、4連続“0
”禁止符号則にて定められており、”1001”を”B
OOV” 、また’0001°′をooov”と書く。
号に変換し、かつ該原バイポーラ信号を部分した正極側
信号および負極側信号から4連続°“0”を検出し復号
する際、第6図の4連続“0”禁止符号の説明図に示す
ように、4連続“0′″である“’oooo“信号を特
定の信号パターンつまり“1001”又は“0001“
°に置き換えてを正極側信号或いは負極側信号に挿入す
る。この特定の信号パターンの挿入方法は、4連続“0
”禁止符号則にて定められており、”1001”を”B
OOV” 、また’0001°′をooov”と書く。
この場合の“B″はバイポーラ則に従う“ド、また“V
”はバイポーラ則違反信号を意味する。
”はバイポーラ則違反信号を意味する。
第6図のA〜Dには、4通りの4連続“0”禁止符号の
挿入方法を示してあり、(a)、(d)、(噂、(j)
は正極側信号と負極側信号に部分される前の“1”と0
”をもつ原バイポーラ信号であり、また(b)、(e)
、(h)、(k)は正極側信号、(C)、げ)、(i)
、(りは負極側信号である。例えば第6図AのX領域の
ように、信号(a)が4連続“0″でありかつ4連続“
0″の直前の信号の“1”が正極側にある場合、負極側
の4連続“0”の部分に゛”BoOOVo”を挿入する
。また第6図AのYOU域のように、信号(a)が4連
続“0”でありかつ先に負極側に対し挿入した4連続“
0”禁止符号の°゛vo”と直前の信号“B1”が同極
性の場合は、正極側の4連続“0°′の部分に”B20
0V2”を挿入する。以下第6図B、C,Dについても
同様である。
挿入方法を示してあり、(a)、(d)、(噂、(j)
は正極側信号と負極側信号に部分される前の“1”と0
”をもつ原バイポーラ信号であり、また(b)、(e)
、(h)、(k)は正極側信号、(C)、げ)、(i)
、(りは負極側信号である。例えば第6図AのX領域の
ように、信号(a)が4連続“0″でありかつ4連続“
0″の直前の信号の“1”が正極側にある場合、負極側
の4連続“0”の部分に゛”BoOOVo”を挿入する
。また第6図AのYOU域のように、信号(a)が4連
続“0”でありかつ先に負極側に対し挿入した4連続“
0”禁止符号の°゛vo”と直前の信号“B1”が同極
性の場合は、正極側の4連続“0°′の部分に”B20
0V2”を挿入する。以下第6図B、C,Dについても
同様である。
第4図は従来の一実施例の回路構成を示す図であり、4
連続“0”禁止復号回路を示す。また第5図は従来の一
実施例の回路のタイムチャートである。第4図において
、31は第−Dフリップフロップ回路(以下第−DFF
と称す)、32は第二DFF、33は第−JKフリップ
フロップ回路(以下第−JKFFと称す)である。また
34〜36は選択回路を構成し、34と35は三信号論
理積演算の回路の第−ANDと第二AND、36は三信
号論理和演算の回路の第一〇8である。同様に37〜3
9は選択回路を構成し、37と38は第三ANDと第四
AND、39は第二ORである。なお40は第三DFF
、41は第四DFF、42は第五DFF、43は第六D
FF、44ば第七DFFである。更に45は三信号否定
論理積の回路のNAND、46は第五AND、47は第
七DFFである。また第5図において、(a)〜(0)
は第4図のそれぞれの位置の信号である。
連続“0”禁止復号回路を示す。また第5図は従来の一
実施例の回路のタイムチャートである。第4図において
、31は第−Dフリップフロップ回路(以下第−DFF
と称す)、32は第二DFF、33は第−JKフリップ
フロップ回路(以下第−JKFFと称す)である。また
34〜36は選択回路を構成し、34と35は三信号論
理積演算の回路の第−ANDと第二AND、36は三信
号論理和演算の回路の第一〇8である。同様に37〜3
9は選択回路を構成し、37と38は第三ANDと第四
AND、39は第二ORである。なお40は第三DFF
、41は第四DFF、42は第五DFF、43は第六D
FF、44ば第七DFFである。更に45は三信号否定
論理積の回路のNAND、46は第五AND、47は第
七DFFである。また第5図において、(a)〜(0)
は第4図のそれぞれの位置の信号である。
第5図において、信号(a)は非ゼロ復帰の原パイポー
ラ信号であり、1と0が1000011.010000
00001100011・・・・の順に並んだ信号であ
る。信号(a)を正極側信号と負極側信号に部分したの
が信号(C)と信号(d)テあり、信号(C)はl00
0V、O]000000B、0OV30100EO・・
・であり、また信号(d)は000001001000
V200001000010 − ・・テあり、かつ信
号(C)ニはクロック(b)のタイミング0にエラー信
号“E”が挿入されていると仮定する。該信号(C)ば
第−DFF31に入力し、また該信号(d)は第二DF
F32に入力し、それぞれがクロック(b)にて叩かれ
て1クロツクずつをシフI〜する動作を繰り返し、第5
図に示す非ゼロ復帰復号信号(0)を第五AND46よ
り送出するように動作する。
ラ信号であり、1と0が1000011.010000
00001100011・・・・の順に並んだ信号であ
る。信号(a)を正極側信号と負極側信号に部分したの
が信号(C)と信号(d)テあり、信号(C)はl00
0V、O]000000B、0OV30100EO・・
・であり、また信号(d)は000001001000
V200001000010 − ・・テあり、かつ信
号(C)ニはクロック(b)のタイミング0にエラー信
号“E”が挿入されていると仮定する。該信号(C)ば
第−DFF31に入力し、また該信号(d)は第二DF
F32に入力し、それぞれがクロック(b)にて叩かれ
て1クロツクずつをシフI〜する動作を繰り返し、第5
図に示す非ゼロ復帰復号信号(0)を第五AND46よ
り送出するように動作する。
先ず、信号(C)は第−DFF31においてクロック(
b)の■のタイミングで叩かれ、1クロツクシフトした
Q出力を第一0R36と第三AND37に加える。同様
に信号(d)も第二DFF32で叩かれ、1クロツクシ
フトしたQ出力を第二AND35と第四AND38に加
える。この第−DFF31と第二DFF32のQ出力は
、第−JKFF33から出力される互いに異極性のQ出
力および*Q比出力“1パであるか又は“0″であるか
のトグル状態によって、第−AND34→第一〇R36
または第二AND35→第−〇R36を通るのかの選択
、或いは第三AND37→第二〇R3第二九R39AN
D38→第二〇R39を通るのかの選択が行われる。例
えばクロック(b)のタイミング■で第一〇R36の出
力が“0′′であれば第−JKFF33からの信号(e
)は“1”かつ信号(f)は” o ”となり、この場
合における第一0R36の出力(g)は信号“B1”の
みとなり、また第二〇R39の出力(h)は信号“vI
9と“v2”と“v3′及びエラー信号“E”となる。
b)の■のタイミングで叩かれ、1クロツクシフトした
Q出力を第一0R36と第三AND37に加える。同様
に信号(d)も第二DFF32で叩かれ、1クロツクシ
フトしたQ出力を第二AND35と第四AND38に加
える。この第−DFF31と第二DFF32のQ出力は
、第−JKFF33から出力される互いに異極性のQ出
力および*Q比出力“1パであるか又は“0″であるか
のトグル状態によって、第−AND34→第一〇R36
または第二AND35→第−〇R36を通るのかの選択
、或いは第三AND37→第二〇R3第二九R39AN
D38→第二〇R39を通るのかの選択が行われる。例
えばクロック(b)のタイミング■で第一〇R36の出
力が“0′′であれば第−JKFF33からの信号(e
)は“1”かつ信号(f)は” o ”となり、この場
合における第一0R36の出力(g)は信号“B1”の
みとなり、また第二〇R39の出力(h)は信号“vI
9と“v2”と“v3′及びエラー信号“E”となる。
即ち該信号(C)と信号(d)の“B”、°“V”、“
E′′は、バイポーラ則信号((2)の“B”とバイポ
ーラ則違反信号(b)の“V′”、“E”の二つに分離
される。
E′′は、バイポーラ則信号((2)の“B”とバイポ
ーラ則違反信号(b)の“V′”、“E”の二つに分離
される。
次ぎに、第一0R36の出力(g)は、直列接続の第三
DFF40〜第六DFF43にてそれぞれ1クロツタず
つシフトしてゆき、第三DFF40からは信号(g)と
同極性のQ出力(i)、第四DFF41からは反転極性
の*Q比出力j)、第五DFF42からは反転極性の*
Q比出力j)を、また第六DFF43からばQ出力(り
を出力する。なお該信号(g)、(i)、(j)、(k
)、(Iりは、“B”のみを有したバイポーラ則信号に
なる。
DFF40〜第六DFF43にてそれぞれ1クロツタず
つシフトしてゆき、第三DFF40からは信号(g)と
同極性のQ出力(i)、第四DFF41からは反転極性
の*Q比出力j)、第五DFF42からは反転極性の*
Q比出力j)を、また第六DFF43からばQ出力(り
を出力する。なお該信号(g)、(i)、(j)、(k
)、(Iりは、“B”のみを有したバイポーラ則信号に
なる。
一方NAND45には、“v″ と“ビとを含む信号(
h)を第七DFF44にて1クロツクシフトし、得られ
たQ出力(m)と前記の信号(j)と(k)が加えられ
ている。なお第5図の信号(j)〜信号(m)に示すよ
うに、第七DFF44からの“V”と“E”の検出信号
(m)が出力される時に第四DFF41及び第五DFF
42からの*Q比出力j)と(k)は正極性信号の“1
”となるため、該NAND45によって“V”と“E”
の検出信号(m)が反転されて“0″ となる。従って
第五AND46の出力は、“B″及び“V″′と“E”
が消去されて“0”となる非ゼロ復帰復号信号(0)と
なる。
h)を第七DFF44にて1クロツクシフトし、得られ
たQ出力(m)と前記の信号(j)と(k)が加えられ
ている。なお第5図の信号(j)〜信号(m)に示すよ
うに、第七DFF44からの“V”と“E”の検出信号
(m)が出力される時に第四DFF41及び第五DFF
42からの*Q比出力j)と(k)は正極性信号の“1
”となるため、該NAND45によって“V”と“E”
の検出信号(m)が反転されて“0″ となる。従って
第五AND46の出力は、“B″及び“V″′と“E”
が消去されて“0”となる非ゼロ復帰復号信号(0)と
なる。
なお、第五AND46は信号(1)と信号(n)の論理
積をとって4連続“0”禁止符号則により挿入した“ν
”と“B″を消去する復号を行うが、同時にエラー信号
“E”によってクロック(b)のタイミング[相]の時
点におけるデータも消去するよう動作する。
積をとって4連続“0”禁止符号則により挿入した“ν
”と“B″を消去する復号を行うが、同時にエラー信号
“E”によってクロック(b)のタイミング[相]の時
点におけるデータも消去するよう動作する。
従って、4連続“O”禁止復号回路では、入力信号にエ
ラー信号”E”が混入してバイポーラパルス” B ”
と同じ極性の“BOOE”となった場合、該エラーパ
ルス“E”のために誤って正常な信号を消去する可能性
があるという問題がある。
ラー信号”E”が混入してバイポーラパルス” B ”
と同じ極性の“BOOE”となった場合、該エラーパ
ルス“E”のために誤って正常な信号を消去する可能性
があるという問題がある。
本発明は、復号回路における復号の際に、エラー信号に
よる原データが消去される事の防止を目的とする。
よる原データが消去される事の防止を目的とする。
本発明は、エラー信号を含む4連続“0”禁止信号を入
力して、エラー信号を除去した4連続“0”信号に復号
するものにおいて、上記エラー信号を含む4連続“0”
禁止信号の正極側信号と負極側信号を保持する入力信号
保持手段1と、該入力信号保持手段1の出力から、バイ
ポーラ則信号、バイポーラ則違反の正極側信号と負極側
信号、及び前記バイポーラ則信号の極性表示信号を出力
するバイポーラ則識別手段2と、前記バイポーラ則信号
をシフトすることにより、該バイポーラ則信号が“BO
O”パターンであるか否かを監視する信号シフト手段3
と、前記のバイポーラ則違反の正極側信号と負極側信号
および極性表示信号を入力して、バイポーラ則違反の正
極側信号と負極側信号との論理和出力、およびエラー信
号を除去しかつ“Boo”パターンの“B“′の有無を
“1”と“0”で表した極性表示信号を出力するバイポ
ーラ則違反信号検出手段4と、前記の信号シフト手段3
とバイポーラ則違反信号検出手段4の再出力から、4連
続“0”信号を符号変換した“BOOV”パターンを検
出し、この付加された“B”信号を消去する復号を行う
符号復号手段5と、前記の論理相出力と符号復号手段5
の中間出力とから、エラー信号を検出するエラー信号検
出手段6とを設け、エラー信号の有無にかかわらず、デ
ータを消去することなく復号できるように構成にする。
力して、エラー信号を除去した4連続“0”信号に復号
するものにおいて、上記エラー信号を含む4連続“0”
禁止信号の正極側信号と負極側信号を保持する入力信号
保持手段1と、該入力信号保持手段1の出力から、バイ
ポーラ則信号、バイポーラ則違反の正極側信号と負極側
信号、及び前記バイポーラ則信号の極性表示信号を出力
するバイポーラ則識別手段2と、前記バイポーラ則信号
をシフトすることにより、該バイポーラ則信号が“BO
O”パターンであるか否かを監視する信号シフト手段3
と、前記のバイポーラ則違反の正極側信号と負極側信号
および極性表示信号を入力して、バイポーラ則違反の正
極側信号と負極側信号との論理和出力、およびエラー信
号を除去しかつ“Boo”パターンの“B“′の有無を
“1”と“0”で表した極性表示信号を出力するバイポ
ーラ則違反信号検出手段4と、前記の信号シフト手段3
とバイポーラ則違反信号検出手段4の再出力から、4連
続“0”信号を符号変換した“BOOV”パターンを検
出し、この付加された“B”信号を消去する復号を行う
符号復号手段5と、前記の論理相出力と符号復号手段5
の中間出力とから、エラー信号を検出するエラー信号検
出手段6とを設け、エラー信号の有無にかかわらず、デ
ータを消去することなく復号できるように構成にする。
本発明では第1図に示す如く、入力信号保持子】
■
段1において保持した前記エラー信号を含む4連続“0
”禁止信号の正極側信号と負極側信号とをバイポーラ則
識別手段2に入力して、バイポーラ則信号とバイポーラ
則違反の正極側信号と負極側信号および前記バイポーラ
則信号の極性表示信号に分離して出力し、信号シフト手
段3に前記バイポーラ則信号をシフトしてバイポーラ則
信号が“BOO”パターンであるか否かを監視を行い、
またバイポーラ則違反信号検出手段4において、前記の
バイポーラ則違反の正極側信号と負極側信号および極性
表示信号からバイポーラ則信号の正極側信号と負極側信
号との論理和出力、およびエラー信号を除去しかつ“B
OO”パターンの“°B”′の有無を1”と“0″にて
表した極性表示信号を出力するようにしている。
”禁止信号の正極側信号と負極側信号とをバイポーラ則
識別手段2に入力して、バイポーラ則信号とバイポーラ
則違反の正極側信号と負極側信号および前記バイポーラ
則信号の極性表示信号に分離して出力し、信号シフト手
段3に前記バイポーラ則信号をシフトしてバイポーラ則
信号が“BOO”パターンであるか否かを監視を行い、
またバイポーラ則違反信号検出手段4において、前記の
バイポーラ則違反の正極側信号と負極側信号および極性
表示信号からバイポーラ則信号の正極側信号と負極側信
号との論理和出力、およびエラー信号を除去しかつ“B
OO”パターンの“°B”′の有無を1”と“0″にて
表した極性表示信号を出力するようにしている。
従って、符号復号手段5では前記信号シフト手段3とバ
イポーラ則違反信号検出手段4の再出力から、4連続“
0”信号を符号変換した“BOOV”パターンを検出し
該“B”のみを消去した復号を行うことが可能となり、
更にエラー信号検出手段6でば前記の論理和出力と符号
復号手段5の中間出力とから、エラー信号を検出するこ
とができる。
イポーラ則違反信号検出手段4の再出力から、4連続“
0”信号を符号変換した“BOOV”パターンを検出し
該“B”のみを消去した復号を行うことが可能となり、
更にエラー信号検出手段6でば前記の論理和出力と符号
復号手段5の中間出力とから、エラー信号を検出するこ
とができる。
〔実 施 例]
第2図は本発明の一実施例の回路構成を示す図であり、
4連続“0パ禁止復号回路を示す。また第3図は本発明
の一実施例の回路のタイムチャートである。第2図中、
11と12は入力信号保持手段1に対応の回路であり、
11は第−DFF、12は第二DFFである。13〜1
6はバイポーラ則識別手段2に対応の回路であり、13
はAND回路13a、13.b及びOR回路13cを有
する第一セレクタであり、14と15は第−ANDと第
二AND、16は第−JKFFである。17〜19は信
号シフト手段3に対応の回路であり、17は第三DFF
、18は第四DFF、19は第五DFFである。また2
0〜22はバイポーラ則違反信号検出手段4に対応の回
路であり、20は第一0R121は第二JKFF、22
はAND回路22a22b及びOR回路22cを有する
第二セレクタである。更に23と24は符号復号手段5
に対応の回路であり、23ばNAND、24は第三AN
Dであり、25はエラー信号検出手段6に対応の第四A
NDである。そして26は第六DFF、27ば3ビット
シフトレジスタ、28は第七DFFである。なお第3図
において、(a)〜(1)は第2図のそれぞれの位置で
の信号である。
4連続“0パ禁止復号回路を示す。また第3図は本発明
の一実施例の回路のタイムチャートである。第2図中、
11と12は入力信号保持手段1に対応の回路であり、
11は第−DFF、12は第二DFFである。13〜1
6はバイポーラ則識別手段2に対応の回路であり、13
はAND回路13a、13.b及びOR回路13cを有
する第一セレクタであり、14と15は第−ANDと第
二AND、16は第−JKFFである。17〜19は信
号シフト手段3に対応の回路であり、17は第三DFF
、18は第四DFF、19は第五DFFである。また2
0〜22はバイポーラ則違反信号検出手段4に対応の回
路であり、20は第一0R121は第二JKFF、22
はAND回路22a22b及びOR回路22cを有する
第二セレクタである。更に23と24は符号復号手段5
に対応の回路であり、23ばNAND、24は第三AN
Dであり、25はエラー信号検出手段6に対応の第四A
NDである。そして26は第六DFF、27ば3ビット
シフトレジスタ、28は第七DFFである。なお第3図
において、(a)〜(1)は第2図のそれぞれの位置で
の信号である。
第3図において、信号(a)は非ゼロ復帰の原バイポー
ラ信号であり、■とOが1.000011010000
00001100011・・・・の順に並ぶ信号、また
信号(C)は1000V、01000000B300V
30100EO・・・となる正極側信号、なお信号(d
)は0O0001001000V、0O0010000
10・・となる負極側信号である。なお信号(C)には
クロック(b)のタイミング@においてエラー信号“E
″が挿入されている。この信号(C)は第一〇FFII
に入力し、また信号(d)は第二DFF12に入力し、
クロック(b)にて叩かれてlクロツタずつをシフトす
る動作を繰り返し、第5図に示す非ゼロ復帰復号信号を
第六DFF26より出力し、またエラー信号(1)を第
七DFF28より出力する。
ラ信号であり、■とOが1.000011010000
00001100011・・・・の順に並ぶ信号、また
信号(C)は1000V、01000000B300V
30100EO・・・となる正極側信号、なお信号(d
)は0O0001001000V、0O0010000
10・・となる負極側信号である。なお信号(C)には
クロック(b)のタイミング@においてエラー信号“E
″が挿入されている。この信号(C)は第一〇FFII
に入力し、また信号(d)は第二DFF12に入力し、
クロック(b)にて叩かれてlクロツタずつをシフトす
る動作を繰り返し、第5図に示す非ゼロ復帰復号信号を
第六DFF26より出力し、またエラー信号(1)を第
七DFF28より出力する。
先ず、信号(C)は第−DFFIIにおいてクロック(
b)の■のタイミンクにて叩いて保持し、1クロツクシ
フトした保持信号のQ出力を第一セレクタ13が有する
AND回路13a及び第−AND14に加える。同様に
信号(d)も第二DFF12に保持し、■クロックシフ
1〜した保持信号のQ出力を第一セレクタ13のAND
回路13b及び第二AND15に加える。
b)の■のタイミンクにて叩いて保持し、1クロツクシ
フトした保持信号のQ出力を第一セレクタ13が有する
AND回路13a及び第−AND14に加える。同様に
信号(d)も第二DFF12に保持し、■クロックシフ
1〜した保持信号のQ出力を第一セレクタ13のAND
回路13b及び第二AND15に加える。
該第−DFFllと第二DFF12からのQ出力は、第
−JKFF16から出力される互いに異極性のQ出力と
*Q比出力“1”になるか又は“0”になるかのトグル
状態によって、第一セレクタ13のAND回路13aを
介してOR回路13cより出力されるか又はAND回路
13bを介してOR回路13cより出力されるかの選択
と、第−AND14または第二AND15を通るかの選
択とがなされる。いま第一セレタク13の出力の“1”
が第−JKFF16に入力し、クロック(b)のタイミ
ング■で第−JKFF16から出力される信号(e)が
“1”でありかつ信号げ)が“0′′の場合には、第一
セレクタ13の出力((イ)は信号“B3”(以下“B
”と称す)となり、また第−AND14の出力(h)は
“V、”と“v3′(以下奇数“V”と称す)およ■ びエラー信号”E”を有する正極側のバイポーラ則違反
信号となり、同様に第二ANDL5の出力(i)はv2
”(以下偶数“V”と称す)を有した負極側のバイポー
ラ則違反信号となる。即ち第一セレクタ13と第−AN
DI4と第二AND15にて、信号(C)と信号(cl
)は”B”、奇数°“V′″と“E″、偶数“v ”の
三つに識別されて出力される。
−JKFF16から出力される互いに異極性のQ出力と
*Q比出力“1”になるか又は“0”になるかのトグル
状態によって、第一セレクタ13のAND回路13aを
介してOR回路13cより出力されるか又はAND回路
13bを介してOR回路13cより出力されるかの選択
と、第−AND14または第二AND15を通るかの選
択とがなされる。いま第一セレタク13の出力の“1”
が第−JKFF16に入力し、クロック(b)のタイミ
ング■で第−JKFF16から出力される信号(e)が
“1”でありかつ信号げ)が“0′′の場合には、第一
セレクタ13の出力((イ)は信号“B3”(以下“B
”と称す)となり、また第−AND14の出力(h)は
“V、”と“v3′(以下奇数“V”と称す)およ■ びエラー信号”E”を有する正極側のバイポーラ則違反
信号となり、同様に第二ANDL5の出力(i)はv2
”(以下偶数“V”と称す)を有した負極側のバイポー
ラ則違反信号となる。即ち第一セレクタ13と第−AN
DI4と第二AND15にて、信号(C)と信号(cl
)は”B”、奇数°“V′″と“E″、偶数“v ”の
三つに識別されて出力される。
次ぎに、該第−セレクタ13からのバイポーラ則信号(
g)は、3段直列の第三DFF17〜第五DFF19に
てそれぞれ1クロツタずつシフトされ、第一〇FF17
からは反転極性の*Q比出力j)、第四DFI218か
らは反転極性の*Q比出力k)を、同様に第五DFF1
9からはQ出力(りを出力する。なおこの信号(j)、
(k)、(りにて、4連続“0″の中の当初の3信号が
“BOO”パターンであるか否かを監視している。
g)は、3段直列の第三DFF17〜第五DFF19に
てそれぞれ1クロツタずつシフトされ、第一〇FF17
からは反転極性の*Q比出力j)、第四DFI218か
らは反転極性の*Q比出力k)を、同様に第五DFF1
9からはQ出力(りを出力する。なおこの信号(j)、
(k)、(りにて、4連続“0″の中の当初の3信号が
“BOO”パターンであるか否かを監視している。
一方第一0R20は、“V″と″pl+を含む信号(h
)と(1)の論理和をとったバイポーラ則違反信号(m
)を出力する。また第二JKFF21のJ入力には正極
側のバイポーラ則違反信号(h)が、またに入力には負
極側のバイポーラ則違反信号(i)がそれぞれ入力され
るでいるため、第二JKFF21のQ出力からは入力信
号の極性に応じて“1”と“0”の交互信号(n)が出
力され、第二JKFF21の*Q比出力らは信号(n)
の反転交互信号(0)が出力される。なお4連続“0″
禁止符号則から、信号“V″は正と負が必ず交互に現れ
るので、例えば正極側信号(h)にあるエラー信号“E
”はバイポーラ則違反信号として認、識され無くなり、
従来例の第5図(0)に示すように’BOOR”となっ
てデータを消去することが無くなる。
)と(1)の論理和をとったバイポーラ則違反信号(m
)を出力する。また第二JKFF21のJ入力には正極
側のバイポーラ則違反信号(h)が、またに入力には負
極側のバイポーラ則違反信号(i)がそれぞれ入力され
るでいるため、第二JKFF21のQ出力からは入力信
号の極性に応じて“1”と“0”の交互信号(n)が出
力され、第二JKFF21の*Q比出力らは信号(n)
の反転交互信号(0)が出力される。なお4連続“0″
禁止符号則から、信号“V″は正と負が必ず交互に現れ
るので、例えば正極側信号(h)にあるエラー信号“E
”はバイポーラ則違反信号として認、識され無くなり、
従来例の第5図(0)に示すように’BOOR”となっ
てデータを消去することが無くなる。
そして第二JKFF21のQ出力(rl)が“1”のと
きは奇数“V”が入力されたということであるから、次
ぎに特定パターン“BOOV”が入力されて消去される
信号“B”は負極側のバイポーラ信号である。同様に、
第二JKFF21の*Q比出力“1”のときは、消去さ
れる信号“B”は正極側のバイポーラ信号である。つま
り、先行する信号“V”の極性と’BOOV’“で消去
される信号“B”の極性とは、必ず逆極性になる。故に
第二セレクタ22のバイポーラ則違反の極性表示信号(
p)が“1″の時は、第三DFF17と第四DFF18
に保持されている消去すべき信号”B”は、先行する信
号“V”と逆極性の信号になる。
きは奇数“V”が入力されたということであるから、次
ぎに特定パターン“BOOV”が入力されて消去される
信号“B”は負極側のバイポーラ信号である。同様に、
第二JKFF21の*Q比出力“1”のときは、消去さ
れる信号“B”は正極側のバイポーラ信号である。つま
り、先行する信号“V”の極性と’BOOV’“で消去
される信号“B”の極性とは、必ず逆極性になる。故に
第二セレクタ22のバイポーラ則違反の極性表示信号(
p)が“1″の時は、第三DFF17と第四DFF18
に保持されている消去すべき信号”B”は、先行する信
号“V”と逆極性の信号になる。
更にNAND23には、信号“B”のシフト信号(、i
)と(k)、及びバイポーラ則違反信号の論理和信号
(m)、並びに極性表示信号(P)を入力しており、該
NAND23で該4信号の否定論理積を求め、論理和の
バイポーラ則違反信号(m)を反転しかつエラー信号“
E”を除去したバイポーラ則違反の中間信号(q)を出
力する。このエラー信号”E”を除去した該中間信号(
q)は、第五DFF19からのシフト信号(I!、)と
共に第三AND24に入力し、信号“B”と信号“V”
を除去した原信号(a)と同一の非ゼロ復帰信号(r)
に復号し、のち第六DFF26に保持し出力する。また
第四AND25では、バイポーラ則違反信号の論理和(
m)と中間信号(q)との論理積をとり、信号“°V”
の中のエラー信号“El+を分離する検出を行い、例え
ば3ピッ1−シフトレジスタ27にて正極側信号(C)
と同等位相となるように3ピットシフトの位相調整をし
てから第七DFF28に保持し出力する。
)と(k)、及びバイポーラ則違反信号の論理和信号
(m)、並びに極性表示信号(P)を入力しており、該
NAND23で該4信号の否定論理積を求め、論理和の
バイポーラ則違反信号(m)を反転しかつエラー信号“
E”を除去したバイポーラ則違反の中間信号(q)を出
力する。このエラー信号”E”を除去した該中間信号(
q)は、第五DFF19からのシフト信号(I!、)と
共に第三AND24に入力し、信号“B”と信号“V”
を除去した原信号(a)と同一の非ゼロ復帰信号(r)
に復号し、のち第六DFF26に保持し出力する。また
第四AND25では、バイポーラ則違反信号の論理和(
m)と中間信号(q)との論理積をとり、信号“°V”
の中のエラー信号“El+を分離する検出を行い、例え
ば3ピッ1−シフトレジスタ27にて正極側信号(C)
と同等位相となるように3ピットシフトの位相調整をし
てから第七DFF28に保持し出力する。
以上の説明から明らかなように本発明によれば、エラー
信号によってデータの消去されることが無くなり、バイ
ポーラ信号の復号回路の信頼性を向上できる。
信号によってデータの消去されることが無くなり、バイ
ポーラ信号の復号回路の信頼性を向上できる。
第1図は本発明の原理構成を示す図、
第2図は本発明の一実施例の回路構成を示す図、第3図
は本発明の一実施例の回路のタイムチャート、 第4図は従来の一実施例の回路構成を示す図、第5図は
従来の一実施例の回路のタイムチャート、 第6図は4連続“0”禁止符号の説明図、である。 図において、 ■は人力信号保持手段、 2はバイポーラ則識別手段、 3は信号シフト手段、 4は信号検出手段、 5は符号復号手段、 6はエラー信号検出手段、 を示ず。
は本発明の一実施例の回路のタイムチャート、 第4図は従来の一実施例の回路構成を示す図、第5図は
従来の一実施例の回路のタイムチャート、 第6図は4連続“0”禁止符号の説明図、である。 図において、 ■は人力信号保持手段、 2はバイポーラ則識別手段、 3は信号シフト手段、 4は信号検出手段、 5は符号復号手段、 6はエラー信号検出手段、 を示ず。
Claims (1)
- 【特許請求の範囲】 エラー信号を含む4連続“0”禁止信号を入力して、エ
ラー信号を除去した4連続“0”信号に復号するものに
おいて、 前記エラー信号を含む4連続“0”禁止信号の正極側信
号と負極側信号を保持する入力信号保持手段(1)と、 該入力信号保持手段(1)の出力から、バイポーラ則信
号、バイポーラ則違反の正極側信号と負極側信号、及び
前記バイポーラ則信号の極性表示信号を出力するバイポ
ーラ則識別手段(2)と、前記バイポーラ則信号をシフ
トすることにより、該バイポーラ則信号が“BOO”パ
ターンであるか否かを監視する信号シフト手段(3)と
、 前記のバイポーラ則違反の正極側信号と負極側信号およ
び極性表示信号を入力して、バイポーラ則違反の正極側
信号と負極側信号との論理和出力、およびエラー信号を
除去しかつ“BOO”パターンの“B”の有無を“1”
と“0”で表した極性表示信号を出力するバイポーラ則
違反信号検出手段(4)と、前記の信号シフト手段(3
)とバイポーラ則違反信号検出手段(4)の両出力から
、4連続“0”信号を符号変換した“BOOV”パター
ンを検出し、この付加された“B”信号を消去する復号
を行う符号復号手段(5)と、 前記の論理和出力と符号復号手段(5)の中間出力とか
ら、エラー信号を検出するエラー信号検出手段(6)と
を設け、 エラー信号の有無にかかわらず、データを消去すること
なく復号できるようにしたことを特徴とするバイポーラ
信号の復号回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12852890A JPH0423519A (ja) | 1990-05-17 | 1990-05-17 | バイポーラ信号の復号回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12852890A JPH0423519A (ja) | 1990-05-17 | 1990-05-17 | バイポーラ信号の復号回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0423519A true JPH0423519A (ja) | 1992-01-27 |
Family
ID=14986981
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP12852890A Pending JPH0423519A (ja) | 1990-05-17 | 1990-05-17 | バイポーラ信号の復号回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0423519A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7425032B2 (en) | 2005-06-27 | 2008-09-16 | Toyota Jidosha Kabushiki Kaisha | Seal structure |
-
1990
- 1990-05-17 JP JP12852890A patent/JPH0423519A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7425032B2 (en) | 2005-06-27 | 2008-09-16 | Toyota Jidosha Kabushiki Kaisha | Seal structure |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS62250748A (ja) | 符号変換装置 | |
JP4417807B2 (ja) | エラスティックバッファ | |
JPH0423519A (ja) | バイポーラ信号の復号回路 | |
RU2658147C1 (ru) | Устройство для распаковки данных | |
US20070047622A1 (en) | Data generator having linear feedback shift registers for generating data pattern in forward and reverse orders | |
JP3243138B2 (ja) | データ変換方式及び復号方法 | |
JP2008241930A (ja) | 液晶駆動装置 | |
KR860000596A (ko) | 슬레이브형 인터페이스 회로 | |
JP3584047B2 (ja) | 画像合成装置 | |
JPH0779155A (ja) | 信号選択装置 | |
KR940005878Y1 (ko) | 에이직(asic)의 신호 디버깅 회로 | |
RU2187612C1 (ru) | Электронный кодовый замок | |
JPS58219850A (ja) | 誤り位置検出回路 | |
JPH01321732A (ja) | Hdb−3符号則誤り検出回路 | |
JPH0253326A (ja) | Hdb−3デコーダ符号則誤検出回路 | |
SU1432547A2 (ru) | Устройство дл исследовани сетей Петри | |
SU966685A2 (ru) | Устройство дл сопр жени | |
SU1529461A1 (ru) | Устройство дл индикации экстремального значени последовательности цифровых величин | |
RU2446449C2 (ru) | Генератор биективных криптографических математических функций | |
JP3104604B2 (ja) | タイミング発生回路 | |
JPS63312754A (ja) | エラ−発生回路 | |
CN103688470B (zh) | 用于降采样差动曼切斯特编码信号的解码器电路 | |
JPH08125696A (ja) | バイフェーズ符号復号回路 | |
TW200923878A (en) | Liquid crystal driving circuit | |
KR960000814Y1 (ko) | N분주 클록발생 회로 |