JPH04225549A - Formation of metal plug - Google Patents
Formation of metal plugInfo
- Publication number
- JPH04225549A JPH04225549A JP41494990A JP41494990A JPH04225549A JP H04225549 A JPH04225549 A JP H04225549A JP 41494990 A JP41494990 A JP 41494990A JP 41494990 A JP41494990 A JP 41494990A JP H04225549 A JPH04225549 A JP H04225549A
- Authority
- JP
- Japan
- Prior art keywords
- metal plug
- metal
- etching
- opening
- connecting hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 73
- 239000002184 metal Substances 0.000 title claims abstract description 73
- 230000015572 biosynthetic process Effects 0.000 title description 4
- 238000005530 etching Methods 0.000 claims abstract description 32
- 230000008018 melting Effects 0.000 claims abstract description 10
- 238000002844 melting Methods 0.000 claims abstract description 10
- 230000004888 barrier function Effects 0.000 claims abstract description 5
- 238000000034 method Methods 0.000 claims description 28
- 238000000151 deposition Methods 0.000 claims description 6
- 230000010354 integration Effects 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 10
- 239000004065 semiconductor Substances 0.000 description 9
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 8
- 229910052721 tungsten Inorganic materials 0.000 description 8
- 239000010937 tungsten Substances 0.000 description 8
- 239000011229 interlayer Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
【０００１】0001
【産業上の利用分野】本発明は、半導体集積回路装置の
微細化、高集積化に伴い、例えば多層配線の層間を接続
するビアホール内に、或は半導体基板と配線とを接続す
るコンタクトホール内に接続用の金属膜を埋込む所謂メ
タルプラグの形成方法に関する。[Industrial Application Field] With the miniaturization and higher integration of semiconductor integrated circuit devices, the present invention is applicable to, for example, via holes that connect layers of multilayer wiring, or contact holes that connect semiconductor substrates and wiring. The present invention relates to a method of forming a so-called metal plug in which a metal film for connection is embedded in a metal plug.
【０００２】0002
【従来の技術】半導体集積回路装置の微細化、高集積化
に伴い、多層配線の層間を接続するビアホールや、半導
体基板と配線とを接続するコンタクトホールの開口径が
益々小さくなってきている。従って、従来のＡｌのバイ
アススパッタ法ではステップカバレージの点から良好な
接続が得られない。そこで、このステップカバーレジを
改善する方法としてメタルプラグ技術が実用化されつつ
ある。この技術は、上記のビアホール、コンタクトホー
ル等の接続孔内に選択的にメタルのプラグを作る方法で
ある。このメタルプラグの形成方法としては、（ｉ）接
続孔を含む全面に例えばタングステン等の金属膜をＣＶ
Ｄ法により被着形成したのち、エッチバックして接続孔
内のみに選択的に金属膜を残す方法、（ｉｉ）接続孔内
にタングステン等の金属膜を選択ＣＶＤ法により埋込む
方法等が知られている。2. Description of the Related Art As semiconductor integrated circuit devices become smaller and more highly integrated, the opening diameters of via holes that connect layers of multilayer wiring and contact holes that connect semiconductor substrates and wiring are becoming smaller and smaller. Therefore, the conventional Al bias sputtering method cannot provide a good connection in terms of step coverage. Therefore, metal plug technology is being put into practical use as a method to improve this step cover registration. This technique is a method of selectively forming metal plugs in connection holes such as the above-mentioned via holes and contact holes. The method for forming this metal plug is as follows: (i) CVD a metal film such as tungsten over the entire surface including the connection hole;
(ii) A method in which a metal film such as tungsten is selectively buried in the connection hole by a selective CVD method, etc. is known. It is being
【０００３】とこで、（ｉ）の方法の場合ではエッチバ
ックの均一性の点からオーバーエッチングを施さざるを
得ず、また（ｉｉ）の方法の場合では深さの違う接続孔
が存在するので深さの最も浅い接続孔以上に厚くできず
、それより深い接続孔に対して埋込み不足となる等、い
ずれも、図４に示すように、絶縁膜１の接続孔２内に形
成されたメタルプラグ３は、接続孔２の上端より下がっ
た位置に形成せざるを得ない。４は下層配線又は半導体
領域等の下地層を示す。従ってメタルフラグ３上に配線
を形成するときの配線膜のステップカバレージを良くす
るために、例えば特開昭６４−２３５５４ 号などの技
術が知られている。[0003] In the case of method (i), over-etching has to be performed from the viewpoint of uniformity of etchback, and in the case of method (ii), there are contact holes of different depths. As shown in FIG. 4, the metal formed in the contact hole 2 of the insulating film 1 cannot be made thicker than the shallowest contact hole, and the deeper contact holes are insufficiently filled. The plug 3 must be formed at a position lower than the upper end of the connection hole 2. Reference numeral 4 indicates a base layer such as a lower wiring or a semiconductor region. Therefore, in order to improve the step coverage of the wiring film when wiring is formed on the metal flag 3, techniques such as those disclosed in Japanese Patent Application Laid-Open No. 64-23554 are known.
【０００４】これは、図３に示すようにシリコン基板４
上にＳｉＯ２等の絶縁膜１を形成し、接続孔（この場合
はコンタクトホール）２を形成したのち、この接続孔２
内に選択的にタングステンのメタルプラグ３を形成する
（同図Ａ）。次に、同図Ｂに示すようにバイアスＥＣＲ
エッチング法を用いてメタルプラグ３の上端に接する点
ａを始点として接続孔２の上部側壁にテーパ部５を付け
る。
しかる後、メタルプラグ３を含む接続孔２を通して配線
層６を接続するようになす。[0004] As shown in FIG.
After forming an insulating film 1 such as SiO2 on top and forming a connection hole (contact hole in this case) 2, this connection hole 2 is
A tungsten metal plug 3 is selectively formed inside (FIG. A). Next, as shown in Figure B, bias ECR
Using an etching method, a tapered portion 5 is formed on the upper side wall of the connection hole 2 starting from a point a that contacts the upper end of the metal plug 3. Thereafter, the wiring layer 6 is connected through the connection hole 2 containing the metal plug 3.
【０００５】[0005]
【発明が解決しようとする課題】しかし乍ら、図３の技
術においては、例えば図５に示すように隣り合う接続孔
２の間隔が接近している場合には、隣接する接続孔２の
テーパ部５がぶつかり、その間の絶縁膜が一部削れてし
まう不都合が生ずる。又、図６に示すように、メタルプ
ラグ３の厚さが小さい場合には、テーパ部の始点ａが接
続孔３の上面に対してかなり下の位置にあるため、深さ
に見合うだけエッチングしなければならず、テーパ部５
の開口面積が大きくなり高密度化が図れないこと、併せ
てバイアスＥＣＲエッチングの制御時間が長くなり、ス
ループットの低下を招くこと等の不都合が生ずるもので
あった。However, in the technique shown in FIG. 3, when the distance between adjacent connection holes 2 is close as shown in FIG. The problem arises that the portions 5 collide, and the insulating film between them is partially scraped. Furthermore, as shown in FIG. 6, when the thickness of the metal plug 3 is small, the starting point a of the tapered portion is located quite below the top surface of the connection hole 3, so the etching is done to match the depth. Must be tapered part 5
This results in disadvantages such as the opening area becomes large, making it impossible to achieve high density, and the control time for bias ECR etching becomes long, resulting in a decrease in throughput.
【０００６】本発明は、上述の問題点を解決し、微細化
、高密度化に適したメタルプラグの形成方法を提供する
ものである。The present invention solves the above-mentioned problems and provides a method for forming a metal plug suitable for miniaturization and high density.
【０００７】[0007]
【課題を解決するための手段】本発明は、絶縁膜１２の
開口部１３内にメタルプラグ１５Ａを形成する方法にお
いて、開口部１３内にバリヤメタル１４を堆積する工程
と、高融点金属１５を堆積する工程と、高融点金属１５
をエッチバックする工程と、開口部１３の肩部を水平戻
しエッチングにより除去する工程と、さらに開口部１３
内の高融点金属１５Ａをエッチバックする工程を有する
ものである。[Means for Solving the Problems] The present invention provides a method for forming a metal plug 15A in an opening 13 of an insulating film 12, including a step of depositing a barrier metal 14 in the opening 13, and a step of depositing a high melting point metal 15. process and high melting point metal 15
a step of etching back the opening 13; a step of removing the shoulder portion of the opening 13 by horizontal return etching;
This process includes a step of etching back the high melting point metal 15A inside.
【０００８】[0008]
【作用】上述の方法においては、最初の高融点金属１５
のエッチバックにより、開口部１３内に開口部上面より
予め設定した量ｄだけ薄い厚みのメタルプラグ１５Ａが
形成される。次に水平戻しエッチングによりメタルプラ
グ１５Ａの上端に接する点ａを始点として開口部１３の
上部にテーパ部が形成され、さらに高融点金属、即ちメ
タルプラグ１５Ａを再度エッチバックすることにより、
テーパ部よりの始点ａよりも下に位置するメタルプラグ
１５Ａが設けられる。[Operation] In the above method, the first high melting point metal 15
As a result of this etchback, a metal plug 15A having a thickness thinner by a predetermined amount d than the upper surface of the opening is formed in the opening 13. Next, by horizontal return etching, a tapered part is formed at the upper part of the opening 13 starting from the point a that contacts the upper end of the metal plug 15A, and by further etching back the high melting point metal, that is, the metal plug 15A,
A metal plug 15A is provided below the starting point a from the tapered portion.
【０００９】従って、メタルプラグ１５Ａの埋込み深さ
が大きい場合、即ちメタルプラグ１５Ａの上面が開口部
１３上面よりかなり下の位置にあっても、テーパ部は最
初のエッチバックにより設定されるので、テーパ部開口
の面積は大きくならず、一定の面積に維持される。また
、開口部１３が近接している場合も、その隣り合う開口
部１３の境壁が削られない範囲でテーパエッチを行うこ
とができ、従来の図５に示す如き不都合は生じない。Therefore, even if the metal plug 15A is buried to a large depth, that is, even if the top surface of the metal plug 15A is located considerably below the top surface of the opening 13, the tapered portion is set by the initial etch-back. The area of the taper opening does not increase and is maintained at a constant area. Furthermore, even when the openings 13 are close to each other, taper etching can be performed within a range where the boundary walls between adjacent openings 13 are not scraped, and the disadvantages shown in the conventional technique shown in FIG. 5 do not occur.
【００１０】0010
【実施例】以下、図１及び図２を参照して本発明による
メタルプラグの形成方法の一例を説明する。なお本例は
多層配線の形成に適用した場合である。DESCRIPTION OF THE PREFERRED EMBODIMENTS An example of a method for forming a metal plug according to the present invention will be described below with reference to FIGS. 1 and 2. Note that this example is a case where the method is applied to the formation of multilayer wiring.
【００１１】本例においては、図１Ａに示すように下層
配線１１を覆う例えばＳｉＯ２等による層間絶縁膜１２
に接続孔（所謂ビアホール）１３を形成した後、接続孔
３の内面を含む全面にバリヤメタル例えばＴｉＮ 膜１
４を例えばスパッタ法で被着形成し、さらに、接続孔１
３内を埋込むように層間絶縁膜１２上にわたって高融点
金属、例えばタングステン膜１５をＣＶＤ法により堆積
する。この場合のＣＶＤ条件は、例えば供給ガスがＳｉ
Ｈ４／ＷＦ６（ＳｉＨ４：ＷＦ６＝３：２）、圧力が８
０Ｔｏｒｒ、温度が ５８０℃である。In this example, as shown in FIG. 1A, an interlayer insulating film 12 made of, for example, SiO2, covers the lower wiring 11.
After forming a contact hole (so-called via hole) 13 in the contact hole 3, a barrier metal such as a TiN film 1 is applied to the entire surface including the inner surface of the contact hole 3.
4 by, for example, a sputtering method, and furthermore, connecting hole 1 is formed.
A high melting point metal, for example, a tungsten film 15 is deposited by CVD over the interlayer insulating film 12 so as to fill the interior of the interlayer insulating film 12 . The CVD conditions in this case are, for example, when the supply gas is Si.
H4/WF6 (SiH4:WF6=3:2), pressure is 8
The temperature is 0 Torr and 580°C.
【００１２】次に、図１Ｂに示すようにタングステン膜
１５を例えばＲＩＥ（反応性イオンエッチング）を用い
てエッチバックし、接続孔１３内にタングステンによる
メタルプラグ１５Ａを形成する。このときのエッチバッ
クはメタルプラグ１５Ａ上面が接続孔１３の上面より予
め設定した押み込み量ｄだけ下になるように行う。この
押し込み量ｄは予めエッチング時間を設定することによ
り行われる。この場合のＲＩＥ条件は、例えば供給ガス
がＳＦ６（３０ＳＣＣＭ）／Ｃｌ２（１０ＳＣＣＭ）、
圧力が１５ｍ Ｔｏｒｒ、パワーが０．２３Ｗ／ｃｍ２
である。Next, as shown in FIG. 1B, the tungsten film 15 is etched back using, for example, RIE (reactive ion etching) to form a metal plug 15A made of tungsten in the contact hole 13. Etching back at this time is performed so that the upper surface of the metal plug 15A is lower than the upper surface of the connection hole 13 by a preset depression amount d. This pushing amount d is determined by setting the etching time in advance. In this case, the RIE conditions include, for example, the supply gas is SF6 (30SCCM)/Cl2 (10SCCM),
Pressure is 15m Torr, power is 0.23W/cm2
It is.
【００１３】次に、図１Ｃに示すように、例えばバイア
スＥＣＲ ＣＶＤ法による所謂水平戻しエッチングに
より接続孔１３の肩部のみをテーパ状に除去する。Next, as shown in FIG. 1C, only the shoulder portion of the connection hole 13 is removed in a tapered shape by so-called horizontal return etching using, for example, bias ECR CVD.
【００１４】水平戻しエッチングは平坦面（水平面）に
対してはエッチングレートとデポジションレートとが等
しく（即ち、総合的にエッチングレートが０）、斜め面
に対してはエッチングレートがデポジションレートより
も大きい（即ち、総合的にエッチングレートが０よりも
大きい）条件でのバイアスＥＣＲ ＣＶＤによって行
うエッチングである。これは、平坦面をエッチングする
ことなく角度のある面を水平方向に後退させるようにエ
ッチングすることができるので水平戻しエッチングとい
うのであり、この技術に関しては既に本出願人により例
えば特願平１−２７７９２９号等により各種提案を行っ
ている。In horizontal return etching, the etching rate and deposition rate are equal for flat surfaces (horizontal surfaces) (that is, the overall etching rate is 0), and for oblique surfaces, the etching rate is lower than the deposition rate. Etching is performed by bias ECR CVD under conditions where the etching rate is also large (that is, the overall etching rate is greater than 0). This is called horizontal return etching because it allows etching to recede horizontally an angled surface without etching a flat surface. Various proposals have been made through publications such as No. 277929.
【００１５】この水平戻しエッチングによれば、メタル
プラグ１５Ａの上端に接続する点ａを始点として接続孔
１３のメタルプラグ１５Ａより上側の部分が垂直の面か
ら徐々に傾斜しテーパ部１６が形成される。このバイア
スＥＣＲ ＣＶＤの水平戻しエッチングの条件として
は、供給ガスがＳｉＨ４（７．５ＳＣＣＭ）／Ｎ２Ｏ（
３５ＳＣＣＭ）、圧力が７×１０−４Ｔｏｒｒ、マイク
ロ波のパワーが ８００Ｗ、バイアス用ＲＦのパワーが
５００Ｗである。According to this horizontal return etching, the portion of the connection hole 13 above the metal plug 15A is gradually inclined from the vertical plane starting from the point a connecting to the upper end of the metal plug 15A, forming a tapered portion 16. Ru. The conditions for this bias ECR CVD horizontal return etching are that the supply gas is SiH4 (7.5SCCM)/N2O (
35SCCM), the pressure was 7 x 10-4 Torr, the microwave power was 800W, and the bias RF power was 500W.
【００１６】しかる後、図２Ｄに示すように、再びメタ
ルプラグ１５Ａをエッチバックしてメタルプラグ１５Ａ
の上面がテーパ部即ち始点ａより下に位置するようにな
す。Thereafter, as shown in FIG. 2D, the metal plug 15A is etched back again.
The upper surface of the tapered portion is positioned below the starting point a.
【００１７】次いで、図２Ｅに示すように、例えばアル
ミニウム、タングステン、その他等による所定パターン
の上層配線１７をメタルプラグ１５Ａに接続して形成し
目的の多層配線１８を形成する。なお、層間絶縁膜１２
上のＴｉＮ 膜１４を除去してから上層配線１７を形成
することも可能である。Next, as shown in FIG. 2E, an upper layer wiring 17 of a predetermined pattern made of, for example, aluminum, tungsten, or the like is connected to the metal plug 15A to form a desired multilayer wiring 18. Note that the interlayer insulating film 12
It is also possible to form the upper layer wiring 17 after removing the upper TiN film 14.
【００１８】本実施例によれば、最初のエッチバックに
よって予め設定した量ｄだけ接続孔１３の上面より下方
に位置したメタルプラグ１５Ａを形成し、水平戻しエッ
チングにより接続孔１３の開口上部をテーパ状にした後
、再度エッチバックによりテーパ部１６よりも下方位置
にメタルプラグ１５Ａを形成している。従って、テーパ
部１６はメタルプラグ１５Ａ上端と接続孔１３が接する
部位ｂからでなく、その部位よりも上方の部位（即ちテ
ーパの始点）ａから形成されるので、例えば接続孔１３
同士が近接していても、図５のようにテーパ部同士がぶ
つかり、隣接する接続孔間の境壁が削られることがなく
なる。従って、夫々の接続孔１３のメタルプラグ１５Ａ
とカバレージ良く接続する上層配線１７を形成すること
ができる。また、メタルプラグの厚さが足りない場合で
も、従来のように、テーパ部が削り過ぎることがないの
で、接続部１３の開口幅を常に適正幅にすることができ
る。従って、微細、高密度の半導体集積回路装置に適し
たメタルプラグを形成することができる。According to this embodiment, the metal plug 15A is formed below the upper surface of the connection hole 13 by a preset amount d by the first etchback, and the upper part of the opening of the connection hole 13 is tapered by the horizontal return etching. After forming the metal plug 15A, a metal plug 15A is formed at a position below the tapered portion 16 by etching back again. Therefore, the tapered portion 16 is formed not from a portion b where the upper end of the metal plug 15A and the connection hole 13 contact, but from a portion a above that portion (i.e., the starting point of the taper).
Even if they are close to each other, the tapered portions will not collide with each other as shown in FIG. 5, and the boundary wall between adjacent connection holes will not be scraped. Therefore, the metal plug 15A of each connection hole 13
It is possible to form an upper layer wiring 17 that connects with the upper layer with good coverage. Moreover, even if the thickness of the metal plug is insufficient, unlike in the conventional case, the tapered portion is not cut too much, so that the opening width of the connecting portion 13 can always be kept at an appropriate width. Therefore, a metal plug suitable for fine, high-density semiconductor integrated circuit devices can be formed.
【００１９】尚、上例では多層配線の形成に適用したが
、その他、半導体基板と配線とを接続するコンタクトホ
ール内のメタルプラグの形成にも適用できる。この場合
には、図１において１１を半導体基板とし、１７を配線
とする。Although the above example is applied to the formation of multilayer wiring, it can also be applied to the formation of metal plugs in contact holes connecting semiconductor substrates and wiring. In this case, in FIG. 1, 11 is a semiconductor substrate and 17 is a wiring.
【００２０】[0020]
【発明の効果】本発明のメタルプラグの形成方法によれ
ば、絶縁膜の開口部内に選択的に形成したメタルプラグ
の最上面より上の位置を始点として開口上部にテーパを
付すことができるので、メタルプラグ同士が近接してい
ても、開口部のテーパ部同士がぶつかって隣接の開口部
間の境壁が削りとられる不都合はない。従って夫々のメ
タルプラグに接続する配線を信頼性良く形成することが
できる。また、メタルプラグの厚さが足りない場合でも
テーパ部が大きく形成されることもなく、予め設定した
開口幅を維持することができる。従って、本法は微細、
高集積の半導体集積回路装置の製造に適用して好適なら
しめるものである。[Effects of the Invention] According to the method for forming a metal plug of the present invention, the upper part of the opening can be tapered starting from a position above the top surface of the metal plug selectively formed in the opening of the insulating film. Even if the metal plugs are close to each other, there is no inconvenience that the tapered parts of the openings collide with each other and the boundary wall between adjacent openings is scraped off. Therefore, wiring connected to each metal plug can be formed with high reliability. Moreover, even if the thickness of the metal plug is insufficient, the taper portion is not formed to be large, and the preset opening width can be maintained. Therefore, this method is fine,
This makes it suitable for application to the manufacture of highly integrated semiconductor integrated circuit devices.
【図１】本発明によるメタルプラグの形成方法を示す工
程図である。FIG. 1 is a process diagram showing a method for forming a metal plug according to the present invention.
【図２】本発明によるメタルプラグの形成方法を示す工
程図である。FIG. 2 is a process diagram showing a method for forming a metal plug according to the present invention.
【図３】従来のメタルプラグ形成方法の例を示す工程図
である。FIG. 3 is a process diagram showing an example of a conventional metal plug forming method.
【図４】従来のメタルプラグの例を示す断面図である。FIG. 4 is a sectional view showing an example of a conventional metal plug.
【図５】従来の問題点を示す断面図である。FIG. 5 is a sectional view showing a conventional problem.
【図６】従来の問題点を示す断面図である。FIG. 6 is a sectional view showing a conventional problem.
１１ 下層配線 １２ 層間絶縁膜 １３ 接続孔 １４ バリヤメタル １５ タングステン膜 １５Ａ メタルプラグ １６ テーパ部 １７ 上層配線 11 Lower layer wiring 12 Interlayer insulation film 13 Connection hole 14 Barrier metal 15 Tungsten film 15A metal plug 16 Taper part 17 Upper layer wiring
Claims (1)
成する方法において、前記開口部内にバリヤメタルを堆
積する工程と、高融点金属を堆積する工程と、高融点金
属をエッチバックする工程と、前記開口部の肩部を水平
戻しエッチングにより除去する工程と、さらに前記開口
部内の高融点金属をエッチバックする工程を有すること
を特徴とするメタルプラグの形成方法。1. A method for forming a metal plug in an opening of an insulating film, comprising: depositing a barrier metal in the opening; depositing a high melting point metal; etching back the high melting point metal; A method for forming a metal plug, comprising the steps of removing a shoulder portion of an opening by horizontal return etching, and further etching back a high melting point metal within the opening.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP41494990A JPH04225549A (en) | 1990-12-27 | 1990-12-27 | Formation of metal plug |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP41494990A JPH04225549A (en) | 1990-12-27 | 1990-12-27 | Formation of metal plug |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04225549A true JPH04225549A (en) | 1992-08-14 |
Family
ID=18523368
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP41494990A Pending JPH04225549A (en) | 1990-12-27 | 1990-12-27 | Formation of metal plug |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04225549A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7648909B2 (en) | 2005-04-30 | 2010-01-19 | Hynix Semiconductor, Inc. | Method for fabricating semiconductor device with metal line |
-
1990
- 1990-12-27 JP JP41494990A patent/JPH04225549A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7648909B2 (en) | 2005-04-30 | 2010-01-19 | Hynix Semiconductor, Inc. | Method for fabricating semiconductor device with metal line |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5284799A (en) | Method of making a metal plug | |
| US5960314A (en) | Semiconductor processing method of providing an electrically conductive interconnecting plug between an elevationally conductive node and an elevationally outer electrically conductive node | |
| US5677238A (en) | Semiconductor contact metallization | |
| JPH10189482A (en) | Method for forming conductive plug in contact hole | |
| US6156639A (en) | Method for manufacturing contact structure | |
| US6046100A (en) | Method of fabricating a fabricating plug and near-zero overlap interconnect line | |
| US6025276A (en) | Semiconductor processing methods of forming substrate features, including contact openings | |
| EP0817258A2 (en) | Method for manufacturing an interconnection structure in a semiconductor device | |
| JP3391933B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP3408463B2 (en) | Manufacturing method of semiconductor device | |
| EP0050972B1 (en) | Method of manufacturing a semiconductor device with an interconnection electrode layer | |
| KR100319614B1 (en) | Method of fabricating wires for semiconductor devices | |
| US5128278A (en) | Method of forming a wiring pattern for a semiconductor device | |
| JP2618460B2 (en) | Method of forming electrical connection body | |
| EP0257948A2 (en) | Conductive via plug for CMOS devices | |
| US5930671A (en) | CVD titanium silicide for contract hole plugs | |
| JPH04225549A (en) | Formation of metal plug | |
| KR100193897B1 (en) | Plug formation method of semiconductor device | |
| US20020125211A1 (en) | Method of reducing notching during reactive ion etching | |
| JPH05299397A (en) | Forming method for metal plug | |
| KR940011732B1 (en) | Manufacturing method of semiconductor device | |
| KR100875073B1 (en) | Metal wiring formation method of semiconductor device | |
| JPH0555165A (en) | Opening for wiring and method of forming the same | |
| KR100587594B1 (en) | Method for forming metal wiring semiconductor device | |
| KR100214536B1 (en) | Method of forming a device isolation structure of semiconductor device |