JPH04218855A - スプリット・レベル・バス - Google Patents
スプリット・レベル・バスInfo
- Publication number
- JPH04218855A JPH04218855A JP3091788A JP9178891A JPH04218855A JP H04218855 A JPH04218855 A JP H04218855A JP 3091788 A JP3091788 A JP 3091788A JP 9178891 A JP9178891 A JP 9178891A JP H04218855 A JPH04218855 A JP H04218855A
- Authority
- JP
- Japan
- Prior art keywords
- line
- level
- voltage source
- bus
- differential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005764 inhibitory process Effects 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
- G06F13/4072—Drivers or receivers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0298—Arrangement for terminating transmission lines
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Power Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Logic Circuits (AREA)
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明はバスに関し、さらに決定
すれば、高速差動データ・バスに関する。
すれば、高速差動データ・バスに関する。
【０００２】
【従来の技術】差動バス上で伝送される出力において論
理高または論理低を作る駆動回路からなるアプリケーシ
ョンが多数ある。前記差動バスの代表例はデータ・バス
、アドレス・バスまたはアービトレーション（ａｒｂｉ
ｔｒａｔｉｏｎ）バスであり、前記出力は、バスの他端
において、受信回路によって受信される。さらに、差動
バスを複数の駆動回路に接続することができるが、１個
の駆動回路が反転バス・ラインを論理高に強制し、別の
駆動回路が非反転バス・ラインをさらに論理高に強制す
るとき、前記接続が問題の原因となることがある。した
がって、受信回路は、論理高−高差動信号を受信しよう
と試み、典型的には受信機に振動を導出させる。その上
、標準の駆動回路は普通、駆動回路の出力両方を論理低
に駆動することによって、差動バスからの駆動回路を効
果的に禁止することができる。反転ラインと非反転ライ
ン上のこの論理低−低状態も受信回路の振動の原因とな
り、駆動回路に過剰の電力消費を必要とする。
理高または論理低を作る駆動回路からなるアプリケーシ
ョンが多数ある。前記差動バスの代表例はデータ・バス
、アドレス・バスまたはアービトレーション（ａｒｂｉ
ｔｒａｔｉｏｎ）バスであり、前記出力は、バスの他端
において、受信回路によって受信される。さらに、差動
バスを複数の駆動回路に接続することができるが、１個
の駆動回路が反転バス・ラインを論理高に強制し、別の
駆動回路が非反転バス・ラインをさらに論理高に強制す
るとき、前記接続が問題の原因となることがある。した
がって、受信回路は、論理高−高差動信号を受信しよう
と試み、典型的には受信機に振動を導出させる。その上
、標準の駆動回路は普通、駆動回路の出力両方を論理低
に駆動することによって、差動バスからの駆動回路を効
果的に禁止することができる。反転ラインと非反転ライ
ン上のこの論理低−低状態も受信回路の振動の原因とな
り、駆動回路に過剰の電力消費を必要とする。
【０００３】
【発明が解決しようとする課題】したがって、常に真の
差動信号を導出し、したがって、論理高−高のアービト
レーション問題または論理低−低の禁止状態の発生を防
止する差動バスを求める要望が存在する。
差動信号を導出し、したがって、論理高−高のアービト
レーション問題または論理低−低の禁止状態の発生を防
止する差動バスを求める要望が存在する。
【０００４】
【課題を解決するための手段】駆動回路から受信回路に
データを伝送するため、それぞれ第１と第２のライン上
に第１と第２の信号を有しており、第１独立電圧源によ
って終端される第１ラインおよび第１独立電圧源が導出
する電圧レベルとは異なった電圧レベルを導出する第２
独立電圧源によって終端される第２ライン：第１ライン
からラインに電流を切替えるため、駆動回路によって制
御される電流スイッチ回路：および第１信号のレベルを
所定の電圧だけシフトするため、受信回路に結合された
レベル・シフト回路から構成されるスプリット・レベル
差動バスが提供される。
データを伝送するため、それぞれ第１と第２のライン上
に第１と第２の信号を有しており、第１独立電圧源によ
って終端される第１ラインおよび第１独立電圧源が導出
する電圧レベルとは異なった電圧レベルを導出する第２
独立電圧源によって終端される第２ライン：第１ライン
からラインに電流を切替えるため、駆動回路によって制
御される電流スイッチ回路：および第１信号のレベルを
所定の電圧だけシフトするため、受信回路に結合された
レベル・シフト回路から構成されるスプリット・レベル
差動バスが提供される。
【０００５】
【実施例】図１を参照して、本発明の好ましい実施例の
部分回路図が示され、第１ライン（反転Ｄ）に結合され
たコレクタ，駆動回路１０に結合されたベースおよび第
２ライン（Ｄ）に結合されたエミッタから成るトランジ
スタ１４から構成される電流切替え回路１２に結合され
た出力を有する駆動回路１０から構成される。前記Ｄお
よび反転Ｄは差動伝送バスを形成している。電流切替え
回路１２は、第１ラインから、ｐ−チャンネルまたは−
チャンネルＦＥＴのような第２ラインに電流を通すこと
がきでる装置で構成することができることが理解される
。本発明の好ましい実施例には、さらに、第１ラインと
受信回路１８との間に結合されたシフト回路１６が含ま
れている。代表的な場合、反転データを伝送する第１ラ
インは、それぞれ、抵抗器２０，２２を介して、バスの
両端において、電位Ｖｃｃで作動する第１独立電圧源に
終端している。代表的な場合として、非反転データを伝
送する第２ラインも、それぞれ、抵抗器２４，２６を介
して、バスの両端において、電位ＶＴＴで作動する第２
独立電圧源に終端している。第２独立電圧源は、第１独
立電圧源が導出する電圧レベルとは異なった電圧レベル
を、特に、第１独立電圧源が導出する電圧レベルよりは
低い電圧レベルを導出する。代表的な場合、抵抗器２０
，２２，２４，２６は理解される通り、反転ラインと非
反転ラインに関係する所定の制御されたインピーダンス
と適合するように選択される。
部分回路図が示され、第１ライン（反転Ｄ）に結合され
たコレクタ，駆動回路１０に結合されたベースおよび第
２ライン（Ｄ）に結合されたエミッタから成るトランジ
スタ１４から構成される電流切替え回路１２に結合され
た出力を有する駆動回路１０から構成される。前記Ｄお
よび反転Ｄは差動伝送バスを形成している。電流切替え
回路１２は、第１ラインから、ｐ−チャンネルまたは−
チャンネルＦＥＴのような第２ラインに電流を通すこと
がきでる装置で構成することができることが理解される
。本発明の好ましい実施例には、さらに、第１ラインと
受信回路１８との間に結合されたシフト回路１６が含ま
れている。代表的な場合、反転データを伝送する第１ラ
インは、それぞれ、抵抗器２０，２２を介して、バスの
両端において、電位Ｖｃｃで作動する第１独立電圧源に
終端している。代表的な場合として、非反転データを伝
送する第２ラインも、それぞれ、抵抗器２４，２６を介
して、バスの両端において、電位ＶＴＴで作動する第２
独立電圧源に終端している。第２独立電圧源は、第１独
立電圧源が導出する電圧レベルとは異なった電圧レベル
を、特に、第１独立電圧源が導出する電圧レベルよりは
低い電圧レベルを導出する。代表的な場合、抵抗器２０
，２２，２４，２６は理解される通り、反転ラインと非
反転ラインに関係する所定の制御されたインピーダンス
と適合するように選択される。
【０００６】レベル・シフト回路１６には、作動電位Ｖ
ｃｃに結合したコレクタ，第１ラインの結合したベース
および抵抗器３０と独立電源３２の直列の組合わせを通
して受信回路１８の第１入力に結合したエミッタを有す
るトランジスタ２８が含まれる。さらに、受信回路１８
には、第２ラインに結合された第２入力がある。レベル
・シフトが適切に行なわれる場合には、第１独立電圧源
の電圧レベルを第２独立電圧源が導出する電圧レベルよ
り低くすることができることが理解される。
ｃｃに結合したコレクタ，第１ラインの結合したベース
および抵抗器３０と独立電源３２の直列の組合わせを通
して受信回路１８の第１入力に結合したエミッタを有す
るトランジスタ２８が含まれる。さらに、受信回路１８
には、第２ラインに結合された第２入力がある。レベル
・シフトが適切に行なわれる場合には、第１独立電圧源
の電圧レベルを第２独立電圧源が導出する電圧レベルよ
り低くすることができることが理解される。
【０００７】駆動回路１０は、駆動回路１０の出力にお
いて論理高と論理低を導出することができる代表的な駆
動回路で構成することができる。さらに、受信回路１８
は、受信回路１８の入力において発生する差動信号を処
理することができる代表的な受信回路で構成することが
できる。
いて論理高と論理低を導出することができる代表的な駆
動回路で構成することができる。さらに、受信回路１８
は、受信回路１８の入力において発生する差動信号を処
理することができる代表的な受信回路で構成することが
できる。
【０００８】駆動回路１０は、駆動回路１０の出力にお
いて論理高または論理低を導出し、前記論理高または論
理低は、それぞれ、トランジスタ１４をオンまたはオフ
にする。先ず、トランジスタ１４をオフにする効果を有
する論理低が駆動回路１０の出力に表れると仮定する。 トランジスタ１４はオフになっているので、反転データ
・ラインから非反転データ・ラインに流れる電流は事実
上ゼロである。したがって、反転データ・ラインは、第
１独立電圧源によって電圧電位Ｖｃｃに維持されており
、一方、非反転データ・ラインは、第２独立電圧源によ
って電圧電位ＶＴＴに維持されている。この状態は受動
的状態であると言うことができる。すなわち、駆動回路
の１０の出力に論理低が表れると、所望の通り、反転デ
ータ・ラインは論理高になり、非反転データ・ラインは
論理低になる。受動状態の場合は、ラインは事実上結合
されておらず、それぞれ、独立電圧源ＶｃｃとＶＴＴを
差別するために終端されているので、それぞれ反転ライ
ンと非反転ライン上に論理低−低状態または論理高−高
状態は決して発生しないことは明らかである。
いて論理高または論理低を導出し、前記論理高または論
理低は、それぞれ、トランジスタ１４をオンまたはオフ
にする。先ず、トランジスタ１４をオフにする効果を有
する論理低が駆動回路１０の出力に表れると仮定する。 トランジスタ１４はオフになっているので、反転データ
・ラインから非反転データ・ラインに流れる電流は事実
上ゼロである。したがって、反転データ・ラインは、第
１独立電圧源によって電圧電位Ｖｃｃに維持されており
、一方、非反転データ・ラインは、第２独立電圧源によ
って電圧電位ＶＴＴに維持されている。この状態は受動
的状態であると言うことができる。すなわち、駆動回路
の１０の出力に論理低が表れると、所望の通り、反転デ
ータ・ラインは論理高になり、非反転データ・ラインは
論理低になる。受動状態の場合は、ラインは事実上結合
されておらず、それぞれ、独立電圧源ＶｃｃとＶＴＴを
差別するために終端されているので、それぞれ反転ライ
ンと非反転ライン上に論理低−低状態または論理高−高
状態は決して発生しないことは明らかである。
【０００９】次に、トランジスタ１４をオンにする効果
を有する論理高が駆動回路１０の出力に表れると仮定す
る。トランジスタ１４はオンになっているので、電流は
、反転データ・ラインから非反転データ・ラインまで、
トランジスタ１４のコレクタとエミッタを通して流れる
。トランジスタ１４のコレクタとエミッタを通して事実
上等しい電流が流れ、トランジスタ２０，２２，２４，
２６は事実上相互に等しいので、反転データ・ライン上
の電圧レべルは、（Ｖｃｃ＋ＶＴＴ）／２＋ＶＣＥ（Ｑ
１４）／２に等しい。前記式において、ＶＣＥはトラン
ジスタ１４のコレクタ・エミッタ間の電圧降下である。 この電圧降下は、図２では波形反転Ｄで示されている。 さらに、非反転データ・ライン上の電圧レベルは、電圧
電位ＶＴＴから、事実上（Ｖｃｃ＋ＶＴＴ）／２−ＶＣ
Ｅ（Ｑ１４）／２に等しい電圧電位まで上昇する。 この電圧上昇も、図２に、波形Ｄで示されている。図２
から見ることができる通り、反転データ・ラインと非反
転データ・ラインが相互に重複することは決してないの
で、バス上の雑音レベルを最低にすることができるスプ
リット・レベル．バスが作られる。このスプリット・レ
ベル・バスは、さらに、バスに結合された多数の駆動回
路が禁止（ｄｉｓａｂｌｅ）されたとき、論理低−低が
発生しないこと、または、多数の駆動回路が許可（ｅｎ
ａｂｌｅ）されたとき、論理高−高が発生しないことを
示している。また、電流は、アースを通して流れるので
はなく、反転ラインと非反転ラインを通してのみ流れる
ので、雑音の拾上げはさらに小さくなる。
を有する論理高が駆動回路１０の出力に表れると仮定す
る。トランジスタ１４はオンになっているので、電流は
、反転データ・ラインから非反転データ・ラインまで、
トランジスタ１４のコレクタとエミッタを通して流れる
。トランジスタ１４のコレクタとエミッタを通して事実
上等しい電流が流れ、トランジスタ２０，２２，２４，
２６は事実上相互に等しいので、反転データ・ライン上
の電圧レべルは、（Ｖｃｃ＋ＶＴＴ）／２＋ＶＣＥ（Ｑ
１４）／２に等しい。前記式において、ＶＣＥはトラン
ジスタ１４のコレクタ・エミッタ間の電圧降下である。 この電圧降下は、図２では波形反転Ｄで示されている。 さらに、非反転データ・ライン上の電圧レベルは、電圧
電位ＶＴＴから、事実上（Ｖｃｃ＋ＶＴＴ）／２−ＶＣ
Ｅ（Ｑ１４）／２に等しい電圧電位まで上昇する。 この電圧上昇も、図２に、波形Ｄで示されている。図２
から見ることができる通り、反転データ・ラインと非反
転データ・ラインが相互に重複することは決してないの
で、バス上の雑音レベルを最低にすることができるスプ
リット・レベル．バスが作られる。このスプリット・レ
ベル・バスは、さらに、バスに結合された多数の駆動回
路が禁止（ｄｉｓａｂｌｅ）されたとき、論理低−低が
発生しないこと、または、多数の駆動回路が許可（ｅｎ
ａｂｌｅ）されたとき、論理高−高が発生しないことを
示している。また、電流は、アースを通して流れるので
はなく、反転ラインと非反転ラインを通してのみ流れる
ので、雑音の拾上げはさらに小さくなる。
【００１０】図２を見ると、信号Ｄまたは信号反転Ｄの
一方を受信回路１８に送る前にその信号のレベルをシフ
トさせなければならないことがさらに明らかになる。受
信回路１８の出力において代表的な差動信号を作るため
にレベルをシフトさせるラインとして反転ライン、反転
Ｄが洗濯されているが、やはり差動信号を作るために非
反転ラインのレベルをシフトすることもできることが理
解される。反転ラインのレベル・シフトは、独立の電流
源３２によって設定されるトランジスタ２８とのベース
・エミッタと抵抗器３０の接続部上に所定の電圧降下を
作ることによって行なわれる。前記所定の電圧降下は、
図２に点線波形の反転Ｄで示される通り、Ｄの電圧範囲
に事実上等しい電圧範囲に反転Ｄをシフトする。このレ
ベル・シフトが実行されると、差動信号入力を受入れる
ことができる代表的な受信回路で受信回路１８を構成す
ることができる。さらに、所定の電圧降下を導出するこ
とができる回路でレベル・シフト電流を構成することが
できることが理解される。
一方を受信回路１８に送る前にその信号のレベルをシフ
トさせなければならないことがさらに明らかになる。受
信回路１８の出力において代表的な差動信号を作るため
にレベルをシフトさせるラインとして反転ライン、反転
Ｄが洗濯されているが、やはり差動信号を作るために非
反転ラインのレベルをシフトすることもできることが理
解される。反転ラインのレベル・シフトは、独立の電流
源３２によって設定されるトランジスタ２８とのベース
・エミッタと抵抗器３０の接続部上に所定の電圧降下を
作ることによって行なわれる。前記所定の電圧降下は、
図２に点線波形の反転Ｄで示される通り、Ｄの電圧範囲
に事実上等しい電圧範囲に反転Ｄをシフトする。このレ
ベル・シフトが実行されると、差動信号入力を受入れる
ことができる代表的な受信回路で受信回路１８を構成す
ることができる。さらに、所定の電圧降下を導出するこ
とができる回路でレベル・シフト電流を構成することが
できることが理解される。
【００１１】
【発明の効果】反転バス・ラインＤと非反転バス・ライ
ン反転Ｄに、それぞれ、多数の駆動回路を結合すること
によって、一部には出力に論理高を導出させ、一部には
出力に論理低を導出させて、上記と同じ理由で、反転デ
ータ・ラインと非反転データ・ライン上に論理高−高ま
たは論理低−低が決して発生しないようにすることがで
きることは注目に値することである。
ン反転Ｄに、それぞれ、多数の駆動回路を結合すること
によって、一部には出力に論理高を導出させ、一部には
出力に論理低を導出させて、上記と同じ理由で、反転デ
ータ・ラインと非反転データ・ライン上に論理高−高ま
たは論理低−低が決して発生しないようにすることがで
きることは注目に値することである。
【００１２】上記の説明によって、真の差動信号を導出
し、その結果、反転ラインと非反転ライン上の論理高−
高または論理低−低の発生を減少させる新規の差動バス
が提供された。
し、その結果、反転ラインと非反転ライン上の論理高−
高または論理低−低の発生を減少させる新規の差動バス
が提供された。
【図１】本発明の好ましい実施例を説明するための回路
【図２】本発明の好ましい実施例を説明するための代表
的な信号をグラフ波形で示す。
的な信号をグラフ波形で示す。
１２電流切替え回路
１４トランジスタ
１６シフト回路
１８受信回路
２０、２２、２４、２６、２８、３０抵抗３２電流源
Claims (3)
- 【請求項１】スプリット・レベル差動バスであって、そ
れぞれ第１ラインと第２ラインにある真の差動信号、お
よび、論理低または論理高出力を導出する駆動回路から
、第１ラインに結合した第１入力と第２ラインに結合し
た第２入力を有する受信回路へ差動データを伝達するた
めの被制御インピーダンスを有しており：第１独立電圧
源に終端した第１ライン、および、第１独立電圧源が導
出する電圧とは異なった電圧を導出する第２独立電圧源
に終端した第２ライン；第１ラインから第２ラインに電
流を切替えるため、駆動回路の論理高出力に応答する電
流スイッチ手段；ならびに 第１ラインにおける信号
のレベルを所定の電圧だけシフトさせるため、第１ライ
ンと受信回路の第１出力との間に結合したレベル・シフ
ト手段；から構成されることを特徴とするスプリット・
レベル差動バス。 - 【請求項２】それぞれ第１ラインと第２ラインにある真
の差動信号、および、論理低または論理高出力を導出す
る駆動回路から、第１ラインに結合した第１入力と第２
ラインに結合した第２入力を有する受信回路へ差動デー
タを伝達するための被制御インピーダンスを有している
差動バスにおける改良であって：第１ラインから第２ラ
インに電流を切替えるため、駆動回路の論理高出力に応
答する電流スイッチ手段；第１ラインにおける信号のレ
ベルを所定の電圧だけシフトさせるため、第１ラインと
受信回路の第１出力との間に結合したレベル・シフト手
段；第１ラインを終端するための第１独立電圧源；なら
びに第２ラインを終端するための第２独立電圧源；から
構成されており、前記第１独立電圧源は、前記第２独立
電圧源が導出する電圧レベルとは異なった電圧レベルを
導出することを特徴とする改良された差動バス。 - 【請求項３】第１ラインと第２ラインにおいて真の差動
信号を伝送するためのスプリット・レベル・バス・シス
テムであって：第１ラインを終端するための第１独立電
圧源；第２ラインを終端するための第２独立電圧源であ
って、前記第１独立電圧源は、前記第２独立電圧源が導
出する電圧レベルとは異なった電圧レベルを導出し；論
理低または論理高を導出する駆動手段；前記駆動手段の
前記論理高の出力に応答して第１ラインから第２ライン
へ電流を切替える電流切替手段；第１ラインに結合した
第１入力および第２ラインに結合した第２入力を有する
差動信号を受信するための手段；ならびに第１ラインに
おける信号のレベルを所定の電圧だけシフトさせるため
、第１ラインと前記受信手段の第１入力との間に結合し
たレベル・シフト手段；から構成されることを特徴とす
るスプリット・レベル・バス・システム
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/471,581 US4994690A (en) | 1990-01-29 | 1990-01-29 | Split level bus |
| US471,581 | 1990-01-29 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04218855A true JPH04218855A (ja) | 1992-08-10 |
Family
ID=23872181
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3091788A Pending JPH04218855A (ja) | 1990-01-29 | 1991-01-29 | スプリット・レベル・バス |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4994690A (ja) |
| EP (1) | EP0444779A1 (ja) |
| JP (1) | JPH04218855A (ja) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB9006088D0 (en) * | 1990-03-17 | 1990-05-16 | Digital Equipment Int | Interference suppression |
| EP0537704B1 (en) * | 1991-10-16 | 2000-07-26 | The Furukawa Electric Co., Ltd. | Multiplex transmission system |
| JP3133499B2 (ja) * | 1991-10-16 | 2001-02-05 | 古河電気工業株式会社 | 多重伝送方式 |
| US5559967A (en) * | 1993-03-18 | 1996-09-24 | Apple Computer, Inc. | Method and apparatus for a dynamic, multi-speed bus architecture in which an exchange of speed messages occurs independent of the data signal transfers |
| US5315175A (en) * | 1993-03-18 | 1994-05-24 | Northern Telecom Limited | Quasi-differential bus |
| US5424657A (en) * | 1993-03-19 | 1995-06-13 | Apple Computer, Inc. | Method and apparatus for implementing a common mode level shift in a bus transceiver incorporating a high speed binary data transfer mode with a ternary control transfer mode |
| US5523704A (en) * | 1993-10-04 | 1996-06-04 | Ford Motor Company | Method and circuit for actively controlling the transition impedance of multiplex communications nodes |
| DE69434906T2 (de) * | 1993-11-29 | 2007-08-30 | Fujitsu Ltd., Kawasaki | Integrierte Halbleiterschaltung und Abschlussvorrichtung |
| US5430396A (en) * | 1994-07-27 | 1995-07-04 | At&T Corp. | Backplane bus for differential signals |
| US5555513A (en) * | 1994-07-28 | 1996-09-10 | Motorola Inc. | Data processing system having a compensation circuit for compensating for capacitive coupling on a bus |
| FR2726708B1 (fr) * | 1994-11-09 | 1997-01-31 | Peugeot | Dispositif d'adaptation d'une interface de ligne d'une station raccordee a un reseau de transmission d'informations multiplexees |
| JP3484825B2 (ja) * | 1995-06-09 | 2004-01-06 | 株式会社デンソー | ドライバ回路 |
| DE19644772C2 (de) * | 1996-10-28 | 1999-08-05 | Siemens Ag | Bidirektionale Pegelanpassung |
| US6122698A (en) * | 1998-04-16 | 2000-09-19 | Samsung Electronics Co., Ltd | Data bus having conducting lines driven at multiple adjustable current levels to transfer multiple-bit data on each conducting line |
| US6601123B1 (en) * | 1999-12-23 | 2003-07-29 | Intel Corporation | Method and apparatus to control the signal development rate of a differential bus |
| US7188208B2 (en) * | 2004-09-07 | 2007-03-06 | Intel Corporation | Side-by-side inverted memory address and command buses |
| KR101171509B1 (ko) * | 2007-09-12 | 2012-08-09 | 발레리 바실리에비치 오브친니코프 | 이산적 전기 신호들을 송신하기 위한 방법 |
| US9571155B2 (en) * | 2014-08-25 | 2017-02-14 | Samsung Display Co., Ltd. | Method of startup sequence for a panel interface |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4083005A (en) * | 1976-11-01 | 1978-04-04 | Burroughs Corporation | Three-level serial digital data communication system |
| JPS54144113A (en) * | 1978-05-02 | 1979-11-10 | Nitsuko Ltd | Data transmitter*receiver system |
| DK143627C (da) * | 1978-10-30 | 1982-02-15 | Rovsing A S | Koblingskreds til overfoering af datasignaler med stor hastighed |
| KR870000486B1 (ko) * | 1981-02-20 | 1987-03-11 | 금성통신 주식회사 | 선로의 사용을 최소로 한 전력전달 및 평형 방식의 데이타 송수신 회로 |
| JPS60134651A (ja) * | 1983-12-23 | 1985-07-17 | Fujitsu Ltd | 差動信号ドライバ |
| US4578594A (en) * | 1984-01-25 | 1986-03-25 | Fairchild Camera & Instrument Corporation | Circuit and method for split bias enable/inhibit memory operation |
| US4825402A (en) * | 1986-04-04 | 1989-04-25 | Ncr Corporation | Multiconfigurable interface driver/receiver circuit for a computer printer peripheral adaptor |
| NL8601331A (nl) * | 1986-05-26 | 1987-12-16 | At & T & Philips Telecomm | Zender voor isdn s-bus koppelvlakcircuit. |
| US4941153A (en) * | 1987-08-25 | 1990-07-10 | Hughes Aircraft Company | High-speed digital data communication system |
| DE3739467A1 (de) * | 1987-11-21 | 1989-06-01 | Philips Nv | Schaltungsanordnung fuer eine doppel-busleitung |
-
1990
- 1990-01-29 US US07/471,581 patent/US4994690A/en not_active Expired - Fee Related
-
1991
- 1991-01-28 EP EP91300620A patent/EP0444779A1/en not_active Ceased
- 1991-01-29 JP JP3091788A patent/JPH04218855A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| US4994690A (en) | 1991-02-19 |
| EP0444779A1 (en) | 1991-09-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04218855A (ja) | スプリット・レベル・バス | |
| US5541535A (en) | CMOS simultaneous transmission bidirectional driver/receiver | |
| EP0475711B1 (en) | System for transferring data between IC chips | |
| US5778204A (en) | High-speed dominant mode bus for differential signals | |
| US5243623A (en) | Switchable multi-mode transceiver interface device | |
| US7227382B1 (en) | Transmit based equalization using a voltage mode driver | |
| KR100433019B1 (ko) | 출력 버퍼 회로 | |
| US5450026A (en) | Current mode driver for differential bus | |
| US5523703A (en) | Method and apparatus for controlling termination of current driven circuits | |
| US5801549A (en) | Simultaneous transmission bidirectional repeater and initialization mechanism | |
| US20040145394A1 (en) | Output buffer circuit having pre-emphasis function | |
| EP1011197B1 (en) | Method for generating differential tri-states and differential tri-state circuit | |
| JPH11205118A (ja) | 差動信号伝送回路 | |
| JPH08509332A (ja) | 高速の差動ラインドライバ | |
| JPH1093414A (ja) | インタフェース回路及び信号伝送方法 | |
| JPH0738542A (ja) | 送受信回路 | |
| CN100566169C (zh) | 差动渥尔曼放大器电流型驱动器 | |
| US5430396A (en) | Backplane bus for differential signals | |
| US5142168A (en) | Emitter-coupled logic balanced signal transmission circuit | |
| JP2001257578A (ja) | ドライバ回路 | |
| US6774700B1 (en) | Current-mode logic differential signal generation circuit employing squelch | |
| CA1257355A (en) | Circuit arrangement for the transmission of binary signals | |
| JPS59501391A (ja) | デイジタル信号送信および受信装置 | |
| JP3024583B2 (ja) | バス終端回路 | |
| JP2000163172A (ja) | インタフェ―ス |