JPH042169A - 横形伝導度変調型半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、横形伝導度変調型半導体装置に関し、さら
に詳しくは、電源装置などの半導体スイッチング素子と
して利用される装置構造、特にアノードショート構造を
有する横形ＩＧＢＴの改良に係るものである。

［従来の技術］ 従来のこの種のアノードショート構造による横形ＩＧＢ
Ｔの概要構成を第４図に示す。

この第４図従来構成において、符号】０１はｐ−型半導
体基板、１０２は当該ｐ−型半導体基板１０１上にエピ
タキシャル成長されたｎ−型半導体層であり、１０３は
ｐ９型埋め込み層、１０４は当該ｐ４型埋め込み層１０
３上に形成された素子間分離のための分離領域である。

また、１０５は前記ｎ−型半導体層１０２の表面の一部
に選択的に形成されたｐ型ベース領域、１０６は当該ｐ
型ベース領域１０５の一部に選択的に形成されたｎ′″
′″−ス領域であり、１０７は当該ｎ′″′″−ス領域
１０６と前記ｎ−型半導体層１０２とに挟まれたｐ型ベ
ース領域１０５の表面にゲート絶縁膜１０８を介して設
けられたゲート電極、１０９は前記ｎ゛゛ソース領域１
０６の表面にオーミック接続されたソース電極である。

さらに、１１０は前記ｐ型ベース領域１０５から間隔を
隔てた位置で、前記ｎ−型半導体層１０２の表面の一部
に選択的に形成されたｎ型バッファ領域、１１１．１１
１は当該ｎ型バッファ領域１１０内の一部にあって、オ
ーミックコンタクトのための００型コンタクト領域１１
２と共に、選択的に並列形成されたそれぞれにｐ４型ド
レイン領域であり、１１３は前記各ｐ゛型トドレイン領
域１１．１１１間を含んで、前記ｎ゛゛コンタクト領域
１１２の表面に設けられたドレイン電極である。

しかして、上記構成のアノードショート構造をもつ横形
ＩＧＢＴの場合には、通常の横形ＭＯＳＦＥＴに比較す
るとき、ｐ′″型ドリドレイン領域１１１の正孔の注入
によって、低オン電圧化を可能にすると共に、　ｎ型バ
ッファ領域１１０とｐ９型ドレイン領域１１１　とを短
絡させることにより、　ｎ型バッファ領域１１０からの
電子の引き抜きを行い、ここでのアノードショート構造
をもたない横形ＩＧＢＴよりも高速でスイッチングを行
わせ得るのである。

〔発明が解決しようとする課題〕

しかしながら、上記構成のアノードショート構造をもつ
横形Ｉ　ＧＢＴにおいて、ｎ型バッファ領域１１０は、
高電圧印加時での空乏層のストッパとして、ｐ型ベース
領域１０５　、　ｎ−型半導体層１０２およびｐ′″型
ドリドレイン領域１１１り構成されるｐｎｐ接合構造の
パンチスルーな防止する働きを有しているために、比較
的低比抵抗である必要がある。

そして一方、この種のアノードショート構造をもつ横形
Ｉ　ＧＢＴ構成での伝導度変調は、ｐ“型ドレイン領域
１１１の直下のｎ型バッファ領域１１０を流れる電流に
よる電圧降下により、ｐ゛型トドレイン領域１１１　ｎ
型バッファ領域１１０の接合が順バイアスされて発生す
るために、ｐ４型ドレイン領域１１１の直下における口
型バッファ領域２１０の抵抗が低い場合、低電流領域で
は、伝導度変調が発生しないことになる。

ここで、第５図に示されているように、このような構成
のアノードショート構造をもつ横形ＩＧＢＴでのＶ−Ｉ
特性５０は、非アノードショート構造とした通常の横形
ＩＧＢＴでのＶ−Ｉ特性５１に比較するとき、低電流領
域のオン電圧が非常に高くなって、通常使用する電流領
域においても十分にはオン電圧が低下しなくなると共に
、同図に見られる如く負性抵抗特性が発生することにな
るもので、この負性抵抗は、過渡オンロスなどの損失の
増加に併せてノイズ発生の原因になるなどの問題がある
。

従って、たとえ低電流領域であっても、伝導度変調を発
生させるためには、第６図に示されているように、ｐ′
″型ドレイン領域１１１の直下でのｎ型バッファ領域１
１０の占める長さを長くする必要があるが、しかし、一
定の素子耐圧を得るのにｐ型ベース領域１０５、ｎ型バ
ッファ領域１１０間の間隔を容易には短（できないこと
から、このようにｎ型バッファ領域１１０の占める長さ
を長（とるのは、とりも直さず素子面積の増加を意味し
、これが素子の高集積化を阻害するという欠点になる。

また一方、このための対策として、ｎ型バッファ領域１
１０でのｐ３型ドレイン領域１１１に近い部分に対し、
逆導電型の不純物を拡散させることにより、実質的にｐ
０型ドレイン領域１１１の直下のｎ型バッファ領域１１
０を高比抵抗化するなどの手段も考えられるが、このよ
うな手段では、素子特性のバラツキが徒らに大きくなる
と共に、　ｎ型バッファ領域１１０が浅い場合、電流が
当該ｎ型バッファ領域１１０の低抵抗領域を流れてアノ
ードショート部に流入するために、大きな効果を期待で
きないものであった。

従って、この発明の課題は、従来のこのような問題点を
改善して、低電流領域であっても、伝導度変調を効果的
に発生させ得るようにしたこの種の横形伝導度変調型半
導体装置を提供することである。

［課題を解決するための手段］ 上記課題を解決するために、この発明に係る横形伝導度
変調型半導体装置では、それぞれに次のような装置構成
とする。

ａ）第１導電型ドレイン領域と、これを取り囲む第２導
電型バッファ領域とを、第２導電型高比抵抗半導体層の
表面部における特定の範囲内で屈曲形状をなすように形
成させることにより、所要面積を大幅には増加させずに
、第１導電型ドレイン領域の直下での第２導電型バッフ
ァ領域長を実質的に増加させる。

ｂ）第１導電型ドレイン領域と第２導電型バッファ領域
との双方に接続されるドレイン電極をショットキ接合に
することにより、第２導電型バッファ領域自体の電位を
低下させて、低電流領域においても、第１導電型ドレイ
ン領域からの正孔の注入を容易にする。

Ｃ）抵抗体を介して第１導電型ドレイン領域と第２導電
型バッファ領域とを接続させることにより、第２導電型
バッファ領域自体の電位を低下させて、低電流領域にお
いても、第１導電型ドレイン領域からの正孔の注入を容
易にする。

すなわち、この発明の第１の発明は、第１または第２導
電型半導体基板と、この半導体基板上に形成された第２
導電型高比抵抗半導体層と、当該第２導電型半導体層の
表面の一部に選択的に形成された第１導電型ベース領域
と、当該ベース領域の表面の一部に選択的に形成された
第２導電型ソース領域と、当該ソース領域と前記第２導
電型半導体層に挟まれた第１導電型ベース領域の表面に
絶縁層を介して設けられたゲート電極と、前記ソース領
域にオーミック接続されたソース電極と、前記第２導電
型半導体層の表面のベース領域から離れた位置にあって
、少なくとも両側部が一連の屈曲形状をなすように選択
的に形成された第２導電型バッファ領域と、当該バッフ
ァ領域内で屈曲形状にならって選択的に形成された第１
導電型ドレイン領域と、当該ドレイン領域とバッファ領
域の双方にオーミック接続されるドレイン電極とを備え
て構成したことを特徴とする横形伝導度変調型半導体装
置である。

また、この発明の第２の発明は、第１または第２導電型
半導体基板と、この半導体基板上に形成された第２導電
型高比抵抗半導体層と、当該第２導電型半導体層の表面
の一部に選択的に形成された第１導電型ベース領域と、
当該ベース領域の表面の一部に選択的に形成された第２
導電型ソース領域と、当該ソース領域と前記第２導電型
半導体層に挟まれた第１導電型ベース領域の表面に絶縁
層を介して設けられたゲート電極と、前記ソース領域に
オーミック接続されたソース電極と、前記第２導電型半
導体層の表面のベース領域から離れた位置で選択的に形
成された第２導電型バッファ領域と、当該バッファ領域
内で選択的に形成された第１導電型ドレイン領域と、前
記第２導電型バッファー領域とショットキ接合を形成し
て設けられた金属電極からなるドレイン電極とを備えて
構成したことを特徴とする横形伝導度変調型半導体装置
である。

さらに、この発明の第３の発明は、第１または第２導電
型半導体基板と、この半導体基板上に形成された第２導
電型高比抵抗半導体層と、当該第２導電型半導体層の表
面の一部に選択的に形成された第１導電型ベース領域と
、当該ベース領域の表面の一部に選択的に形成された第
２導電型ソース領域と、当該ソース領域と前記第２導電
型半導体層に挟まれた第１導電型ベース領域の表面に絶
縁層を介して設けられたゲート電極と、前記ソース領域
にオーミック接続されたソース電極と、前記第２導電型
半導体層の表面のベース領域から離れた位置で選択的に
形成された第２導電型バッファ領域と、当該バッファ領
域内で選択的に形成された第１導電型ドレイン領域と、
前記第２導電型バッファ領域との間に抵抗層を介して設
けられるドレイン電極とを備えて構成したことを特徴と
する横形伝導度変調型半導体装置である。

〔作　　　用〕

従って、この発明の第１の発明においては、第１導電型
ドレイン領域と、これを取り囲む第２導電型バッファ領
域とを、第２導電型高比抵抗半導体層の表面部における
特定の範囲内で屈曲形状をなすように形成させたので、
所要面積を大幅には増加させずに、第１導電型ドレイン
領域の直下での第２導電型バッファ領域長を実質的に増
加させることになり、このために少ない電流で大きな電
圧降下が得られ、低電流領域においても伝導度変調が発
生してオン電圧を低下させ得る。

また、この発明の第２の発明においては、第２導電型バ
ッファ領域と、当該バッファ領域内で選択的に形成され
た第１導電型ドレイン領域とを設けると共に、第２導電
型バッファ領域とショットキ接合を形成する金属電極か
らなるドレイン電極を設けたので、第２導電型バッファ
領域の電位が、ショットキ電圧相当分だけ上昇して、低
電流領域においても第１導電型ドレイン領域からの正孔
の注入が開始されることになり、伝導度変調が発生して
通常使用する電流領域での低オン電圧化が可能になる。

さらに、この発明の第３の発明においては、第２導電型
バッファ領域と、当該バッファ領域内で選択的に形成さ
れた第１導電型ドレイン領域とを設けると共に、第２導
電型バッファ領域との間に抵抗層を介してドレイン電極
を設けたので、第２導電型バッファ領域から抵抗層を通
して電子電流が流れることで、当該第２導電型バッファ
領域での電圧降下に加え、当該抵抗層での電圧降下が発
生して、低電流領域における伝導度変調が起り易くなり
、ここでも通常使用する電流領域での低オン電圧化が可
能になる。

［実　施　例］ 以下、この発明に係る横形伝導度変調型半導体装置の各
別の実施例につき、第１図ないし第３図を参照して詳細
に説明する。

第１図（ａ）はこの発明の第１実施例を適用したアノー
ドショート構造による横形ＩＧＢＴの概要構成を模式的
に示す断面図であり、また、第１図（ｂ）は同上バッフ
ァ領域およびドレイン領域を示す平面パターン図である
。

すなわち、この第１図（ａ）、（ｂ）に示す第１実施例
構成において、符号１１はｐ−（またはｎ−）型半導体
基板、工２は当該ｐ−型半導体基板１１上にエピタキシ
ャル成長されたｎ−型半導体層であり、１３はｐ゛型埋
込み層、１４は当該ｐ４型埋め込み層１３上に形成され
た素子間分離のための分離領域である。

また、１５は前記ｎ−型半導体層１２の表面の一部に選
択的に形成されたｐ型ベース領域、１６は当該ｐ型ベー
ス領域１５の一部に選択的に形成されたｎ０型ソース領
域であり、１７は当該ｎ′″′″−ス領域１６と前記ｎ
−型半導体層１２とに挟まれたｐ型ベース領域１５の表
面にゲート絶縁膜１８を介して設けられたゲート電極、
１９は前記ｎ０型ソース領域１６の表面に設けられたソ
ース電極である。

さらに、２０は前記ｎ−型半導体層１２の表面部におけ
るｐ型ベース領域１５から間隔を隔てた位置にあって、
少なくとも両側部が、当該表面部の特定された面積範囲
内で一連に屈曲する形状をなすように選択的に形成され
たｎ型バッファ領域を示しており、２１．２１は当該ｎ
型バッファ領域２０内で、同様に少なくとも両側部が、
その屈曲形状にならうと共に、相互に並列する領域部分
２１ａ、　２１ａを有して形成されたｐ＋型トドレイン
領域あって、これらの各ｐ′″′″レイン領域２１．２
１での並列された領域部分２１ａ、　２１ａ間には、オ
ーミックコンタクトのためのｎ゛゛コンタクト領域２２
を介してドレイン電極２３により接続させたものである
。

従って、上記構成とした第１実施例のアノードショート
構造による横形ＩＧＢＴでは、ゲート電極１７に対し、
そのしきい値以上の電圧を印加することにより、　ｐ型
ベース領域１５の表面に形成される反転層を経て、ｎ゛
゛ソース領域１６からｎ−型半導体層１２に流入する電
子が、低抵抗とされたｎ型バッファ領域２０を通って与
えられている屈曲状の形状のままに流れることとなり、
ここでは、ｐ′″′″レイン領域２１と、その直下でこ
れを取り囲むｎ型バッファ領域２０とが、特定された面
積範囲内で一連に屈曲する形状に形成されているために
、所要面積の大幅な増加なしに、実質的にｎ型バッファ
領域２０およびｐ４型ドレイン領域２１を長く延ばした
場合と全（同様の作用が果たされて、少ない電流で大き
な電圧降下が得られ、低電流領域においても伝導度変調
が発生してオン電圧を低下させることができる。そして
、いっそう伝導度変調が大きくなってｎ−型半導体層１
２が低抵抗化されると、電流がｎ型バッファ領域２０に
沿って流れなくなるために、当該伝導度変調の正帰還が
起り難くなって、前記した第５図に示す特性５０のよう
な負性抵抗を発生しなくなり、さらに、ターンオフ時に
あっては、この伝導度変調により十分に低抵抗化された
ｎ−型半導体層１２を通して多くの電流が流れるために
、再注入が発生し難くなって高速でのターンオフが可能
になるのである。

次に、第２図はこの発明の第２実施例を適用したアノー
ドショート構造による横形ＩＧＢＴの概要構成を模式的
に示す断面図である。

この第２図に示す第２実施例構成の場合は、前記した第
１実施例構成において、ロー型半導体層１２の表面での
ｐ型ベース領域１５から間隔を隔てた位置にｎ型バッフ
ァ領域３１を形成させると共に、当該ｎ型バッファ領域
３１内に相互に並列されるｐ０型ドレイン領域３２．３
２を形成させ、かつこれらの各ｐ゛型トドレイン領域２
．３２間に跨って、前記ｎ型バッファ領域３１とショッ
トキ接合を形成するための金属電極からなるドレイン電
極３３を設けたものである。すなわち、前記第１実施例
構成との相違点は、　ｎ型バッファ領域３１および各ｐ
“型ドレイン領域３２．３２を従来通りに形成した上で
、オーミックコンタクトのためのｎ′″型コシコンタク
ト領域略すると共に、これに代えてｎ型バッファ領域３
１とショットキ接合を形成する金属電極としてのドレイ
ン電極３３を設けたことである。

従って、上記構成とした第２実施例のアノードショート
構造による横形ＩＧＢＴでは、　ｎ型バッファ領域３１
の電位が、ショットキ電圧相当分だけ上昇するために、
低電流領域においても各ｐ０型ドレイン領域３２．３２
からの正孔の注入が開始されて、伝導度変調が起り易く
なり、通常使用する電流領域での低オン電圧化がなされ
るもので、第１実施例構成の場合と同様な作用・効果が
得られるのである。

また次に、第３図はこの発明の第３実施例を適用したア
ノードショート構造による横形Ｉ　ＧＢＴの概要構成を
模式的に示す断面図である。

この第３図に示す第３実施例構成の場合は、前記した第
１実施例構成において、ｎ−型半導体層１２の表面の一
部にｐ型ベース領域１５を選択的に形成させ、かつ当該
ｐ型ベース領域１５の一部にｎ０型°ソース領域１６お
よびオーミックコンタクトのためのｐ０型コンタクト領
域４１をそれぞれ選択的に形成させておき、また、前記
第２実施例構成の場合と同様に、ｎ−型半導体層１２の
表面でのｐ型ベース領域１５から間隔を隔てた位置にｎ
型バッファ領域３１を形成させると共に、当該ｎ型バッ
ファ領域３１内に相互に並列されるｐ゛型トドレイン領
域３２３２を形成させ、かつこれらの各ｐ′″型ドレイ
ン領域３２．３２間を、前記ｎ型バッファ領域３１との
間にポリシリコン抵抗層４２を介したドレイン電極４３
で接続させたものである。すなわち、前記第１実施例構
成との相違点は、　ｎ型バッファ領域３１および各ｐ゛
型トドレイン領域２．３２を従来通りに形成した上で、
オーミックコンタクトのための０１型コンタクト領域を
省略すると共に、これに代えてポリシリコン抵抗層４２
を介してｎ型バッファ領域３１にドレイン電極３３を接
続させたものである。

従って、上記構成とした第３実施例のアノードショート
構造による横形ＩＧＢＴでは、ｎ型バッファ領域３１か
らポリシリコン抵抗層４２を通して電子電流が流れると
、ｎ型バッファ領域３１での電圧降下に加えて、ポリシ
リコン抵抗層４２での電圧降下が発生することにより、
低電流領域においても伝導度変調が起り易くなり、通常
使用する電流領域での低オン電圧化がなされるもので、
ここでも第１実施例構成の場合と同様な作用・効果が得
られるのである。

〔発明の効果〕

以上詳述したように、この発明の第１の発明によれば、
第２導電型高比抵抗半導体層の表面部における特定の範
囲内にあって、第１導電型ドレイン領域と、その直下で
これを取り囲む第２導電型バッファ領域とを屈曲形状を
なすように形成させたので、所要面積を大幅には増加さ
せずに、第１導電型ドレイン領域の直下における第２導
電型バッファ領域長を実質的に十分増加させることがで
きて、このために少ない電流で大きな電圧降下が得られ
るもので、低電流領域においても、所望通りに伝導度変
調が発生し易くなり、通常使用する電流領域でのオン電
圧を容易に低下させ得るのである。

また、この発明の第２の発明によれば、第２導電型バッ
ファ領域と、当該バッファ領域内で選択的に形成された
第１導電型ドレイン領域とを設けると共に、第２導電型
バッファ領域とショットキ接合を形成するための金属電
極からなるドレイン電極を設けたので、第２導電型バッ
ファ領域の電位が、ショットキ電圧相当分だけ上昇して
、低電流領域においても、第１導電型ドレイン領域から
の正孔の注入が開始されることになり、伝導度変調が発
生して、ここでも通常使用する電流領域での低オン電圧
化が可能になるのである。

さらに、この発明の第３の発明によれば、第２導電型バ
ッファ領域と、当該バッファ領域内で選択的に形成され
た第１導電型ドレイン領域とを設けると共に、第２導電
型バッファ領域との間に抵抗層を介してドレイン電極を
設けたので、第２導電型バッファ領域から抵抗層を通し
て電子電流が流れ、当該第２導電型バッファ領域での電
圧降下に加え、当該抵抗層での電圧降下が発生して、低
電流領域における伝導度変調が起り易（なり、ここでも
通常使用する電流領域での低オン電圧化が可能になるの
である。

すなわち、この発明においては、前記各構成手段の採用
によって、素子面積を大幅には増加させずに、たとえ低
電流領域にあっても、伝導度変調を発生し易くし得るも
ので、この結果、通常使用する電流領域での低オン電圧
化が可能になると共に、ノイズ発生などの原因になる負
性抵抗特性が起り難くなり、併せて、素子構成の高集積
化に役立つなどの優れた特長がある。

【図面の簡単な説明】

第１図（ａ）はこの発明の第１実施例を適用したアノー
ドショート構造による横形ＩＧＢＴの概要構成を模式的
に示す断面図、第１図（ｂ）は同上バッファ領域および
ドレイン領域を示す平面パターン図、第２図は同上第２
実施例を適用したアノードショート構造による横形ＩＧ
ＢＴの概要構成を模式的に示す断面図、第３図は同上第
３実施例を適用したアノードショート構造による横形Ｉ
ＧＢＴの概要構成を模式的に示す断面図であり、また、
第４図は従来のアノードショート構造による横形ＩＧＢ
Ｔの概要構成を模式的に示す断面図、第５図はアノード
ショート構造の横形ＩＧＢＴと非アノードショート構造
の横形ＩＧＢＴとのＶ−■特性を比較して示すグラフ、
第６図は従来の改良されたアノードショート構造による
横形ＩＧＢＴの概要構成を模式的に示す断面図である。 １１・・・・ｐ−（またはｎ＋）型半導体基板、１２・
・・・ｎ−型半導体層、 １３・・・・ｐ＋型埋め込み層、 １４・・・・素子間分離領域、 １５・・・・ｐ型ベース領域、 １６・・・・ｎ０型ソース領域、 １７・・・・ゲート電極、 １８・・・・ゲート絶縁膜、 １９・・・・ソース電極、 ２０・・・・屈曲形状をなすｎ型バッファ領域、２１・
・・・屈曲形状をなすｐ゛型トドレイン領域２１ａ・・
・・ｐ９型ドレイン領域の並列部分、２２・・・・ｎ°
型コンタクト領域、 ２３・・・・ドレイン電極、 ３１・・・・ｎ型バッファ領域、 ３２・・・・ｐ４型ドレイン領域、 ３３・・・・金属電極によるショットキ接合のドレイン
電極、 ４１・・・・ｐ４型コンタクト領域、 ４２・・・・ポリシリコン抵抗層、 ５０・・・・アノードショート構造による横形ＩＧＢＴ
のＶ−Ｉ特性、

Claims (3)

【特許請求の範囲】
1. （１）第１または第２導電型半導体基板と、この半導体
   基板上に形成された第２導電型高比抵抗半導体層と、当
   該第２導電型半導体層の表面の一部に選択的に形成され
   た第１導電型ベース領域と、当該ベース領域の表面の一
   部に選択的に形成された第２導電型ソース領域と、当該
   ソース領域と前記第２導電型半導体層に挟まれた第１導
   電型ベース領域の表面に絶縁層を介して設けられたゲー
   ト電極と、前記ソース領域にオーミック接続されたソー
   ス電極と、前記第２導電型半導体層の表面のベース領域
   から離れた位置にあって、少なくとも両側部が一連の屈
   曲形状をなすように選択的に形成された第２導電型バッ
   ファ領域と、当該バッファ領域内で屈曲形状にならって
   選択的に形成された第１導電型ドレイン領域と、当該ド
   レイン領域とバッファ領域の双方にオーミック接続され
   るドレイン電極とを備えて構成したことを特徴とする横
   形伝導度変調型半導体装置。
2. （２）第１または第２導電型半導体基板と、この半導体
   基板上に形成された第２導電型高比抵抗半導体層と、当
   該第２導電型半導体層の表面の一部に選択的に形成され
   た第１導電型ベース領域と、当該ベース領域の表面の一
   部に選択的に形成された第２導電型ソース領域と、当該
   ソース領域と前記第２導電型半導体層に挟まれた第１導
   電型ベース領域の表面に絶縁層を介して設けられたゲー
   ト電極と、前記ソース領域にオーミック接続されたソー
   ス電極と、前記第２導電型半導体層の表面のベース領域
   から離れた位置で選択的に形成された第２導電型バッフ
   ァ領域と、当該バッファ領域内で選択的に形成された第
   １導電型ドレイン領域と、前記第２導電型バッファ領域
   とショットキ接合を形成して設けられた金属電極からな
   るドレイン電極とを備えて構成したことを特徴とする横
   形伝導度変調型半導体装置。
3. （３）第１または第２導電型半導体基板と、この半導体
   基板上に形成された第２導電型高比抵抗半導体層と、当
   該第２導電型半導体層の表面の一部に選択的に形成され
   た第１導電型ベース領域と、当該ベース領域の表面の一
   部に選択的に形成された第２導電型ソース領域と、当該
   ソース領域と前記第２導電型半導体層に挟まれた第１導
   電型ベース領域の表面に絶縁層を介して設けられたゲー
   ト電極と、前記ソース領域にオーミック接続されたソー
   ス電極と、前記第２導電型半導体層の表面のベース領域
   から離れた位置で選択的に形成された第２導電型バッフ
   ァ領域と、当該バッファ領域内で選択的に形成された第
   １導電型ドレイン領域と、前記第２導電型バッファ領域
   との間に抵抗層を介して設けられるドレイン電極とを備
   えて構成したことを特徴とする横形伝導度変調型半導体
   装置。