JPH04215316A - 逐次有限状態マシン回路とそのような回路を具える集積回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【技術分野】本発明は１組のＮ個の双安定要素｛ＦＦ（
１），．．．，ＦＦ（Ｎ）｝とそれに接続された１組の
組合せ論理（ｃｏｍｂｉｎａｔｏｒｙ　ｌｏｇｉｃ　）
を具える逐次有限状態マシン回路（ｓｅｑｕｅｎｔｉａ
ｌ　ｆｉｎｉｔｅ−ｓｔａｔｅ　ｍａｃｈｉｎｅ　ｃｉ
ｒｃｕｉｔ　）に関連し、双安定要素の論理値の組合せ
は有限状態マシンの状態を表す回路状態を規定し、該回
路は組合せ論理、回路の現行状態（ｃｕｒｒｅｎｔ　ｓ
ｔａｔｅ　）、および入力信号の影響の下でクロック信
号により決定される時点で次の状態に切り替わり、組合
せ論理の組は回路の有限状態マシンの状態間の遷移を実
現している。　　この種の回路はドイツ国公開特許第Ｄ
Ｅ−３７１９１８１−Ａ１　号から知られている。本発
明はまたそのような回路を具える集積回路にも関連して
いる。

【０００２】

【背景技術】有限状態マシン（ＦＳＭ：ｆｉｎｉｔｅ−
ｓｔａｔｅ　ｍａｃｈｉｎｅ）は論理システムを表現す
るモデルにしばしば使用されている。連続あるいはアナ
ログマシンとは反対に、ＦＳＭの動作は離散値情報に基
づいている。ＦＳＭは組合せマシン（ｃｏｍｂｉｎａｔ
ｏｒｙｍａｃｈｉｎｅ　）（メモリが無く、入力信号は
出力信号を一義的に規定する）と、逐次マシン（メモリ
を具え、その現行の内容と入力信号はメモリの新しい内
容と出力信号を明確に規定する）とに細分できる。

【０００３】ＦＳＭはＦＳＭ回路で実現できる。すなわ
ち、それは論理回路の後に連結されているフリップフロ
ップと、入力あるいは制御信号およびクロック信号を持
つ組合せ論理であり（同期ＦＳＭ）、この論理は回路の
ＦＳＭの間の遷移（フリップフロップの内容により表さ
れる）を実現する。

【０００４】ＦＳＭは吸収（ａｂｓｏｒｂｉｎｇ　）と
して言及される状態を有することができ、このいわゆる
静止状態はもし入力あるいは制御信号が所与の一連の値
を取るなら、すべての可能な状態から到達される。この
ようにＦＳＭは自己開始（ｓｅｌｆ−ｉｎｉｔｉａｔｉ
ｎｇ　）であり、入力信号の所与の一連の値の供給はＦ
ＳＭが引き続いて吸収状態になることを保証する。

【０００５】そのようなＦＳＭのモデルが論理デイジタ
ルシミュレータによりシミュレートされる場合、回路の
自己開始行動は明らかにならない。すなわち、シミュレ
ータはシミュレーションの始めで未知の状態でスタート
し、かつ駆動されさえする（すなわち、それは１つの状
態から他の状態に進行する）から、シミュレータの現行
状態のみが知られている。シミュレータのこの経歴の欠
如のために、供給された値のシーケンスを介する初期化
はシミュレートできない。この問題はシミュレーション
の始めでＦＳＭを強制的に既知の状態にすることにより
解決できる。しかし、これは近似すべき現実の表現では
なく、またシミュレーション中に可能でもない。さらに
、回路のこの介入（ｉｎｔｅｒｖｅｎｔｉｏｎ）は回路
の内部点へのアクセスの困難性のために実際的な問題を
課すことになる。

【０００６】

【発明の開示】本発明の目的は特にシミュレートできる
自己開始行動を有する逐次有限状態マシン回路を与える
ことである。そのために、本発明による逐次有限状態マ
シン回路は、　　入力信号のＸ値の所与のシーケンスで
起こる長さＪを有する各サブシーケンス｛ｃ（０），ｃ
（１），．．．，ｃ（Ｊ−１）｝でｃ（０）により開始
する入力信号｛ｃ（０），ｃ（１），．．．，ｃ（Ｘ−
１）｝のＸ値の所与のシーケンスによって静止状態（ｒ
ｅｓｔ　ｓｔａｔｅ）が任意の状態から到達され、ここ
で１＜＝Ｊ＜＝Ｘであるか、あるいはサブシーケンスが
回路に蓄積されているその１対１表現である長さＪを有
するかであることを特徴としている。このようにこのシ
ミュレータは未知の状態から既知のステップ状の吸収状
態で、遷移の実現が可能である。

【０００７】本発明による逐次有限状態マシン回路の１
実施例は、Ｎ個の双安定要素がプリセット可能であり、
入力信号の（Ｘ−１）個の最近の値（ｍｏｓｔｒｅｃｅ
ｎｔ　ｖａｌｕｅ　）あるいはその１対１表現である値
を蓄積するために、回路がシフトレジスタとして連結さ
れた（Ｘ−１）個の別の双安定要素を備え、かつ入力信
号とシフトレジスタの（Ｘ−１）個の双安定素子によっ
てフィードされた復号論理を備え、該論理は入力信号の
Ｘ値の所与のシーケンスの生起に関する検出信号を形成
し、上記の検出信号がＮ個のプリセット可能な双安定素
子にプリセット信号として印加されていることを特徴と
している。所与のシーケンスの生起に対する検出信号は
シフトレジスタと入力信号を評価する復号論理により供
給される。

【０００８】本発明によるＸ＞＝Ｎである逐次有限状態
マシン回路の別の実施例は、回路が（Ｘ−Ｎ）個の別の
双安定要素ＦＦ（Ｎ＋１），．．．，ＦＦ（Ｘ）と追加
の組合せ論理を具え、該組合せ論理は１＜＝Ｊ＜＝Ｘで
ある入力信号のＸ値の所与のシーケンスの長さＪを有す
るサブシーケンス｛ｃ（０），ｃ（１），．．．，ｃ（
Ｊ−１）｝の生起に応じて、毎回第１のＪ個の双安定要
素ＦＦ（１），．．．，ＦＦ（Ｊ）が上記のサブシーケ
ンスの１対１表現であるＪ値の表示シーケンス（ｒｅｐ
ｒｅｓｅｎｔａｔｉｏｎ　ｓｅｑｕｅｎｃｅ　）を取る
ようにし、有限状態マシンの状態の表現の割り当ては第
１のＪ値に関してＪ値の表示シーケンスに対応する双安
定要素の論理値の組合せによってその状態が表されるよ
うになっていることを特徴としている。入力信号の所与
のシーケンスの長さが双安定要素（例えばセット／リセ
ットフリップフロップ）の数より大きいようなこのタイ
プのＦＳＭに対して、最小数の追加の双安定要素が要求
され、かつ使用された双安定要求がプリセット可能であ
る必要がないことで有利となる。生起するサブシーケン
スの蓄積の結果として、この回路は全シーケンスが起こ
る場合に自動的に初期化される。

【０００９】本発明によるＸ＞＝Ｎである逐次有限状態
マシン回路の好ましい実施例は、回路が入力信号の（Ｘ
−Ｎ）個の最近の値あるいはその１対１表現である値の
蓄積のために（Ｘ−Ｎ）個の別の双安定要素を具え、該
回路はまたＸ−Ｎ＜Ｊ＜＝Ｘである入力信号のＸ値の所
与のシーケンスの長さＪを有するサブシーケンス｛ｃ（
０），ｃ（１），．．．，ｃ（Ｊ−１）｝の生起に応じ
て、毎回第１のＪ−Ｘ＋Ｎ個の双安定要素ＦＦ（１），
．．．，ＦＦ（Ｊ−Ｘ＋Ｎ）が上記のサブシーケンスの
１対１表現であるＪ−Ｘ＋Ｎ値の表示シーケンスを取る
ようにし、有限状態マシンの状態の表現の割り当ては第
１のＪ−Ｘ＋Ｎ値に関してＪ−Ｘ＋Ｎ値の表示シーケン
スに対応する双安定要素の論理値の組合せによって状態
が表されるようになっていることを特徴としている。こ
のＦＳＭは回路のフリップフロップにどんな未使用状態
も起こることができないという追加の利点を有している
。

【００１０】Ｘ＜Ｎである本発明による逐次有限状態マ
シン回路の別の実施例は、回路が１＜＝Ｊ＜＝Ｘである
入力信号のＸ値の所与のシーケンスの長さＪを有するサ
ブシーケンス｛ｃ（０），ｃ（１），．．．，ｃ（Ｊ−
１）｝の生起に応じて、毎回第１のＪ個の双安定要素Ｆ
Ｆ（１），．．．，ＦＦ（Ｊ）が上記のサブシーケンス
の１対１表現であるＪの表示シーケンスを取るようにし
、有限状態マシンの状態の表現の割り当ては第１のＪ値
に関してＪ値の表示シーケンスに対応する双安定要素の
論理値の組合せによって状態が表現されるようになって
おり、追加の論理回路は入力信号のＸ値の全シーケンス
の生起に応じて、双安定要素ＦＦ（Ｘ＋１），．．．，
ＦＦ（Ｎ）が静止状態の論理値に対応する値を取ること
を特徴としている。入力信号の所与のシーケンスの長さ
がフリップフロップの数より小さいこのタイプの回路に
対して、初期化が追加のフリップフロップ無しに実現さ
れることで付加的利点が得られる。

【００１１】本発明を図面を参照して詳細に説明する。

【００１２】

【実施例】その状態遷移が図１に示された逐次有限状態
マシンを参照して本発明を今後詳細に説明する。ＦＳＭ
は１６個の状態と種々の遷移を有し、その遷移の間でそ
れはクロツク信号と入力信号により制御される。この場
合、入力信号は２値タイプ（「０」あるいは「１」）で
ある。一般的に言って、入力信号はさらに多くのビット
からなっていてもよい。例えば縁部となる各位置のクロ
ツク信号により規定される時点で、有限状態マシンは次
の状態に切り替わる。数１を持つ状態は値「１」を有す
る５個の連続入力信号のシーケンスの場合に吸収され、
入力信号の最後の５個の１の後で任意の静止状態から静
止状態１が到達される。この場合の入力信号｛ｃ（０）
，ｃ（１），．．．，ｃ（Ｘ−１）｝のＸ値の所与のシ
ーケンスは以下のように｛「１」，「１」，「１」，「
１」，「１」｝；Ｘ＝５およびＮ＝４のようになる。こ
れらの値は単に一例として選ばれ、他の選択もまた可能
であることは明らかであろう。この逐次有限状態マシン
は４個の双安定要素あるいはフリップフロップ（２の冪
乗４は１６個の可能な状態を含んでいる）と、状態間の
正しい遷移を実現する１組の組合せ論理によって実現で
きる。

【００１３】この目的で要求された組合せ論理の組の正
確な構成は例えば英国のマンバース・ストリート・バス
・ビーエイ１　　アイピーエックス、２０（２０　Ｍａ
ｎｖｅｒｓ　ＳｔｒｅｅｔＢａｔｈ　ＢＡ１　ＩＰＸ，
　Ｕｎｉｔｅｄ　Ｋｉｎｇｄｏｍ）のプラクシス・シス
テムズ・ピーエルシー（ＰＲＡＸＩＳ　Ｓｙｓｔｅｍｓ
　ＰＬＣ）からのソフトウエアパッケージ，ローカム（
ＬＯＣＡＭ　）を用いて自動的に発生でき、かつ最適化
できる。ＦＳＭ回路は図２に示され、ここでＦＦ（１）
からＦＦ（４）と番号の付けられた４個のフリップフロ
ップが接続され、入力信号ＣＳと状態遷移の速度を制御
するクロック信号ＣＫを受信する１組の組合せ論理ＣＬ
が後に連結されている。

【００１４】この回路は例えばユーザーズ・マニュアル
，参照番号１４７７３、１９８８年５月に記載されたオ
ランダ国、２１３２　　エッチアール・フーフドープ（
２１３２　　ＨＲ　　Ｈｏｏｆｄｄｏｒｐ　）、メンタ
ー・グラヒクス・ビー・ベー（Ｍｅｎｔｏｒ　Ｇｒａｐ
ｈｉｃｓ　Ｂ．　Ｖ．　）からのクイックシム（ＱＵＩ
ＣＫＳＩＭ）のような論理ディジタルシミュレータを用
いてシュミレートできる。

【００１５】シミュレータはフリップフロップ接続と論
理、状態および可能な遷移のような回路に関するデータ
によりフィードされる。それに基づいて、シミュレータ
は回路行動をシュミレートする。シュミレーションの始
めに（パワーアップ）、ＦＳＭは任意の状態にあり、フ
リップフロップの内容はシミュレータに対して未知であ
る。シミュレータは以前の制御信号を「想起（ｒｅｍｅ
ｍｂｅｒ）」できない。それは計算により未知の状態を
放棄するように利用できるには不十分なデータを有して
いる。 このように、ＦＳＭの状態は次のクロック信号の後で未
知のままでいる。従って自己開始行動はシュミレートで
きない。このようにシュミレーション能力が制限される
理由は、シミュレータが３つの論理状態、低（「０」）
、高（「１」）および未知（「Ｘ」）を有していること
からなっている。未知の値「Ｘ」の数は例えば「０」と
「Ｘ」がアンドゲートに印加される場合には低減できる
。その結果は明確に「０」であろう。同じ結果は「１」
と「Ｘ」をオアゲートに印加することにより達成できる
。その結果は明確に「１」である。しかしアンドゲート
に印加された「１」と「Ｘ」は再び「Ｘ」を生成する。

【００１６】ＦＳＭが信号を回路の内部点に強制するこ
とによりシュミレーションの始めで既知の状態に設定で
きないことは明らかであろう。しかしこれらの内部点へ
の物理的なアクセスはしばとば非常に困難である。さら
に、ユーザーはＦＳＭが初期化されなければならず、か
ついかにしてこれをなすべきかを知る必要がある。

【００１７】シミュレータがＦＳＭの実際の行動を正確
にシュミレートしないという問題はハードウエアの適用
によりうまく解決できる。１＜＝Ｊ＜＝Ｘであるサブシ
ーケンス｛ｃ（０），．．．，ｃ（Ｊ−１）｝の（一時
）蓄積、あるいは１対１表現であるサブシーケンス（例
えば論理的補数）の（一時）蓄積はステップで未知の状
態から既知の状態への遷移をシミュレータが実現できる
追加の情報をシミュレータに供給する。この点に関する
種々の可能性は上に規定されたＦＳＭを参照して説明さ
れよう。

【００１８】図３は本発明によるＦＳＭ回路の１実施例
を示している。４個の追加のフリップフロップＳＲＦ（
１），．．．，ＳＲＦ（４）が図２の回路に付加されて
おり、これらのフリップフロップは入力信号ＣＳの４つ
の先行値が蓄積できるシフトレジスタを形成するように
連結されている。追加のフリップフロップＳＲＦ（１）
，．．．，ＳＲＦ（４）の出力と入力ＣＳの現行入力信
号は復号器サブ回路（この場合にはナンドゲートからな
る）に印加され、それは入力信号の所与のシーケンスの
生起（この場合にはもし５個の入力が論理「１」である
なら排他的に論理「０」となる）に関して検出信号ＳＥ
Ｔを形成する。この検出信号ＳＥＴは回路の状態を含む
フリップフロップＦＦ（１），．．．，ＦＦ（４）にプ
リセット信号として印加される。これらのフリップフロ
ップはこの目的でプリセット可能でなければならない。 この解決法はＸ，Ｎの任意の選択と、吸収となるシーケ
ンスに使用できる。

【００１９】実際に、Ｘの値はしばしばＮの値より大き
いかあるいはそれに等しいであろう。この条件を満足す
る回路に対して別の解決法が存在する。ＦＳＭの状態に
バイナリ表現の適当な割り当てにより、かつ追加の論理
の使用により、サブシーケンスの生起は既に存在するフ
リップフロップに「暗黙のうちに（ｉｍｐｌｉｃｉｔｌ
ｙ）」蓄積できる。図１から明らかなように、ＦＳＭの
現行状態は第１論理「１」の生起の後では状態１，３，
４，９，１０，１３，１４，１５，１６のいずれか１つ
のみであり得る。第２論理「１」の形の入力信号の生起
の後では、状態は１，３，４，１５，１６のいずれかで
あろう。第３論理「１」入力信号の後では、状態は１，
３，４のいずれかであろう。第４論理「１」入力信号の
後では、状態は１かあるいは４であり、そして入力信号
として第５論理「１」の後では、状態は明確に１である
。

【００２０】１つのフリップフロップＦＦ（５）が追加
され、Ｘ−Ｎ＝５−４＝１となる。１＜＝Ｊ＜＝Ｘ＝５
の信号である少なくともＪ個の論理１の形をした入力信
号の後ではフリップフロップＦＦ（Ｊ）の値が論理「１
」であることを保証する別の論理回路の追加により、フ
リップフロップの内容は５個の１の形をした入力信号の
後で自動的に「１１１１１」となる。従って、表示シー
ケンスはそれ自身生起するサブシーケンスである。ＦＳ
Ｍの状態のバイナリ表現の割り当ては以下のようになっ
ている。少なくともＪ個の１の形をした入力信号の丁度
後で到達できる状態はＪ個の１で始まり、例えば状態１
５は「１１０００」となる。この割り当ては追加の論理
が、許されない状態遷移を含まないことを保証し、追加
の論理回路により生じた遷移は表現されたＦＳＭと正確
に一致する。入力信号として１を連続的に供給すること
により、値「Ｘ」はシミュレータに既知の値に変換され
る。入力信号としての別の「１」は、引き続くフリップ
フロップがもはや値「未知（ｕｎｋｎｏｗｎ　）」を有
さなくて値「１」を有することをシミュレータが知るこ
とを保証する。従って、５個の１の形をした入力信号の
後で、フリップフロップはシミュレータに対して値「１
１１１１」を有し、自己開始は事実である。もちろん双
安定要素の組の番号付け（ｎｕｍｂｅｒｉｎｇ）は不適
切である。

【００２１】関連遷移を実現する論理は再び自動的に発
生できる。１以上のクロック期間の入力信号の蓄積を必
要としなくてこの初期化が実現できる事実は以下のよう
に理解できる。 ＦＦ（１）は入力信号として少なくとも１つの「１」の
後で「１」である。 ＦＦ（２）は入力信号として少なくとも２つの論理１の
後で「１」である。．．． ＦＦ（５）は入力信号として少なくとも５つの論理１の
後で「１」である。と言うことは次のことに等価である
。 ＦＦ（１）は現行の入力信号１の後で「１」である。 ＦＦ（２）は現行の入力信号１と、ＦＦ（１）が「１」
である後で「１」である。．．． ＦＦ（５）は現行の入力信号１と、ＦＦ（１）が「１」
、ＦＦ（２）が「１」および．．．およびＦＦ（４）が
「１」である後で「１」である。 このようにシミュレータはフリップフロップの現行の値
と入力信号と所与の状態遷移から初期化を推定できる。

【００２２】元の４個のフリップフロップの代わりに５
個のフリップフロップを使用して、回路はこのようにシ
ミュレートできる。５個のフリップフロップの使用は使
用されない状態を意味し、従って遷移を実現する論理は
また使用されない状態に対して動作しなければならない
。

【００２３】上の２つの解決法の組合せは図４に例示さ
れている。１個の追加のフリップフロップＦＦ（０）（
Ｘ−１＝１のため）が図２に示された回路に付加されて
いる。この追加のフリップフロップはクロック信号ＣＫ
に、入力としての入力信号ＣＳに、そして組合せ論理Ｃ
Ｌに接続された出力ｃ（０）に接続され、かつ先行クロ
ック期間の間に入力信号の値の蓄積に役立っている。 ＸあるいはＮの別の選択に対して、特にもしＸ＞Ｎ＋１
なら、より多くのフリップフロップが追加される（Ｘ−
Ｎ＞１）。その場合にはそれらは入力信号の最近の値の
蓄積に使用される。追加の組合せ論理とＦＳＭの状態へ
のバイナリ表現の割り当ては生起するサブシーケンス（
この場合には１つ以上の連続論理１）が追加のフリップ
フロップに蓄積されるようになっており、そしてもしそ
れらが元のフリップフロップで上記のサブシーケンスを
もはや含めないならそうである。ここで表示シーケンス
はこのように再びサブシーケンスそれ自身である。

【００２４】図５はこのＦＳＭの状態の表現の可能な割
り当てを例示する表を示している。吸収状態１は表現「
１１１１」に割り当てられ、状態４は「１１１０」であ
り、状態３は「１１０１」であり（また「１１００」に
もなろう）、そして状態１５と１６はそれぞれ「１０１
１」と「１０１０」である（それらは何時でも論理１で
始まらなければならない）。他の状態に対して何の制限
も存在しない。これは次のことを満足する。ＦＦ（１）
は入力信号として２個の１の後で「１」である。ＦＦ（
２）は入力信号として２個の１と、ＦＦ（１）が「１」
である後で「１」である。ＦＦ（３）は入力信号として
２個の１と、ＦＦ（１）が「１」であり、ＦＦ（２）が
「１」である後で「１」である。ＦＦ（４）は入力信号
として２個の１と、ＦＦ（１）が「１」、ＦＦ（１）が
「１」、ＦＦ（３）が「１」である後で「１」である。 入力信号として５個の１の後で、シミュレータに対する
フリップフロップの内容は従って自動的に「１１１１」
であり、自己開始である。関連遷移を実現する論理は自
動的に発生でき、かつ再び最適化される。

【００２５】この実施例は以下の利点を提供する。すな
わち、プリセット可能なフリップフロップが要求されず
、復号論理が要求されず、第１の解決法よりも少ないフ
リップフロップが要求され、そして使用されない状態は
起こらず、従って組合せ論理に関して追加の要件が課せ
られない。入力信号の「１１１１１」の形をした所与の
シーケンスに対して、追加の論理による表現の割り当て
に関して課せられた要件は役に立たないことに注意すべ
きである。少なくともＪ個の１の後で到達すべき状態の
数は２の（Ｘ−Ｊ）冪乗より大きくないであろう。別の
ＦＳＭにおいて、例えば「１０１０１０．．．．」のよ
うな吸収となる別のシーケンスもまた可能であり、吸収
状態が放棄される場合には排他的オアゲートがそれを決
定する。

【００２６】図６は要求された追加の論理の可能な具体
化を示し（簡単のためにクロック信号の接続は省略され
ている）、入力信号ＣＳは先行入力信号の蓄積のために
ＦＦ（０）に印加されている。ＦＦ（０）の出力とＣＳ
はアンドゲートＡ１に印加され、その出力はその入力端
子が組合せ論理ＣＬのブロックの出力にまた接続されて
いるオアゲートＥ１に接続されている。ゲートＥ１の出
力はその出力がＡ１の出力と共にアンドゲートＡ２に印
加されているＦＦ（４）の入力端子に接続されている。 アンドゲートＡ２の出力はその入力端子がまたＣＬに接
続されているオアゲートＥ２に印加されている。ゲート
Ｅ２の出力はＦＦ（３）に印加されている。この構成は
他のフリップフロップに全く同様に続いている。入力信
号として第１の「１」はＦＦ（０）に蓄積され、第２の
「１」はゲートＡ１の出力に、従ってＦＦ（４）に「１
」を生成し、それはゲートＥ１の別の入力端子の値にか
かわらずそうである。入力信号として第３の「１」はま
たＦＦ（３），ＦＦ（４）に「１」を生成し、ＦＦ（０
）もまた値「１」を保持している。第４および第５の「
１」はまた最後の２つのフリップフロップを「１」にし
ている。この追加論理の付加の後で論理の総量が地頭的
に発生でき、かつ再び最適化できることに注意すべきで
ある。

【００２７】図７は本発明による回路を具えるディジタ
ル集積回路を示している。このディジタルＩＣは制御信
号あるいは入力信号ＣＳ、クロック信号ＣＫ、テストデ
ータ入力ＴＤＩおよびテストデータ出力ＴＤＯを供給す
る接続を具えている。この回路はまた組合せ論理（ハッ
チされた領域）に接続された双安定要素のレジスタＢＩ
ＳＴと走査レジスタＳＣＡＮと、境界走査セル（Ｂｏｕ
ｎｄａｒｙ　Ｓｃａｎ　ｃｅｌｌｓ　）ＢＳＣ、別のレ
ジスタＩＮＳＴ，ＢＹＰ，ＩＤ、マルチプレクサＭＵＸ
および本発明による有限状態マシン回路ＦＳＭを具えて
いる。境界走査テスト（Ｂｏｕｎｄａｒｙ　Ｓｃａｎ　
Ｔｅｓｔ）のこれ以上の情報はドイツ国公開特許第ＤＥ
−３７２７７２３−Ａ１　号を参照されたい。ＦＳＭは
レジスタの状態遷移を決定する。表面マウント技術で構
成されたそのようなＩＣのテスト可能性は本質的に重要
である。

【００２８】遷移論理に関して殆ど制限を課すことなく
、少量の冗長論理が付加され、かつ状態の表現のスマー
トな割り当てが実現される場合に、有限状態マシン回路
は十分シミュレートできる。集積回路において、このこ
とは僅かの追加チップ表面面積のみを使用して実現でき
る。

【図面の簡単な説明】

【図１】図１は有限状態マシンの状態遷移図を示してい
る。

【図２】図２は適切な１つの回路を示している。

【図３】図３は本発明によるＦＳＭ回路の第１の実施例
を示している。

【図４】図４は本発明によるＦＳＭ回路の好ましい１実
施例を示している。

【図５】図５は有限状態マシンの状態の表現の割り当て
を例示する表を示している。

【図６】図６は追加の論理の可能な具体化によるＦＳＭ
回路を示している。

【図７】図７は本発明による回路を具えるディジタル集
積回路を示している。

Claims (6)

【特許請求の範囲】
1. 【請求項１】　　１組のＮ個の双安定要素｛ＦＦ（１）
   ，．．．，ＦＦ（Ｎ）｝とそれに接続された１組の組合
   せ論理を具える逐次有限状態マシン回路であって、双安
   定要素の論理値の組合せは有限状態マシンの状態を表す
   回路状態を規定し、該回路は組合せ論理、回路の現行状
   態、および入力信号の影響の下でクロック信号により決
   定される時点で次の状態に切り替わり、組合せ論理の組
   が回路の有限状態マシンの状態間の遷移を実現するもの
   において、入力信号のＸ値の所与のシーケンスで起こる
   長さＪを有する各サブシーケンス｛ｃ（０），ｃ（１）
   ，．．．，ｃ（Ｊ−１）｝でｃ（０）により開始する入
   力信号｛ｃ（０），ｃ（１），．．．，ｃ（Ｘ−１）｝
   のＸ値の所与のシーケンスによって静止状態が任意の状
   態から到達され、ここで１＜＝Ｊ＜＝Ｘであるか、ある
   いはサブシーケンスが回路に蓄積されているその１対１
   表現である長さＪを有するかであることを特徴とする逐
   次有限状態マシン回路。
2. 【請求項２】　　Ｎ個の双安定要素がプリセット可能で
   あり、入力信号の（Ｘ−１）個の最近の値あるいはその
   １対１表現である値を蓄積するために回路がシフトレジ
   スタとして連結された（Ｘ−１）個の別の双安定要素を
   備え、かつ入力信号とシフトレジスタの（Ｘ−１）個の
   双安定素子によってフィードされた復号論理を備え、該
   論理は入力信号のＸ値の所与のシーケンスの生起に関す
   る検出信号を形成し、上記の検出信号がＮ個のプリセッ
   ト可能な双安定素子にプリセット信号として印加される
   ことを特徴とする請求項１に記載の逐次有限状態マシン
   回路。
3. 【請求項３】　　回路が（Ｘ−Ｎ）個の別の双安定要素
   ＦＦ（Ｎ＋１），．．．，ＦＦ（Ｘ）と追加の組合せ論
   理を具え、該組合せ論理は１＜＝Ｊ＜＝Ｘである入力信
   号のＸ値の所与のシーケンスの長さＪを有するサブシー
   ケンス｛ｃ（０），ｃ（１），．．．，ｃ（Ｊ−１）｝
   の生起に応じて、毎回第１のＪ個の双安定要素ＦＦ（１
   ），．．．，ＦＦ（Ｊ）が上記のサブシーケンスの１対
   １表現であるＪ値の表示シーケンスを取るようにし、有
   限状態マシンの状態の表現の割り当ては第１のＪ値に関
   してＪ値の表示シーケンスに対応する双安定要素の論理
   値の組合せによってその状態が表されるようになってい
   ることを特徴とするＸ＞＝Ｎである請求項１に記載の逐
   次有限状態マシン回路。
4. 【請求項４】　　回路が入力信号の（Ｘ−Ｎ）個の最近
   の値あるいはその１対１表現である値の蓄積のために（
   Ｘ−Ｎ）個の別の双安定要素を具え、該回路はまたＸ−
   Ｎ＜Ｊ＜＝Ｘである入力信号のＸ値の所与のシーケンス
   の長さＪを有するサブシーケンス｛ｃ（０），ｃ（１）
   ，．．．，ｃ（Ｊ−１）｝の生起に応じて、毎回第１の
   Ｊ−Ｘ＋Ｎ個の双安定要素ＦＦ（１），．．．，ＦＦ（
   Ｊ−Ｘ＋Ｎ）が上記のサブシーケンスの１対１表現であ
   るＪ−Ｘ＋Ｎ値の表示シーケンスを取るようにし、有限
   状態マシンの状態の表現の割り当ては第１のＪ−Ｘ＋Ｎ
   値に関してＪ−Ｘ＋Ｎ値の表示シーケンスに対応する双
   安定要素の論理値の組合せによって状態が表されるよう
   になっていることを特徴とするＸ＞＝Ｎである請求項１
   に記載の逐次有限状態マシン回路。
5. 【請求項５】　　回路が１＜＝Ｊ＜＝Ｘである入力信号
   のＸ値の所与のシーケンスの長さＪを有するサブシーケ
   ンス｛ｃ（０），ｃ（１），．．．，ｃ（Ｊ−１）｝の
   生起に応じて、毎回第１のＪ個の双安定要素ＦＦ（１）
   ，．．．，ＦＦ（Ｊ）が上記のサブシーケンスの１対１
   表現であるＪの表示シーケンスを取るようにし、有限状
   態マシンの状態の表現の割り当ては第１のＪ値に関して
   Ｊ値の表示シーケンスに対応する双安定要素の論理値の
   組合せによって状態が表現されるようになっており、追
   加の論理回路は入力信号のＸ値の全シーケンスの生起に
   応じて、双安定要素ＦＦ（Ｘ＋１），．．．，ＦＦ（Ｎ
   ）が静止状態の論理値に対応する値を取ることを特徴と
   するＸ＜Ｎである請求項１に記載の逐次有限状態マシン
   回路。
6. 【請求項６】　　請求項１から５のいずれか１つに記載
   の逐次有限状態マシン回路を具える集積回路。