JPH04214615A - 半導体デバイスの製造方法 - Google Patents
半導体デバイスの製造方法Info
- Publication number
- JPH04214615A JPH04214615A JP3039042A JP3904291A JPH04214615A JP H04214615 A JPH04214615 A JP H04214615A JP 3039042 A JP3039042 A JP 3039042A JP 3904291 A JP3904291 A JP 3904291A JP H04214615 A JPH04214615 A JP H04214615A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- silicon oxide
- oxide layer
- silicon
- polycrystalline
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 10
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 41
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 31
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 238000010438 heat treatment Methods 0.000 claims abstract description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 13
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 13
- 239000010703 silicon Substances 0.000 claims abstract description 13
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims abstract description 7
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 16
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 16
- 238000000034 method Methods 0.000 claims description 15
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 claims description 10
- 229910002092 carbon dioxide Inorganic materials 0.000 claims description 5
- 239000001569 carbon dioxide Substances 0.000 claims description 5
- 238000002844 melting Methods 0.000 claims 1
- 230000008018 melting Effects 0.000 claims 1
- 239000013078 crystal Substances 0.000 abstract description 5
- 230000000593 degrading effect Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 62
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- 229910052786 argon Inorganic materials 0.000 description 2
- 229910021419 crystalline silicon Inorganic materials 0.000 description 2
- 238000010894 electron beam technology Methods 0.000 description 2
- 238000001953 recrystallisation Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000011247 coating layer Substances 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 238000013532 laser treatment Methods 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 238000007669 thermal treatment Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
- H01L21/02683—Continuous wave laser beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02488—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02494—Structure
- H01L21/02496—Layer structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02587—Structure
- H01L21/0259—Microstructure
- H01L21/02598—Microstructure monocrystalline
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02689—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using particle beams
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising semiconducting material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/093—Laser beam treatment in general
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/154—Solid phase epitaxy
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Materials Engineering (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【0001】
【産業上の利用分野】本発明は、多結晶質または非晶質
シリコン層を、単結晶質シリコン基板上の酸化珪素層上
に設け、酸化珪素層における開口を介してシリコン基板
と接触させ、熱を開口において集中するための手段の存
在下熱処理により少くとも開口において単結晶質層に転
換する半導体デバイスの製造方法に関するものである。
シリコン層を、単結晶質シリコン基板上の酸化珪素層上
に設け、酸化珪素層における開口を介してシリコン基板
と接触させ、熱を開口において集中するための手段の存
在下熱処理により少くとも開口において単結晶質層に転
換する半導体デバイスの製造方法に関するものである。
【0002】
【従来の技術】上記の種類の方法は、米国特許第4,5
92,799 号により知られている。酸化珪素層上の
多結晶質または非晶質層の再結晶により単結晶質シリコ
ン層を形成する方法は、現在の技術水準で知られている
。
92,799 号により知られている。酸化珪素層上の
多結晶質または非晶質層の再結晶により単結晶質シリコ
ン層を形成する方法は、現在の技術水準で知られている
。
【0003】
【発明が解決しようとする課題】この方法は誘導された
高い基板温度および熱勾配のために基板が損傷を受ける
。これにより半導体デバイスおよび基板に存在する回路
の特性が悪化する。再結晶における他の問題は、多結晶
質または非晶質層上にしばしば存在する被覆酸化珪素層
の下でシリコン物質移動が起って単結晶質シリコン層が
均一な厚さで形成されないことである。第3の問題は次
の通りである。上記米国特許の方法では、熱を集中する
手段が金属珪化物から成り、これは供給するのが複雑で
時間がかかり高価で特に高い温度で汚染する。本発明の
目的は、特に上記問題を殆どなくすことにある。
高い基板温度および熱勾配のために基板が損傷を受ける
。これにより半導体デバイスおよび基板に存在する回路
の特性が悪化する。再結晶における他の問題は、多結晶
質または非晶質層上にしばしば存在する被覆酸化珪素層
の下でシリコン物質移動が起って単結晶質シリコン層が
均一な厚さで形成されないことである。第3の問題は次
の通りである。上記米国特許の方法では、熱を集中する
手段が金属珪化物から成り、これは供給するのが複雑で
時間がかかり高価で特に高い温度で汚染する。本発明の
目的は、特に上記問題を殆どなくすことにある。
【0004】
【課題を解決するための手段】従って本発明において、
序文に記載した方法は、熱処理前に多結晶質または非晶
質のシリコン層に第2酸化珪素層、第2多結晶質または
非晶質シリコン層および被覆層の形態で上記手段を設け
ること、および第2酸化珪素層に、第2酸化珪素層の残
りの部分の厚さより薄い厚さを、第1酸化珪素層の開口
において与えること並びに転換した第1シリコン層に熱
処理後回路素子を設けることを特徴とする。本発明は特
に、上記問題が上記の付加的層により回避されることを
認知したことに基づく。相互の頂部における2層の多結
晶質または非晶質シリコン層を同時に再結晶する場合に
は、下層(第1層)は極めて平坦なままで、大きい結晶
を生ずることを見出した。特に、開口上の薄い酸化物に
よって一層大なる熱流が生じ、これにより第1酸化珪素
層における開口の存在によって生ずる熱損失を補償する
ことができる。基板の損傷は生じない。或いはまた、本
発明の方法において熱を集中するための手段は、標準の
技術的方法によって形成することができる。熱処理にお
けるシリコン滴の形成は、被覆層により回避される。被
覆層は例えば酸化珪素から成る。好ましくは、開口に、
でき得れば長さ方向において中断することができる長く
て狭い溝の形状を与える。溝の方向に対して〔100〕
または〔110〕の方向を選ぶのが好ましい。熱処理は
レーザーによって実施するのが好ましい。この場合、比
較的厚い被覆層を使用することができる。連続波二酸化
炭素レーザーを使用して特に良好な結果を得ることがで
きる。生成する溶融スポットはこの方法で溝方向に移動
させられる。比較的薄い第1多結晶質または非晶質シリ
コン層を用い、比較的厚い主として高い電圧および出力
の半導体デバイスとしてサブミクロンのMOSTデバイ
スをつくることができる。
序文に記載した方法は、熱処理前に多結晶質または非晶
質のシリコン層に第2酸化珪素層、第2多結晶質または
非晶質シリコン層および被覆層の形態で上記手段を設け
ること、および第2酸化珪素層に、第2酸化珪素層の残
りの部分の厚さより薄い厚さを、第1酸化珪素層の開口
において与えること並びに転換した第1シリコン層に熱
処理後回路素子を設けることを特徴とする。本発明は特
に、上記問題が上記の付加的層により回避されることを
認知したことに基づく。相互の頂部における2層の多結
晶質または非晶質シリコン層を同時に再結晶する場合に
は、下層(第1層)は極めて平坦なままで、大きい結晶
を生ずることを見出した。特に、開口上の薄い酸化物に
よって一層大なる熱流が生じ、これにより第1酸化珪素
層における開口の存在によって生ずる熱損失を補償する
ことができる。基板の損傷は生じない。或いはまた、本
発明の方法において熱を集中するための手段は、標準の
技術的方法によって形成することができる。熱処理にお
けるシリコン滴の形成は、被覆層により回避される。被
覆層は例えば酸化珪素から成る。好ましくは、開口に、
でき得れば長さ方向において中断することができる長く
て狭い溝の形状を与える。溝の方向に対して〔100〕
または〔110〕の方向を選ぶのが好ましい。熱処理は
レーザーによって実施するのが好ましい。この場合、比
較的厚い被覆層を使用することができる。連続波二酸化
炭素レーザーを使用して特に良好な結果を得ることがで
きる。生成する溶融スポットはこの方法で溝方向に移動
させられる。比較的薄い第1多結晶質または非晶質シリ
コン層を用い、比較的厚い主として高い電圧および出力
の半導体デバイスとしてサブミクロンのMOSTデバイ
スをつくることができる。
【0005】
【実施例】本発明を、図面を参照して実施例につき説明
する。本例は多結晶質若しくは非晶質酸化珪素層3を、
単結晶質シリコン基板1上の酸化珪素層2上に設け、酸
化珪素層2における1個または数個の開口を介してシリ
コン基板1と接触させる、半導体デバイスの製造方法に
関するものである。層3は開口4において熱を集中させ
るための手段の存在下で少くとも開口4において熱処理
により単結晶層に転換させる。本発明において、これ等
の手段は第2酸化珪素層5、第2多結晶質または非晶質
シリコン層6、および被覆層7から成り、第2酸化珪素
層5は開口4における厚さを第2酸化珪素層5の残りの
部分の厚さより薄くする。熱処理後、転換した第1シリ
コン層3に回路素子(図示せず)を設ける。基板1、層
2,3,5,6および7並びに開口4は常法で設ける。 従って、n形単結晶シリコン基板を基板1に使用する。 層2は1μm の幅の開口4を有する厚さ1.2 μm
の酸化珪素層である。開口4において、それ自体既知
の選択エピタキシにより、開口4を層2の厚さまで単結
晶シリコンで満たす。層3は0.5 μm の厚さを有
する多結晶質または非晶質シリコン層である。層5は厚
さ1.0 μm の酸化珪素層で、開口4上に幅2μm
、厚さ0.5 μm の凹所を有する。層6は厚さ0.
5 μm の多結晶質または非晶質シリコン層で、層7
は厚さ1.0 μm の酸化珪素層である。長くて狭い
、できる限り中断した溝を開口4により形成する。溝の
方向は〔100〕または〔110〕方向であるのが好ま
しい。第1多結晶質または非晶質シリコン層3をレーザ
ー、例えば連続波二酸化炭素レーザーを用いる加熱処理
により開口4からエピタキシ再結晶する。二酸化炭素レ
ーザースポットは平均横断面が8μm に等しいガウス
形、または主横断面が例えば20μm の楕円形を有す
る。レーザー処理により生ずる溶融スポットは溝の方向
に移動させられる。本発明は記載した実施例に制限され
ないことは明らかである。或いはまた再結晶すべき層の
厚さは、例えば0.1 〜0.2 μm とすることが
できる。二酸化炭素レーザーの代りに、アルゴンレーザ
ーを用いることができ、或いは電子ビームによる熱処理
を用いることができ;層7は、アルゴンレーザー若しく
は電子ビームを使用する場合には更に薄くなくてはなら
ない。開口4に対しては楕円形以外の形状が可能である
ことは明らかである。また第3二酸化珪素層および第3
多結晶質若しくは非晶質シリコン層を用いることができ
、この場合同時に2層を再結晶することができる。
する。本例は多結晶質若しくは非晶質酸化珪素層3を、
単結晶質シリコン基板1上の酸化珪素層2上に設け、酸
化珪素層2における1個または数個の開口を介してシリ
コン基板1と接触させる、半導体デバイスの製造方法に
関するものである。層3は開口4において熱を集中させ
るための手段の存在下で少くとも開口4において熱処理
により単結晶層に転換させる。本発明において、これ等
の手段は第2酸化珪素層5、第2多結晶質または非晶質
シリコン層6、および被覆層7から成り、第2酸化珪素
層5は開口4における厚さを第2酸化珪素層5の残りの
部分の厚さより薄くする。熱処理後、転換した第1シリ
コン層3に回路素子(図示せず)を設ける。基板1、層
2,3,5,6および7並びに開口4は常法で設ける。 従って、n形単結晶シリコン基板を基板1に使用する。 層2は1μm の幅の開口4を有する厚さ1.2 μm
の酸化珪素層である。開口4において、それ自体既知
の選択エピタキシにより、開口4を層2の厚さまで単結
晶シリコンで満たす。層3は0.5 μm の厚さを有
する多結晶質または非晶質シリコン層である。層5は厚
さ1.0 μm の酸化珪素層で、開口4上に幅2μm
、厚さ0.5 μm の凹所を有する。層6は厚さ0.
5 μm の多結晶質または非晶質シリコン層で、層7
は厚さ1.0 μm の酸化珪素層である。長くて狭い
、できる限り中断した溝を開口4により形成する。溝の
方向は〔100〕または〔110〕方向であるのが好ま
しい。第1多結晶質または非晶質シリコン層3をレーザ
ー、例えば連続波二酸化炭素レーザーを用いる加熱処理
により開口4からエピタキシ再結晶する。二酸化炭素レ
ーザースポットは平均横断面が8μm に等しいガウス
形、または主横断面が例えば20μm の楕円形を有す
る。レーザー処理により生ずる溶融スポットは溝の方向
に移動させられる。本発明は記載した実施例に制限され
ないことは明らかである。或いはまた再結晶すべき層の
厚さは、例えば0.1 〜0.2 μm とすることが
できる。二酸化炭素レーザーの代りに、アルゴンレーザ
ーを用いることができ、或いは電子ビームによる熱処理
を用いることができ;層7は、アルゴンレーザー若しく
は電子ビームを使用する場合には更に薄くなくてはなら
ない。開口4に対しては楕円形以外の形状が可能である
ことは明らかである。また第3二酸化珪素層および第3
多結晶質若しくは非晶質シリコン層を用いることができ
、この場合同時に2層を再結晶することができる。
【図1】本発明の方法により製造する工程における半導
体デバイスの一部分の断面図である。
体デバイスの一部分の断面図である。
1 単結晶質シリコン基板
2 酸化珪素層
3 多結晶質または非晶質酸化珪素層4 開口
5 第2酸化珪素層
6 第2多結晶質または非晶質シリコン層7 被覆
層
層
Claims (6)
- 【請求項1】 多結晶質または非晶質シリコン層を、
単結晶質シリコン基板上の酸化珪素層上に設け、酸化珪
素層における開口を介してシリコン基板と接触させ、熱
を開口において集中するための手段の存在下熱処理によ
り少くとも開口において単結晶質層に転換する半導体デ
バイスの製造方法において、熱処理前、多結晶質または
非晶質シリコン層に、第2酸化珪素層、第2多結晶質ま
たは非晶質シリコン層および被覆層の形態で上記手段を
設け、第2酸化珪素層に、第2酸化珪素層の残りの部分
の厚さより薄い厚さを第1酸化珪素層の開口において与
え、転換した第1シリコン層に熱処理後回路素子を設け
ることを特徴とする半導体デバイスの製造方法。 - 【請求項2】 開口に長くて狭い溝の形状を与えるこ
とを特徴とする請求項1記載の方法。 - 【請求項3】 開口を長さ方向で中断することを特徴
とする請求項2記載の方法。 - 【請求項4】 溝の方向として〔100〕または〔1
10〕方向を選定することを特徴とする請求項2または
3記載の方法。 - 【請求項5】 熱処理をレーザーにより実施し、溶融
スポットを溝の方向において移動させることを特徴とす
る請求項2,3または4記載の方法。 - 【請求項6】 連続波二酸化炭素レーザーを用いるこ
とを特徴とする請求項5記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
NL9000324A NL9000324A (nl) | 1990-02-12 | 1990-02-12 | Werkwijze voor het vervaardigen van een halfgeleiderinrichting. |
NL9000324 | 1990-02-12 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04214615A true JPH04214615A (ja) | 1992-08-05 |
Family
ID=19856575
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3039042A Pending JPH04214615A (ja) | 1990-02-12 | 1991-02-12 | 半導体デバイスの製造方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US5057452A (ja) |
EP (1) | EP0442565A1 (ja) |
JP (1) | JPH04214615A (ja) |
KR (1) | KR910016046A (ja) |
NL (1) | NL9000324A (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2682128B1 (fr) * | 1991-10-08 | 1993-12-03 | Thomson Csf | Procede de croissance de couches heteroepitaxiales. |
US5436197A (en) * | 1993-09-07 | 1995-07-25 | Motorola, Inc. | Method of manufacturing a bonding pad structure |
DE102013109163B4 (de) | 2013-08-23 | 2022-05-12 | Helmholtz-Zentrum Berlin für Materialien und Energie Gesellschaft mit beschränkter Haftung | Verfahren zur Herstellung polykristalliner, 3D-Strukturen aufweisender Siliziumschichten gleichmäßiger Dicke |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4358326A (en) * | 1980-11-03 | 1982-11-09 | International Business Machines Corporation | Epitaxially extended polycrystalline structures utilizing a predeposit of amorphous silicon with subsequent annealing |
JPS6054277B2 (ja) * | 1981-08-08 | 1985-11-29 | 富士通株式会社 | 非単結晶半導体層の単結晶化方法 |
JPS59108313A (ja) * | 1982-12-13 | 1984-06-22 | Mitsubishi Electric Corp | 半導体単結晶層の製造方法 |
US4592799A (en) * | 1983-05-09 | 1986-06-03 | Sony Corporation | Method of recrystallizing a polycrystalline, amorphous or small grain material |
JPS61251113A (ja) * | 1985-04-30 | 1986-11-08 | Fujitsu Ltd | 非単結晶層の単結晶化方法 |
JPH084067B2 (ja) * | 1985-10-07 | 1996-01-17 | 工業技術院長 | 半導体装置の製造方法 |
JPS62160712A (ja) * | 1986-01-09 | 1987-07-16 | Agency Of Ind Science & Technol | 半導体装置の製造方法 |
US4915772A (en) * | 1986-10-01 | 1990-04-10 | Corning Incorporated | Capping layer for recrystallization process |
-
1990
- 1990-02-12 NL NL9000324A patent/NL9000324A/nl not_active Application Discontinuation
-
1991
- 1991-02-05 US US07/650,520 patent/US5057452A/en not_active Expired - Fee Related
- 1991-02-08 KR KR1019910002183A patent/KR910016046A/ko not_active Application Discontinuation
- 1991-02-08 EP EP91200256A patent/EP0442565A1/en not_active Withdrawn
- 1991-02-12 JP JP3039042A patent/JPH04214615A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
NL9000324A (nl) | 1991-09-02 |
KR910016046A (ko) | 1991-09-30 |
US5057452A (en) | 1991-10-15 |
EP0442565A1 (en) | 1991-08-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5310446A (en) | Method for producing semiconductor film | |
US4448632A (en) | Method of fabricating semiconductor devices | |
EP0235819B1 (en) | Process for producing single crystal semiconductor layer | |
US4514895A (en) | Method of forming field-effect transistors using selectively beam-crystallized polysilicon channel regions | |
Kawamura et al. | Recrystallization of Si on amorphous substrates by doughnut‐shaped cw Ar laser beam | |
US4596604A (en) | Method of manufacturing a multilayer semiconductor device | |
USRE33096E (en) | Semiconductor substrate | |
JPS5893221A (ja) | 半導体薄膜構造とその製造方法 | |
JPS6076118A (ja) | 半導体デバイスの製作法 | |
US4599133A (en) | Method of producing single-crystal silicon film | |
JPH04214615A (ja) | 半導体デバイスの製造方法 | |
JPH06140321A (ja) | 半導体薄膜の結晶化方法 | |
JPS6265317A (ja) | 半導体単結晶膜形成のためのウエハ構造 | |
JPH0770479B2 (ja) | 半導体装置の製造方法 | |
JP2631121B2 (ja) | 半導体薄膜のレーザー溶融再結晶化方法 | |
JPS62179112A (ja) | Soi構造形成方法 | |
JPS58180019A (ja) | 半導体基体およびその製造方法 | |
Tamura et al. | Laser-Induced Lateral, Vertically-Seeded Epitaxial Regrowth of Deposited Si Films over Various SiO2 Patterns | |
JPS59194422A (ja) | 半導体層の単結晶化方法 | |
JPS61201414A (ja) | シリコン単結晶層の製造方法 | |
JPS627114A (ja) | ビ−ムアニ−ル方法 | |
JPS60246622A (ja) | 半導体結晶層の製造方法 | |
JPS60123019A (ja) | 半導体装置の製造方法 | |
JPS61212012A (ja) | Soi構造形成方法 | |
JPS60117750A (ja) | 半導体装置の製造方法 |