JPH04213847A - Semiconductor integrated circuit device - Google Patents
Semiconductor integrated circuit deviceInfo
- Publication number
- JPH04213847A JPH04213847A JP6494491A JP6494491A JPH04213847A JP H04213847 A JPH04213847 A JP H04213847A JP 6494491 A JP6494491 A JP 6494491A JP 6494491 A JP6494491 A JP 6494491A JP H04213847 A JPH04213847 A JP H04213847A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- semiconductor integrated
- circuit chip
- substrate
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 87
- 239000000758 substrate Substances 0.000 claims abstract description 71
- 239000011261 inert gas Substances 0.000 claims abstract description 24
- 229910052751 metal Inorganic materials 0.000 claims abstract description 22
- 239000002184 metal Substances 0.000 claims abstract description 22
- 239000011888 foil Substances 0.000 claims abstract description 20
- 239000011347 resin Substances 0.000 claims description 28
- 229920005989 resin Polymers 0.000 claims description 28
- 238000007789 sealing Methods 0.000 abstract description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 12
- 238000010586 diagram Methods 0.000 description 11
- 230000005540 biological transmission Effects 0.000 description 9
- 239000011889 copper foil Substances 0.000 description 9
- 229920001721 polyimide Polymers 0.000 description 9
- 239000000853 adhesive Substances 0.000 description 6
- 230000001070 adhesive effect Effects 0.000 description 6
- 229910000679 solder Inorganic materials 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 239000000919 ceramic Substances 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910015365 Au—Si Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 239000002985 plastic film Substances 0.000 description 1
- 229920006255 plastic film Polymers 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
Description
【０００１】［発明の目的］[Object of the invention]
【０００２】0002
【産業上の利用分野】本発明は、半導体集積回路装置に
係り、特にエアブリッジ配線構造を有する半導体集積回
路を用いた半導体集積回路装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor integrated circuit device, and more particularly to a semiconductor integrated circuit device using a semiconductor integrated circuit having an air bridge wiring structure.
【０００３】0003
【従来の技術】近年、半導体集積回路の分野では、集積
化が進められており、入出力信号や電源電圧を供給する
ためのパッド数は益々増大し、動作速度の高速化は進む
一方である。[Background Art] In recent years, integration has been progressing in the field of semiconductor integrated circuits, the number of pads for supplying input/output signals and power supply voltage is increasing, and operating speeds are becoming faster. .
【０００４】例えば、ガリウム砒素（ＧａＡｓ）基板を
用いた電界効果トランジスタ（ＦＥＴ）を集積化して形
成され、１００ピコ秒程度のスイッチング速度で高速論
理動作をおこなうような半導体集積回路もある。For example, there is a semiconductor integrated circuit that is formed by integrating field effect transistors (FETs) using a gallium arsenide (GaAs) substrate and performs high-speed logic operations at a switching speed of about 100 picoseconds.
【０００５】ところで、このような半導体集積回路を超
高速で動作させるためには、その配線間寄生容量を小さ
くする必要がある。By the way, in order to operate such a semiconductor integrated circuit at extremely high speed, it is necessary to reduce the parasitic capacitance between the wirings.
【０００６】そこで、この配線間寄生容量を低減すべく
、従来から、基板上配線において配線間が交差する部分
に空間をもたせたエアブリッジ配線構造が提案されてい
る。このエアブリッジ配線構造をもつ半導体集積回路を
、樹脂パッケージ６内に実装する場合、図１０に示すよ
うに、基板１内に形成された電界効果トランジスタ２ａ
，２ｂ，２ｃ……間を接続する配線３ａ，３ｂ，３ｃ…
…間に空間４を設けたエアブリッジ配線構造の空間内に
樹脂６が侵入し、空間が潰れてしまい、寄生容量が増大
し、エアブリッジ配線構造とした効果が低減されてしま
う。In order to reduce this inter-wiring parasitic capacitance, an air bridge wiring structure has been proposed in which a space is provided between wirings on a substrate where the wirings intersect. When a semiconductor integrated circuit having this air bridge wiring structure is mounted in a resin package 6, as shown in FIG.
, 2b, 2c... Wirings 3a, 3b, 3c... connecting between them.
...The resin 6 enters into the space of the air bridge wiring structure in which the space 4 is provided, causing the space to collapse, increasing parasitic capacitance, and reducing the effectiveness of the air bridge wiring structure.
【０００７】[0007]
【発明が解決しようとする課題】このようにエアブリッ
ジ配線構造をもつ半導体集積回路を、樹脂パッケージ内
に実装する場合、エアブリッジ配線構造の空間内に樹脂
が侵入し、空間が潰れてしまい、寄生容量が増大し、エ
アブリッジ配線構造とした効果が低減されてしまうとい
う問題があった。[Problems to be Solved by the Invention] When a semiconductor integrated circuit having an air bridge wiring structure is mounted in a resin package, the resin may enter the space of the air bridge wiring structure, causing the space to collapse. There is a problem in that parasitic capacitance increases and the effectiveness of the air bridge wiring structure is reduced.
【０００８】このため、エアブリッジ配線構造をもつ半
導体集積回路は、樹脂モールドに比べて大幅にコストの
高いセラミックパッケージを用いており、これがコスト
の低減を阻む原因となっていた。[0008] For this reason, semiconductor integrated circuits having an air bridge wiring structure use ceramic packages, which are significantly more expensive than resin molded packages, and this has been a hindrance to cost reduction.
【０００９】本発明は、前記実情に鑑みてなされたもの
で、エアブリッジ配線構造をもつ半導体集積回路を低コ
ストで実装することを目的とする。The present invention has been made in view of the above-mentioned circumstances, and it is an object of the present invention to implement a semiconductor integrated circuit having an air bridge wiring structure at low cost.
【００１０】［発明の構成］[Configuration of the invention]
【００１１】[0011]
【課題を解決するための手段】そこで本発明の第１では
、可撓性フィルム基板上に形成された金属箔配線と、半
導体集積回路チップのパッドとをエアブリッジ配線の高
さよりも十分に大きい接続用の突起電極を介して接続す
るとともに、外側を樹脂封止するようにしている。[Means for Solving the Problems] Accordingly, in the first aspect of the present invention, the height of the metal foil wiring formed on the flexible film substrate and the pad of the semiconductor integrated circuit chip is sufficiently larger than the height of the air bridge wiring. Connection is made via a protruding electrode for connection, and the outside is sealed with resin.
【００１２】望ましくは、この金属箔配線側が半導体集
積回路チップのパッドと向かい合うようにしている。Preferably, the metal foil wiring side faces the pad of the semiconductor integrated circuit chip.
【００１３】望ましくは、金属箔配線上全体が絶縁性樹
脂膜で被覆されるようにしている。また、本発明の第２
では、エアブリッジ配線構造の半導体集積回路チップと
、接続用の電極を介して半導体集積回路チップのパッド
に接続される金属箔配線を備えた可撓性フィルム基板と
、相対向する位置にそれぞれ凹部を有し、両者によって
形成される空間内に、不活性ガスと共に前記半導体集積
回路チップを封止するように固着された第１および第２
の基板とを具備している。Preferably, the entire surface of the metal foil wiring is covered with an insulating resin film. Moreover, the second aspect of the present invention
Here, a semiconductor integrated circuit chip with an air bridge wiring structure, a flexible film substrate equipped with metal foil wiring connected to pads of the semiconductor integrated circuit chip via connection electrodes, and recesses at opposing positions, respectively. and a first and a second semiconductor integrated circuit chip fixed to each other so as to seal the semiconductor integrated circuit chip together with an inert gas in a space formed by the two.
It is equipped with a board.
【００１４】また、本発明の第３では、エアブリッジ配
線構造の半導体集積回路チップと、接続用の突起電極を
介して半導体集積回路チップのパッドに接続される金属
箔配線を備えた可撓性フィルム基板と、半導体集積回路
チップに対応する位置に凹部を有し、この凹部によって
形成される空間内に、不活性ガスと共に前記半導体集積
回路チップを封止するように固着された絶縁性基板とを
具備している。Further, in the third aspect of the present invention, a flexible semiconductor integrated circuit chip having a semiconductor integrated circuit chip having an air bridge wiring structure and a metal foil wiring connected to a pad of the semiconductor integrated circuit chip through a protruding electrode for connection. a film substrate; an insulating substrate having a recess at a position corresponding to the semiconductor integrated circuit chip; and an insulating substrate fixed so as to seal the semiconductor integrated circuit chip together with an inert gas in a space formed by the recess; Equipped with:
【００１５】[0015]
【作用】上記第１の構成によれば、半導体集積回路チッ
プのパッドとをエアブリッジ配線の高さよりも十分に大
きい接続用の突起電極を介して接続するようにしている
ため、突起電極によって半導体集積回路チップと可撓性
フィルム基板との間に形成される空間によってエアブリ
ッジ配線は良好に保護され、モールド樹脂が入り込むよ
うなこともない。[Operation] According to the first configuration, since the pads of the semiconductor integrated circuit chip are connected via the protruding electrodes for connection which are sufficiently larger than the height of the air bridge wiring, the protruding electrodes The air bridge wiring is well protected by the space formed between the integrated circuit chip and the flexible film substrate, and mold resin does not get into it.
【００１６】また、金属箔配線に突起電極を形成し、こ
の突起電極側が半導体集積回路チップのパッドと向かい
合うように形成すれば、装着が容易である上、樹脂に接
触するのは可撓性フィルム基板の裏面であるため、モー
ルド時における配線の劣化を防止することができる。Furthermore, if a protruding electrode is formed on the metal foil wiring, and the protruding electrode side is formed to face the pad of the semiconductor integrated circuit chip, mounting is easy, and the part that comes into contact with the resin is a flexible film. Since it is on the back side of the substrate, deterioration of the wiring during molding can be prevented.
【００１７】また、本発明の第２の構成によれば、第１
および第２の基板との間に形成される凹部内にエアブリ
ッジ配線構造の半導体集積回路チップがくるようにする
とともに、接続用の電極を介して半導体集積回路チップ
のパッドに金属箔配線が接続するように可撓性フィルム
基板を実装し、不活性ガスと共に封止するようにしてい
るため、この凹部によってエアブリッジ配線は保護され
、不活性ガスによって配線を保護することができる。
なお、この構造においても、接続用の電極としてエアブ
リッジ配線の高さよりも十分に大きく構成した突起電極
を用いることにより、エアブリッジ配線はより良好に保
護される。Further, according to the second configuration of the present invention, the first
The semiconductor integrated circuit chip with the air bridge wiring structure is placed in the recess formed between the second substrate and the second substrate, and the metal foil wiring is connected to the pad of the semiconductor integrated circuit chip via the connection electrode. Since a flexible film substrate is mounted and sealed together with an inert gas, the air bridge wiring is protected by this recess, and the wiring can be protected by the inert gas. Note that in this structure as well, the air bridge wiring can be better protected by using a protruding electrode configured to be sufficiently larger than the height of the air bridge wiring as a connection electrode.
【００１８】本発明の第３の構成によれば、半導体集積
回路チップに対応する位置に凹部を有する絶縁性基板を
用い、この凹部によって形成される空間内で接続用の突
起電極を介して半導体集積回路チップのパッドに金属箔
配線が接続するように可撓性フィルム基板を実装し、不
活性ガスと共に前記半導体集積回路チップおよび前記可
撓性フィルム基板の一部を封止するようにしているため
、より簡単な封止構造を得ることができコストの低減を
はかることができる。また、この凹部によってエアブリ
ッジ配線は保護され、不活性ガスによって配線を保護す
ることができる。また、この構造においても、突起電極
をエアブリッジ配線の高さよりも十分に大きくすること
により、エアブリッジ配線はより良好に保護される。
さらにまた、金属箔配線（ここでは信号線等を構成する
配線をさすものとする）を内側すなわち半導体集積回路
チップ側に配置するようにすれば、装着が容易である上
、フィルム基板の裏面側を保護する必要がない。また、
配線の劣化を防止することができる。また、コプレナ構
造配線等の場合は、裏面全体を樹脂膜で被覆するように
すればよい。According to the third configuration of the present invention, an insulating substrate having a recess at a position corresponding to a semiconductor integrated circuit chip is used, and a semiconductor is connected through a protruding electrode for connection within a space formed by the recess. A flexible film substrate is mounted so that metal foil wiring is connected to a pad of an integrated circuit chip, and a part of the semiconductor integrated circuit chip and the flexible film substrate are sealed together with an inert gas. Therefore, a simpler sealing structure can be obtained and costs can be reduced. Further, the air bridge wiring is protected by the recessed portion, and the wiring can be protected by the inert gas. Also in this structure, the air bridge wiring can be better protected by making the protruding electrode sufficiently larger than the height of the air bridge wiring. Furthermore, if the metal foil wiring (in this case refers to wiring constituting signal lines, etc.) is placed on the inside, that is, on the semiconductor integrated circuit chip side, mounting is easy and There is no need to protect. Also,
Deterioration of wiring can be prevented. Furthermore, in the case of coplanar structure wiring, etc., the entire back surface may be covered with a resin film.
【００１９】一方、金属箔配線を外側すなわち半導体集
積回路チップの反対側に配置する場合には、金属箔配線
側を樹脂膜等で被覆し保護するようにすればよい。On the other hand, when the metal foil wiring is placed on the outside, that is, on the opposite side of the semiconductor integrated circuit chip, the metal foil wiring side may be covered and protected with a resin film or the like.
【００２０】さらに、本発明によれば、従来は高価なセ
ラミックパッケージを用いていたエアブリッジ配線構造
の半導体集積回路の実装に、樹脂やアルミニウム等の金
属等、セラミック以外の安価なパッケージを用いること
ができるため、コストの大幅な低減をはかることができ
る。Further, according to the present invention, an inexpensive non-ceramic package such as resin or metal such as aluminum can be used for mounting a semiconductor integrated circuit with an air bridge wiring structure, which conventionally used an expensive ceramic package. This makes it possible to significantly reduce costs.
【００２１】[0021]
【実施例】以下本発明の実施例について、図面を参照し
つつ詳細に説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS Examples of the present invention will be described in detail below with reference to the drawings.
【００２２】
実施例１
図１は、本発明の第１の実施例の半導体装置を示す図で
ある。Embodiment 1 FIG. 1 is a diagram showing a semiconductor device according to a first embodiment of the present invention.
【００２３】この半導体装置は、相対向する領域に凹部
を有するアルミニウム製の下部基板１０１および上部基
板１０２からなる容器に、可撓性絶縁フィルムとしての
ポリイミドフィルム１１上にマイクロストリップ構造の
伝送線路を形成した実装基板１０（ＴＡＢ基板）にＧａ
Ａｓヘテロ接合バイポーラトランジスタ集積回路チップ
２０を搭載し、該凹部に不活性ガスＧを封入しつつ実装
したことを特徴とするものである。[0023] This semiconductor device includes a container consisting of a lower substrate 101 and an upper substrate 102 made of aluminum, each having a concave portion in opposing regions, and a transmission line having a microstrip structure on a polyimide film 11 as a flexible insulating film. Ga on the formed mounting board 10 (TAB board)
The device is characterized in that an As heterojunction bipolar transistor integrated circuit chip 20 is mounted, and the recess is filled with an inert gas G.
【００２４】この実装基板は、比誘電率３．２、厚さ（
Ｈ）７５μｍのポリイミドフィルムからなり、中央部に
穴を有する可撓性基板１０の表面に、集積回路チップ２
０の周縁部に形成されたパッド（図示せず）と直接電気
的に接続されるように形成され先端にバンプ２１ａを有
した厚さ１８μｍの舌片状の銅箔からなる内部リード２
１と、この内部リード２１のそれぞれに対応して該ポリ
イミドフィルムの外方に伸長する厚さ１８μｍの舌片状
の銅箔からなる外部リード１２と、これら内部リードと
外部リードとをそれぞれ接続する厚さ１８μｍ の銅箔
パターンからなる伝送線路部１３とから構成されている
。This mounting board has a dielectric constant of 3.2 and a thickness (
H) An integrated circuit chip 2 is placed on the surface of a flexible substrate 10 made of a 75 μm polyimide film and having a hole in the center.
An internal lead 2 made of a tongue-shaped copper foil having a thickness of 18 μm and having a bump 21a at the tip is formed so as to be directly electrically connected to a pad (not shown) formed on the peripheral edge of the inner lead 2.
1 and an external lead 12 made of tongue-shaped copper foil with a thickness of 18 μm extending outward from the polyimide film corresponding to each of the internal leads 21, and these internal leads and external leads are connected, respectively. The transmission line section 13 is made of a copper foil pattern with a thickness of 18 .mu.m.
【００２５】そして、この伝送線路部１３は、可撓性基
板１の裏面に貼着された厚さ（Ｍ）１８μｍの圧延銅か
らなる裏面グランド層と、表面に貼着された厚さ（Ｍ）
１８μｍの圧延銅パターンからなる信号線とからなり、
この信号線は内部リード２１および外部リード１２に接
続され、表面はソルダレジストと呼ばれる絶縁性樹脂膜
３４で被覆されている。このときの信号線は、圧延銅箔
を貼着後、フォトリソ法によってパターニングすること
により形成されたもので、信号線のピッチは８０μｍで
あった。The transmission line section 13 consists of a back ground layer made of rolled copper with a thickness (M) of 18 μm attached to the back surface of the flexible substrate 1, and a back ground layer made of rolled copper with a thickness (M) attached to the front surface. )
Consists of a signal line made of an 18 μm rolled copper pattern,
This signal line is connected to the internal lead 21 and the external lead 12, and its surface is covered with an insulating resin film 34 called solder resist. The signal lines at this time were formed by pasting rolled copper foil and patterning it by photolithography, and the pitch of the signal lines was 80 μm.
【００２６】この実装基板１の穴に突出する舌片状の銅
箔からなる内部リード２１のバンプ２１ａを介して半導
体チップ２０と実装基板とが直接接合（ダイレクトボン
ディング）されており、この半導体チップおよびその周
辺領域に相当する実装基板の一部が、下部基板および上
部基板で形成された深さ１０００μｍ 程度の凹部内に
不活性ガスＧと共に封止されている。The semiconductor chip 20 and the mounting board are directly bonded (direct bonding) through the bumps 21a of the internal leads 21 made of tongue-shaped copper foil that protrude into the holes of the mounting board 1. A part of the mounting board corresponding to the peripheral area thereof is sealed together with an inert gas G in a recess with a depth of about 1000 μm formed by the lower board and the upper board.
【００２７】組み立てに際しては、まず、下部基板１０
１の凹部に半田ダイボンディングによりＡｕ−Ｓｉ 層
等の導電性接着剤３１を介してチップ２０を固定し、チ
ップ２０の入出力パッドとが接続されるように位置合わ
せをし、下部基板１０１とフィルムキャリア１０とを絶
縁性接着剤３２を介して固着する。When assembling, first, the lower substrate 10
The chip 20 is fixed to the recessed part 1 by solder die bonding via a conductive adhesive 31 such as an Au-Si layer, and the chip 20 is aligned so that the input/output pads of the chip 20 are connected, and the lower substrate 101 and The film carrier 10 is fixed to the film carrier 10 via an insulating adhesive 32.
【００２８】この後、チップ２０のパッドと内部リード
２１とをバンプ２１ａを介して直接接合する。Thereafter, the pads of the chip 20 and the internal leads 21 are directly bonded via the bumps 21a.
【００２９】そして最後に不活性ガス雰囲気中で、上部
基板１０２とフィルムキャリア１０とを絶縁性接着剤３
２を介して固着する。Finally, in an inert gas atmosphere, the upper substrate 102 and the film carrier 10 are bonded with an insulating adhesive 3.
It is fixed through 2.
【００３０】かかる構成によれば、下部基板と上部基板
とで形成される凹部内に半導体チップが空間を形成して
不活性ガスと共に封入されており、エアブリッジ配線構
造を良好に維持することができる。According to this structure, the semiconductor chip forms a space in the recess formed by the lower substrate and the upper substrate and is sealed together with the inert gas, making it possible to maintain the air bridge wiring structure well. can.
【００３１】また、アルミニウムからなる基板で容器が
形成されており、極めて安価である。 なお、上記実
施例で説明したそれぞれ伝送回路の構造は、それぞれの
伝送回路構造に限定されることなく、相互にマイクロス
トリップ構造やコプレナ構造、グランド付きコプレナ構
造などにも適用可能であることはいうまでもない。[0031] Furthermore, the container is formed of a substrate made of aluminum, which is extremely inexpensive. It should be noted that the structures of the respective transmission circuits explained in the above embodiments are not limited to the respective transmission circuit structures, and can be applied to a microstrip structure, a coplanar structure, a grounded coplanar structure, etc. Not even.
【００３２】また、基板や、絶縁膜あるいは圧延銅箔パ
ターンについては実施例に限定されるものではない。Furthermore, the substrate, insulating film, or rolled copper foil pattern is not limited to the embodiments.
【００３３】 実施例２ 次に、本発明の第２の実施例について説明する。[0033] Example 2 Next, a second embodiment of the present invention will be described.
【００３４】前記実施例ではフィルムキャリアを用いた
エアブリッジ配線構造基板の実装について説明したが、
ここではワイヤボンディングを用いた場合について説明
する。 この例では、図３に示すように、実施例１と
同様に形状加工のなされた、セラミック性の下部基板２
０１と上部基板２０２とによって形成された凹部内に、
不活性ガスＧと共に半導体チップ２０を設置し、ボンデ
ィングワイヤ３５を介してリードフレームの内部リード
２１に接続するとともに、このリードフレームを下部基
板２０１と上部基板２０２とによって挟むように構成し
たものである。In the above embodiment, mounting of an air bridge wiring structure board using a film carrier was explained.
Here, a case using wire bonding will be explained. In this example, as shown in FIG. 3, a ceramic lower substrate 2 is shaped in the same manner as in Example 1.
In the recess formed by 01 and the upper substrate 202,
A semiconductor chip 20 is installed together with an inert gas G, connected to internal leads 21 of a lead frame via bonding wires 35, and this lead frame is sandwiched between a lower substrate 201 and an upper substrate 202. .
【００３５】この構造によれば、実施例１と同様、エア
ブリッジ配線構造を良好に維持することができる。According to this structure, as in the first embodiment, the air bridge wiring structure can be maintained well.
【００３６】なお、この例では下部基板および上部基板
をセラミックで構成したが、アルミニウム等の金属で構
成しても良く、その場合はリードフレーム表面をポリイ
ミド樹脂等絶縁性被膜で被覆しておくようにするとよい
。Although the lower and upper substrates are made of ceramic in this example, they may also be made of metal such as aluminum, in which case the surface of the lead frame should be covered with an insulating film such as polyimide resin. It is better to make it .
【００３７】
実施例３
次に本発明の第３の実施例として、樹脂パッケージを用
いた半導体装置について説明する。Example 3 Next, as a third example of the present invention, a semiconductor device using a resin package will be described.
【００３８】この半導体装置は、図４に示すように、集
積回路チップ載置部の周縁に配設され、先端にエアブリ
ッジ配線の高さよりも高いバンプ２１ａを有する複数の
内部リ−ド２１と、これら複数の内部リ−ドのそれぞれ
に対応して外方に突出する外部リ−ド１２とを具備し裏
面全体に可撓性絶縁フィルムとしてのポリイミドフィル
ム１１を貼着したダイレクトボンディング用の実装基板
３０（ＴＡＢ基板）を、放熱板４０上に固着されたエア
ギャップ配線を有するＧａＡｓヘテロ接合バイポーラト
ランジスタ集積回路チップ２０のボンディングパッドに
、バンプ側を下にして（フエイスダウン構造で）直接接
続し、外側をモールド樹脂５０で被覆してなるものであ
る。As shown in FIG. 4, this semiconductor device includes a plurality of internal leads 21 which are disposed around the periphery of the integrated circuit chip mounting portion and have bumps 21a at their tips which are higher than the height of the air bridge wiring. A mounting for direct bonding is provided with external leads 12 protruding outward corresponding to each of the plurality of internal leads, and a polyimide film 11 as a flexible insulating film is adhered to the entire back surface. The substrate 30 (TAB substrate) is directly connected with the bump side down (in a face-down structure) to the bonding pad of the GaAs heterojunction bipolar transistor integrated circuit chip 20 having air gap wiring fixed on the heat sink 40. , the outside is coated with mold resin 50.
【００３９】この構造では、内部リード２１のバンプ２
１ａを介して半導体チップ２０と実装基板とが直接接合
（ダイレクトボンディング）されており、この半導体チ
ップおよびその周辺領域に相当する実装基板の一部が、
モールド樹脂５０で封止されているが、エアギャップ配
線の高さよりもバンプ２１ａが高く形成されているため
、このバンプによって実装基板３０とチップ表面の間に
十分な空間が形成され、この間にはモールド樹脂の回り
込みはないため、エアギャップ配線が本来の特性を良好
に維持することができる。In this structure, the bump 2 of the internal lead 21
The semiconductor chip 20 and the mounting board are directly bonded (direct bonding) via 1a, and a part of the mounting board corresponding to the semiconductor chip and its surrounding area is
Although it is sealed with mold resin 50, since the bump 21a is formed higher than the height of the air gap wiring, a sufficient space is formed between the mounting board 30 and the chip surface by this bump, and there is Since the mold resin does not wrap around, the air gap wiring can maintain its original characteristics well.
【００４０】ここで、エアギャップ配線の高さは、基板
表面から２〜３μｍ 程度とし、バンプの高さは２０〜
３０μｍ とする。このバンプはめっきを複数回繰り返
すかあるいは半田を厚膜スクリーン印刷によって形成す
るかあるいはボールバンプ法を用いて半田ボールを付着
せしめる等の方法で高く形成するとよい。Here, the height of the air gap wiring is approximately 2 to 3 μm from the substrate surface, and the height of the bump is approximately 20 to 3 μm.
It is set to 30 μm. The bumps may be formed in a high height by repeating plating several times, forming solder by thick film screen printing, or attaching solder balls using a ball bump method.
【００４１】なお、この例では、リードフレームの裏面
に樹脂フィルムを貼着したものを用いたが、実施例１と
同様にフィルムキャリアを用いてもよく、この場合は中
央に穴を形成しないものを用いる。[0041] In this example, a lead frame with a resin film attached to the back side was used, but a film carrier may also be used as in Example 1. In this case, a lead frame without a hole formed in the center may be used. Use.
【００４２】
実施例４
また、ここでは、配線形成側が半導体チップ側にくるよ
うにすなわちフェイスウダウン構造で設置したが、図５
に実施例４として変形例を示すように接合部に相当する
領域の基板に孔ｈをあけこの穴にバンプを挿通せしめる
ことにより、チップとの電気的接続を達成するようにし
、配線形成側の裏面が半導体チップ側にくるように実装
しても良い。Example 4 In addition, here, the wiring formation side was installed in a face-down structure so that the wiring formation side was on the semiconductor chip side, but as shown in FIG.
As shown in a modified example as Embodiment 4, a hole h is made in the substrate in the area corresponding to the joint part, and a bump is inserted into this hole to achieve electrical connection with the chip. It may be mounted so that the back side faces the semiconductor chip side.
【００４３】さらにいずれの場合もバンプは実装基板側
に形成しても良いし、チップ側に形成しても良いことは
いうまでもない。。Furthermore, in any case, it goes without saying that the bumps may be formed on the mounting board side or on the chip side. .
【００４４】
実施例５
実施例１では相対向する領域に凹部を有するアルミニウ
ム製の下部基板１０１および上部基板１０２からなる容
器を用いた実装について説明したが、次に、本発明の第
５の実施例として、半導体集積回路チップに対応する位
置に凹部を有する絶縁性容器３０１を用いて実装する例
について説明する。Embodiment 5 In Embodiment 1, mounting using a container consisting of a lower substrate 101 and an upper substrate 102 made of aluminum having recesses in opposing regions was described. As an example, an example of mounting using an insulating container 301 having a recess at a position corresponding to a semiconductor integrated circuit chip will be described.
【００４５】図６（ａ） はこの例を示す断面図、図６
（ｂ） はこの半導体集積回路チップの平面図である。
この半導体装置は、半導体集積回路チップ７０に対応す
る位置に凹部を有する樹脂製の絶縁性容器３０１を用い
、この凹部によって形成される空間内で接続用のバンプ
６１ａ（突起電極）を介して半導体集積回路チップ７０
のパッドに金属箔配線６３が接続するようにポリイミド
フィルム基板３０２を実装し、不活性ガスと共に前記半
導体集積回路チップ７０および前記フィルム基板３０２
の一部を封止し、より簡単で低コストの封止構造を得る
ようにしたものである。この半導体装置は、凹部を有す
る樹脂製の基板３０１からなる容器に、可撓性絶縁フィ
ルムとしてのポリイミドフィルム６０上にマイクロスト
リップ構造の伝送線路を形成した実装基板にＧａＡｓヘ
テロ接合バイポーラトランジスタ集積回路チップ７０を
搭載し、該凹部に不活性ガスＧを封入しつつ実装したこ
とを特徴とするものである。FIG. 6(a) is a sectional view showing this example.
(b) is a plan view of this semiconductor integrated circuit chip. This semiconductor device uses a resin insulating container 301 having a recess at a position corresponding to the semiconductor integrated circuit chip 70, and connects the semiconductor through connection bumps 61a (protruding electrodes) within the space formed by the recess. integrated circuit chip 70
A polyimide film substrate 302 is mounted so that the metal foil wiring 63 is connected to the pad of the semiconductor integrated circuit chip 70 and the film substrate 302 together with an inert gas.
A simpler and lower cost sealing structure is obtained by sealing a part of the This semiconductor device includes a GaAs heterojunction bipolar transistor integrated circuit chip mounted on a packaging board in which a transmission line with a microstrip structure is formed on a polyimide film 60 as a flexible insulating film, in a container made of a resin substrate 301 having a recessed part. 70 is mounted, and the inert gas G is filled in the recessed portion.
【００４６】この実装基板は、比誘電率３．２、厚さ（
Ｈ）７７μｍのポリイミドフィルム６０からなり、可撓
性基板６０の表面に、集積回路チップ７０の周縁部およ
び中央部に形成されたパッド（図示せず）と直接電気的
に接続されるように形成され先端にバンプ６１ａを有し
た厚さ１８μｍの銅箔パターンからなる内部リード部６
３ａと、この内部リード６３ａのそれぞれに連続的に形
成され、外方に伸長する外部リード６３ｂとからなる伝
送線路部６３とから構成されている。This mounting board has a dielectric constant of 3.2 and a thickness (
H) Made of a 77 μm polyimide film 60, formed on the surface of the flexible substrate 60 so as to be directly electrically connected to pads (not shown) formed at the periphery and center of the integrated circuit chip 70. An internal lead portion 6 is made of a copper foil pattern with a thickness of 18 μm and has a bump 61a at the tip.
3a, and an external lead 63b that is continuously formed on each of the internal leads 63a and extends outward.
【００４７】そして、この伝送線路部６３は、樹脂製の
基板３０１すなわち容器の外側ではバンプ６１ａ形成領
域以外の表面はソルダレジストと呼ばれる絶縁性樹脂膜
３４で被覆されている。またこの信号線は、圧延銅箔を
貼着後、フォトリソ法によってパターニングすることに
より形成されたもので、信号線のピッチは８０μｍであ
った。The transmission line section 63 is covered with an insulating resin film 34 called a solder resist on the resin substrate 301, that is, on the outside of the container, the surface other than the area where the bumps 61a are formed. The signal lines were formed by pasting rolled copper foil and patterning it by photolithography, and the pitch of the signal lines was 80 μm.
【００４８】この実装基板３０２の内部リード６３ａの
バンプ６１ａを介して半導体集積回路チップ７０と実装
基板とが直接接合（ダイレクトボンディング）されてお
り、実装基板の一部が蓋体を構成し、これと樹脂製の基
板３０１の凹部とで形成された凹部内にこの半導体集積
回路チップ７０が不活性ガスＧと共に封止されている。
なお、ここでこの半導体集積回路チップ７０のボンディ
ングパッド７０Ｐは図６（ｂ） に示すように、周縁部
のみならず表面全体にわたって形成されている。また３
０４は空間、３０５はエアブリッジ配線である。The semiconductor integrated circuit chip 70 and the mounting board are directly bonded (direct bonding) via the bumps 61a of the internal leads 63a of the mounting board 302, and a part of the mounting board constitutes a lid body. This semiconductor integrated circuit chip 70 is sealed together with an inert gas G in a recess formed by the recess and the recess of the resin substrate 301. Note that, as shown in FIG. 6(b), the bonding pads 70P of this semiconductor integrated circuit chip 70 are formed not only on the periphery but also over the entire surface. Also 3
04 is a space, and 305 is an air bridge wiring.
【００４９】組み立てに際しては、まず、図７に示すよ
うに、加熱台Ｈ上に載置されたフィルム基板３０２上の
所定のバンプ６１ａの位置に対応するパッドが接続され
るように、コレットＣを用いてチップ７０の位置合わせ
をおこない、加熱台ＨとコレットＣとで３００℃程度に
加熱しながら挟むことにより、チップ７０のパッドと内
部リード６３ａとをバンプ６１ａを介して直接接合する
。なおここでは実装基板を加熱台上で間欠的に所定のピ
ッチで送ることにより順次実装するようにしている。When assembling, first, as shown in FIG. 7, the collet C is connected so that the pad corresponding to the predetermined position of the bump 61a on the film substrate 302 placed on the heating table H is connected. The pads of the chip 70 and the internal leads 63a are directly bonded via the bumps 61a by aligning the chip 70 using a heating table H and a collet C and sandwiching it while heating it to about 300°C. Here, the mounting substrates are sequentially mounted by feeding them on the heating table intermittently at a predetermined pitch.
【００５０】そして不活性ガス雰囲気中で、図８に示す
ように、上部から容器３０１をチップ毎にかぶせ絶縁性
着剤３２を介して固着する。ここでは上方および下方か
ら供給台を介して１５０℃程度の熱を供給することによ
り固着するようにしている。最後に容器３０１から露出
している領域をスプレー法などによりソルダレジスト膜
でコーティングすることにより絶縁性樹脂膜３４で保護
する。Then, in an inert gas atmosphere, as shown in FIG. 8, a container 301 is placed over each chip from above and fixed with an insulating adhesive 32 interposed therebetween. Here, heat of about 150° C. is supplied from above and below via a supply table to achieve fixation. Finally, the area exposed from the container 301 is protected with an insulating resin film 34 by coating it with a solder resist film using a spray method or the like.
【００５１】かかる構成によれば、基板と上部容器とで
形成される凹部内に半導体チップが空間を形成して不活
性ガスと共に封入されており、エアブリッジ配線構造を
良好に維持することができる。According to this configuration, the semiconductor chip forms a space in the recess formed by the substrate and the upper container and is sealed together with the inert gas, making it possible to maintain the air bridge wiring structure in good condition. .
【００５２】また、フィルム基板上に樹脂容器で蓋をし
ただけであるため、極めて安価である。Furthermore, since the film substrate is simply covered with a resin container, it is extremely inexpensive.
【００５３】さらに、エアブリッジ配線構造よりも高い
バンプ６１ａを用いているため、エアブリッジ配線構造
を良好に保護することができる。またチップの中央部の
パッドにも容易にボンディングすることができるため、
チップ内配線の引き回しを低減することができ、素子領
域の直上で接合することができるため、内部抵抗が大幅
に低減される。さらに、また、チップのボンディングパ
ッドをチップ周縁部に集中させなくてもよいため、回路
設計も極めて容易となり、パッド間隔も大きくとること
ができるため、実装も容易である。Furthermore, since the bump 61a is higher than the air bridge wiring structure, the air bridge wiring structure can be well protected. Also, it can be easily bonded to the pad in the center of the chip.
Since the wiring within the chip can be reduced and bonding can be performed directly above the element region, internal resistance can be significantly reduced. Furthermore, since the bonding pads of the chip do not have to be concentrated on the chip periphery, circuit design is extremely easy, and since the pad spacing can be large, mounting is also easy.
【００５４】なお、この変形例として、フィルム基板を
多層構造とし、エアブリッジ配線構造３０５を有する領
域および中央部は、チップ側のフィルムに穴をあけ、こ
れによって凹部を形成するようにした構造を図９に示す
。この構造では、チップ周縁部では通常のダイレクトボ
ンディングによる接合を行う一方、チップ中央部では高
いバンプ６１ａを用いるようにしている。３０２ａは下
側フィルム基板、３０２ｂは上側フィルム基板を示し、
前記実施例と同一箇所には同一符号を付した。なお、上
記実施例で説明したそれぞれ伝送回路の構造は、それぞ
れの伝送回路構造に限定されることなく、相互にマイク
ロストリップ構造やコプレナ構造、グランド付きコプレ
ナ構造などにも適用可能であることはいうまでもない。As a modification of this example, the film substrate has a multilayer structure, and the region and center portion having the air bridge wiring structure 305 have a structure in which holes are made in the film on the chip side to form recesses. It is shown in FIG. In this structure, bonding is performed by normal direct bonding at the chip periphery, while high bumps 61a are used at the chip center. 302a indicates a lower film substrate, 302b indicates an upper film substrate,
The same parts as in the above embodiment are given the same reference numerals. It should be noted that the structures of the respective transmission circuits explained in the above embodiments are not limited to the respective transmission circuit structures, and can be applied to a microstrip structure, a coplanar structure, a grounded coplanar structure, etc. Not even.
【００５５】また、基板や、絶縁膜あるいは圧延銅箔パ
ターンについては実施例に限定されるものではない。Furthermore, the substrate, insulating film, and rolled copper foil pattern are not limited to the embodiments.
【００５６】[0056]
【発明の効果】以上説明してきたように、本発明の第１
の構成によれば、半導体集積回路チップのパッドとをエ
アブリッジ配線の高さよりも十分に大きい接続用の突起
電極を介して接続するようにしているため、突起電極に
よって半導体集積回路チップと可撓性フィルム基板との
間に形成される空間によってエアブリッジ配線は良好に
保護され、モールド樹脂が入り込むようなこともなく、
エアギャップ配線構造の特性を良好に維持することがで
きる。[Effects of the Invention] As explained above, the first aspect of the present invention
According to the configuration, the pads of the semiconductor integrated circuit chip are connected via the protruding electrodes for connection which are sufficiently larger than the height of the air bridge wiring. The air bridge wiring is well protected by the space formed between the plastic film board and the mold resin does not get in.
The characteristics of the air gap wiring structure can be maintained well.
【００５７】また、本発明の第２の構成によれば、第１
および第２の基板との間に形成される凹部内にエアブリ
ッジ配線構造の半導体集積回路チップがくるように、接
続用の電極を介して半導体集積回路チップのパッドに金
属箔配線が接続するように可撓性フィルム基板を実装し
た組み立て構体を、不活性ガスと共に封止するようにし
ているため、この凹部によってエアブリッジ配線は保護
され、不活性ガスによって配線を保護することができる
。Furthermore, according to the second configuration of the present invention, the first
The metal foil wiring is connected to the pad of the semiconductor integrated circuit chip via the connection electrode so that the semiconductor integrated circuit chip with the air bridge wiring structure is placed in the recess formed between the second substrate and the second substrate. Since the assembled structure in which the flexible film substrate is mounted is sealed together with an inert gas, the air bridge wiring is protected by the recessed portion, and the wiring can be protected by the inert gas.
【００５８】さらに、本発明の第３の構成によれば、半
導体集積回路チップに対応する位置に凹部を有する絶縁
性基板を用い、この凹部によって形成される空間内で接
続用の突起電極を介して半導体集積回路チップのパッド
に金属箔配線が接続するように可撓性フィルム基板を実
装し、不活性ガスと共に前記半導体集積回路チップおよ
び前記可撓性フィルム基板の一部を封止しているため、
より簡単な封止構造を得ることができコストの低減をは
かることができる。Furthermore, according to the third configuration of the present invention, an insulating substrate having a recess at a position corresponding to the semiconductor integrated circuit chip is used, and a protruding electrode for connection is formed in the space formed by the recess. A flexible film substrate is mounted such that a metal foil wiring is connected to a pad of a semiconductor integrated circuit chip, and a part of the semiconductor integrated circuit chip and the flexible film substrate are sealed with an inert gas. For,
A simpler sealing structure can be obtained and costs can be reduced.
【図１】本発明の第１の実施例の半導体集積回路装置の
実装例を示す図FIG. 1 is a diagram showing an example of mounting a semiconductor integrated circuit device according to a first embodiment of the present invention.
【図２】本発明の第１の実施例の半導体集積回路装置の
実装例を示す図FIG. 2 is a diagram showing an example of mounting the semiconductor integrated circuit device according to the first embodiment of the present invention.
【図３】本発明の第２の実施例の半導体集積回路装置の
実装例を示す図FIG. 3 is a diagram showing an example of mounting a semiconductor integrated circuit device according to a second embodiment of the present invention.
【図４】本発明の第３の実施例の半導体集積回路装置の
実装例を示す図FIG. 4 is a diagram showing an example of mounting a semiconductor integrated circuit device according to a third embodiment of the present invention.
【図５】本発明の第４の実施例の半導体集積回路装置の
実装例を示す図FIG. 5 is a diagram showing an example of mounting a semiconductor integrated circuit device according to a fourth embodiment of the present invention.
【図６】本発明の第５の実施例の半導体集積回路装置の
実装例を示す図FIG. 6 is a diagram showing an example of mounting a semiconductor integrated circuit device according to a fifth embodiment of the present invention.
【図７】本発明の第５の実施例の半導体集積回路装置の
実装例を示す図FIG. 7 is a diagram showing an example of mounting a semiconductor integrated circuit device according to a fifth embodiment of the present invention.
【図８】本発明の第５の実施例の半導体集積回路装置の
実装例を示す図FIG. 8 is a diagram showing an example of mounting a semiconductor integrated circuit device according to a fifth embodiment of the present invention.
【図９】本発明の第６の実施例の半導体集積回路装置の
実装例を示す図FIG. 9 is a diagram showing an example of mounting a semiconductor integrated circuit device according to a sixth embodiment of the present invention.
【図１０】従来例のエアギャップ配線構造の半導体装置
を示す図である。FIG. 10 is a diagram showing a semiconductor device with a conventional air gap wiring structure.
１ 基板、 ２ａ，２ｂ，２ｃ 電界効果トランジスタ４ 空間 ６ 樹脂パッケージ ８ エアブリッジ内部配線 １０１ 下部基板、 １０２ 上部基板 １０ 実装基板（ＴＡＢ基板） １１ ポリイミドフィルム １２ 外部リード １３ 信号伝送線路（金属箔配線） ２０ 集積回路チップ ２１ 内部リード ２１ａ バンプ Ｇ 不活性ガス ３１ 導電性接着剤 ３２ 絶縁性接着剤 ３５ ボンディングワイヤ ２０１ 下部基板 ２０２ 上部基板 1 Substrate, 2a, 2b, 2c field effect transistor 4 space 6 Resin package 8 Air bridge internal wiring 101 Lower board, 102 Upper board 10 Mounting board (TAB board) 11 Polyimide film 12 External lead 13 Signal transmission line (metal foil wiring) 20 Integrated circuit chip 21 Internal lead 21a Bump G Inert gas 31 Conductive adhesive 32 Insulating adhesive 35 Bonding wire 201 Lower board 202 Upper board
Claims (4)
集積回路チップと前記半導体集積回路チップのエアブリ
ッジ配線の高さよりも十分に大きい接続用の突起電極を
介して、前記半導体集積回路チップのパッドに直接接続
せしめられた金属箔配線を備えた可撓性フィルム基板と
、半導体集積回路チップの回りを覆う樹脂パッケージと
を具備したことを特徴とする半導体集積回路装置。1. Direct contact between a semiconductor integrated circuit chip having an air bridge wiring structure and a pad of the semiconductor integrated circuit chip through a protruding electrode for connection that is sufficiently larger than the height of the air bridge wiring of the semiconductor integrated circuit chip. A semiconductor integrated circuit device comprising: a flexible film substrate having connected metal foil wiring; and a resin package surrounding a semiconductor integrated circuit chip.
側が半導体集積回路チップのパッドと向かい合うように
設置されていることを特徴とする請求項（１） に記載
の半導体集積回路装置。2. The semiconductor integrated circuit device according to claim 1, wherein the flexible film substrate is installed such that the metal foil wiring side faces a pad of a semiconductor integrated circuit chip.
路チップと、接続用の電極を介して半導体集積回路チッ
プのパッドに接続される金属箔配線を備えた可撓性フィ
ルム基板と、相対向する位置にそれぞれ凹部を有し、両
者によって形成される空間内に、不活性ガスと共に前記
半導体集積回路チップを封止するように固着された第１
および第２の基板とからなる容器とを具備したことを特
徴とする半導体集積回路装置。3. A semiconductor integrated circuit chip having an air bridge wiring structure, and a flexible film substrate having metal foil wiring connected to pads of the semiconductor integrated circuit chip via connection electrodes, at opposing positions. each has a recessed portion, and the first semiconductor integrated circuit chip is fixed to seal the semiconductor integrated circuit chip together with an inert gas in the space formed by the two.
and a container consisting of a second substrate.
路チップと、接続用の突起電極を介して半導体集積回路
チップのパッドに接続される金属箔配線を備えた可撓性
フィルム基板と、前記半導体集積回路チップに対応する
位置に凹部を有し、この凹部によって形成される空間内
に、不活性ガスと共に前記半導体集積回路チップを封止
するように固着された絶縁性基板とを具備したことを特
徴とする半導体集積回路装置。4. A flexible film substrate comprising a semiconductor integrated circuit chip with an air bridge wiring structure, a metal foil wiring connected to a pad of the semiconductor integrated circuit chip via a protruding electrode for connection, and the semiconductor integrated circuit chip. A recess is provided at a position corresponding to the circuit chip, and an insulating substrate is fixed to the space formed by the recess so as to seal the semiconductor integrated circuit chip together with an inert gas. Semiconductor integrated circuit device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6494491A JP2880817B2 (en) | 1990-11-30 | 1991-03-28 | Semiconductor integrated circuit device |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2-334253 | 1990-11-30 | ||
| JP33425390 | 1990-11-30 | ||
| JP6494491A JP2880817B2 (en) | 1990-11-30 | 1991-03-28 | Semiconductor integrated circuit device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04213847A true JPH04213847A (en) | 1992-08-04 |
| JP2880817B2 JP2880817B2 (en) | 1999-04-12 |
Family
ID=26406087
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6494491A Expired - Fee Related JP2880817B2 (en) | 1990-11-30 | 1991-03-28 | Semiconductor integrated circuit device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2880817B2 (en) |
-
1991
- 1991-03-28 JP JP6494491A patent/JP2880817B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2880817B2 (en) | 1999-04-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6477046B1 (en) | Ball grid array package and method using enhanced power and ground distribution circuitry | |
| KR100339044B1 (en) | ball grid array semiconductor package and method for making the same | |
| JP2546195B2 (en) | Resin-sealed semiconductor device | |
| KR950030321A (en) | Semiconductor device, manufacturing method and substrate | |
| JP2848682B2 (en) | Semiconductor device for high-speed operation and film carrier used for this semiconductor device | |
| JP2825084B2 (en) | Semiconductor device and manufacturing method thereof | |
| US6340839B1 (en) | Hybrid integrated circuit | |
| US7307352B2 (en) | Semiconductor package having changed substrate design using special wire bonding | |
| JP3312611B2 (en) | Film carrier type semiconductor device | |
| US7064009B1 (en) | Thermally enhanced chip scale lead on chip semiconductor package and method of making same | |
| US6150730A (en) | Chip-scale semiconductor package | |
| JPH0322544A (en) | Semiconductor device | |
| JPH08274214A (en) | Semiconductor device | |
| JP2880817B2 (en) | Semiconductor integrated circuit device | |
| JP2539763B2 (en) | Semiconductor device mounting method | |
| US20050073054A1 (en) | Integrated circuit incorporating flip chip and wire bonding | |
| JPH02210858A (en) | Semiconductor device | |
| JP2507475B2 (en) | Semiconductor integrated circuit device using film carrier | |
| JP2003007904A (en) | Semiconductor device | |
| US20030057569A1 (en) | Semiconductor device | |
| JP2000269376A (en) | Semiconductor device | |
| JPH05211279A (en) | Hybrid integrated circuit | |
| JPH06140535A (en) | Tape-carrier-package type semiconductor device | |
| KR930003872Y1 (en) | Semiconductor device | |
| JP2917932B2 (en) | Semiconductor package |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080129 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090129 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100129 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |