JPH04213816A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体装置の製造方法
に係り、特に不純物の導入方法に関する。

【０００２】

【従来の技術】近年、半導体集積回路においては、素子
の微細化が進み、導電層も０．２μｍ　を下まわる領域
に形成されるようになってきた。これに伴い導電性不純
物の拡散も従来以上の精密な制御が要求されるようにな
ってきている。

【０００３】シリコン基板中におけるリン、ヒ素、ボロ
ン等の導電性不純物の拡散制御は、従来、熱処理温度と
熱処理時間を変化させることによって行われている。例
えば、ＭＯＳトランジスタの製造においてソース領域や
ドレイン領域を形成するためには、同じ導電型の不純物
の中から拡散係数の小さな不純物を選択し、所定の領域
にイオン注入などの手法を用いて導入した後、低温で短
時間の不純物活性化熱処理を行い、深さ方向および横方
向への不純物の拡散長を小さく抑えることが提案されて
いる。また、ウェル領域を形成するためには、高温で長
時間の熱処理を行い、不純物の拡散長を大きく伸ばすこ
とが行われている。

【０００４】このような熱処理工程におけるシリコン中
の不純物拡散長は、一般にＤｔの平方根に比例すること
が知られている。ここでＤは不純物の拡散係数、ｔは熱
処理時間である。この拡散係数Ｄの値はシリコン基板中
の格子欠陥濃度（空格子濃度Ｃｖ　・格子間シリコン原
子濃度Ｃ１　）が熱平衡状態（Ｃｖ　・Ｃ１　＝一定）
にある場合に対して求められている。

【０００５】さらに１９７０年代にはシリコン基板の酸
化中には基板中の不純物の拡散が熱平衡状態の場合より
も著しく速く進行することが報告されている。

【０００６】この現象は、酸化増速拡散（ＯＥＤ）と呼
ばれている。その原因はシリコン基板の酸化中には酸化
膜とシリコンとの界面において格子間シリコン原子が多
量に発生し、それが基板内部に拡散し、その過程で不純
物の拡散を促進することになる。

【０００７】またアンチモンについては、逆にシリコン
基板酸化時に拡散がむしろ減速することが報告されてい
る。この現象は、酸化減速拡散（ＯＲＤ）と呼ばれてお
り、その原因は、アンチモンの拡散には空格子の拡散が
関与しており、酸化時に発生する格子間シリコン原子が
空格子の濃度を再結合反応により減少させることにある
。

【０００８】このように不純物の拡散現象は格子欠陥の
型や濃度にそれぞれ依存していることがわかっているが
、その定量的な値は正確には知られておらず、従来は、
不純物拡散への格子欠陥の影響は極力抑制することに視
点がおかれ、格子欠陥の積極的な利用は全く考えられて
いない状態であった。また、従来の技術においては、広
い濃度領域で格子欠陥濃度を制御するのは極めて困難で
あった。

【０００９】例えば、不純物を拡散する拡散技術におい
てさまざまの問題がある。その１つに不純物拡散層の深
さがある。すなわち、素子の微細化に際して不純物拡散
層の深さを浅くしなければならないが、比較的高濃度に
、浅く打ち込むことは極めて困難であり、不純物層を浅
くするには限界がある。

【００１０】例えば、シリコン基板に対してｐ型の不純
物として一般的に用いられているボロンを含むガラス層
（ＢＳＧ）を拡散源として、シリコン基板中にボロンを
拡散するドープトオキサイド法の場合には、ガラス層中
の拡散係数はシリコン基板中の拡散係数に対して２桁以
上も小さくなる。このため、このような不純物の拡散に
あってはガラス層中の不純物の拡散で律速される場合が
多い。

【００１１】従って、シリコン基板にボロンの不純物を
例えば１０２０ｃｍ−３以上の高濃度に導入しようとす
る場合には、上記濃度以上のより高濃度のボロンを含む
ＢＳＧ膜を用い、１０００℃以上の比較的高温の雰囲気
中で拡散処理を行わなければならない。このような拡散
処理においては、ウェハへのストレスを抑制するために
徐々に拡散炉へ搬入または搬出する必要がある。このた
め、この間に不純物が拡散されて、不純物が導入される
領域が広がってしまう。このように、浅い不純物拡散層
を形成するのは極めて困難である。

【００１２】また、ランプ加熱炉を利用して、短時間で
熱拡散を行う方法がある。この方法では、不純物層を浅
くすることは可能であるが、反面ばらつきが大きくなり
、所望の不純物層を安定して得ることは困難となる。 このため、生産歩留まりが低下するという問題があった
。

【００１３】

【発明が解決しようとする課題】このように、不純物拡
散を制御するのは極めて困難であり、素子の微細化に際
して不純物拡散層の深さを浅くしなければならないが、
比較的高濃度に、浅く打ち込むことは極めて困難であり
、不純物層を浅くするには限界がある等種々の問題があ
った。

【００１４】本発明は、前記実情に鑑みてなされたもの
で、半導体層への不純物の拡散に際し、容易に制御性よ
く、拡散層を形成する方法を提供することを目的とする
。

【００１５】

【課題を解決するための手段】本発明では、半導体層へ
の不純物の導入後、拡散のための熱工程に先立ち、ある
いはまた同時に熱平衡状態における濃度よりも大きい所
望の格子欠陥濃度をもつような格子欠陥を発生せしめる
格子欠陥生成工程を含むようにしている。

【００１６】望ましくはこの格子欠陥生成工程は、高濃
度のリン拡散層を形成する工程である。

【００１７】望ましくはこの格子欠陥生成工程は、基板
表面に金属膜例えばチタン層やニッケル層等を形成しシ
リサイデーションによって空格子を形成する空格子生起
工程である。

【００１８】また本発明の第２では、拡散しようとする
不純物の拡散速度を支援する欠陥の逆の型すなわち空格
子に対しては格子間原子、格子間原子に対しては空格子
を発生し、再結合によって不純物拡散に寄与する当該型
の格子欠陥の濃度を低下せしめるように制御するように
している。

【００１９】本発明の第３では、基板の裏面側に格子欠
陥を生起せしめ、欠陥の拡散により不純物拡散に寄与す
る当該型の格子欠陥の濃度を制御するようにしている。

【００２０】望ましくは格子欠陥の濃度を欠陥源と基板
との接触面積を調整することによって不純物拡散に寄与
する当該型の格子欠陥の濃度を制御するようにしている
。

【００２１】また望ましくは基板の裏面に凹凸を形成し
欠陥源と基板との接触面積を増大せしめることによって
不純物拡散に寄与する格子欠陥の濃度を増大するように
している。

【００２２】本発明の第４では、基板の裏面側に局所的
に格子欠陥を生起せしめ、欠陥の局所的拡散により、不
純物拡散に寄与する当該型の格子欠陥の濃度を増大し、
局所的に深く拡散を行うようにしている。

【００２３】

【作用】本発明は、不純物の拡散現象は格子欠陥の型や
濃度にそれぞれ依存している点に着目し、広い濃度領域
で格子欠陥濃度を制御し、不純物拡散を制御するように
したものである。

【００２４】上記構成によれば、熱平衡状態における濃
度よりも大きい所望の格子欠陥濃度をもつような格子欠
陥を発生せしめ、拡散のための熱工程においてこの格子
欠陥が拡散を支援または抑制するようにしているため、
極めて制御性よく所望の拡散長を得る事が可能となる。 さらに低温下での拡散が可能となり、既に形成されてい
る層への影響を防止しつつ所望の拡散層を形成すること
も可能となる。

【００２５】ところで、不純物の拡散を制御する格子欠
陥には、前述したように空格子と格子間シリコン原子と
があるが、大きくわけて２つの方法がある。その１つは
、空格子または格子間シリコン原子を直接発生せしめて
不純物拡散を制御する方法であり、もう１つは、逆の型
すなわち空格子に対しては格子間原子、格子間原子に対
しては空格子を発生し、再結合によって不純物拡散に寄
与する当該型の格子欠陥の濃度を低下せしめるように制
御する方法である。

【００２６】いずれによっても高精度に不純物拡散を制
御することができる。

【００２７】また、このような格子欠陥の発生方法にも
大きく分けて２つの方法がある。

【００２８】その第１は、高濃度にリンを含有するガラ
スからシリコン基板にリンを拡散する方法、イオンビー
ム照射工程など高濃度にリンをイオン注入する方法等、
高濃度のリンの導入であり、これによって格子間シリコ
ン原子が生起される。

【００２９】第２は、チタンやニッケル等の金属をシリ
コン基板表面に接触せしめ、シリサイデーションを生起
せしめることにより、界面に空格子を発生せしめる方法
である。

【００３０】また、このような格子欠陥の発生は基板表
面に限定されることなく、シリコン基板表面近傍の状況
すなわち他の拡散層の形成や種々の膜の形成状況に応じ
て基板表面に発生させることができない場合には、基板
の裏面に上述したような方法で生起させるようにしても
よい。この場合は、裏面から、目的の不純物拡散層まで
の距離を設定する必要がある。この場合、格子欠陥の発
生源を小さく、しかも横方向への拡散を無視できる程度
に拡散源までの距離を小さくすることにより、局所的な
拡散を選択的に支援することもできる。

【００３１】さらに、格子欠陥の濃度は、欠陥源の形成
密度によって制御することができる。例えば、所望の密
度で窓を形成したマスクを介して基板上に欠陥源を形成
することにより、制御可能である。また、シリコン基板
の表面の凹凸を形成しこの凹凸の上に欠陥源を形成する
ことにより欠陥濃度の実効値を増大させることができる
。すなわち格子欠陥濃度をどの程度変化させるかは、欠
陥を生成させるにあたり欠陥導入面積を変化させること
により調整する。例えば欠陥を導入する方法としてシリ
コンと各種金属との化学反応を利用する場合には金属を
シリコン表面に張り付けるに当たり欠陥発生源面積であ
る金属を張り付ける面積を変化させる。また例えば高濃
度リン拡散層の面積を変化させる。さらに格子欠陥濃度
をより顕著に増大させるために、格子欠陥の発生総量を
増大させるべくシリコン基板の裏面に凹凸を形成する。 これにより欠陥発生面積の実効値を増大させることがで
きる。　　このように、本発明では、半導体層への不純
物の導入後、拡散のための熱工程に先立ち、熱平衡状態
における濃度よりも大きい所望の格子欠陥濃度をもつよ
うな格子欠陥を発生せしめ、格子欠陥により不純物の拡
散を抑制または促進することができ拡散深さを高精度に
制御することができる。

【００３２】また、イオン注入、高濃度にリンを含有す
るガラス層からの拡散等により、高濃度のリン拡散層を
形成することにより界面に格子間原子が発生し、これに
よりリンやボロンの拡散を促進することができる。

【００３３】また、基板表面にチタン層やニッケル層等
を形成しシリサイデーションによる空格子の発生により
、アンチモンやヒ素の拡散を促進することができる。

【００３４】また本発明の第２では、拡散しようとする
不純物の拡散速度を支援する欠陥の逆の型すなわち空格
子に対しては格子間原子、格子間原子に対しては空格子
を発生し、再結合によって不純物拡散に寄与する当該型
の格子欠陥の濃度を低下せしめるように制御することに
より、拡散を抑制し、浅い拡散層を形成することができ
る。

【００３５】この、基板表面近傍の欠陥濃度を制御する
には基板表面の再結合中心をどの程度形成するかで調節
する。これには反応性イオンエッチング（ＲＩＥ）のエ
ッチング時間でダメージ量を制御性良くコントロールし
たり、ＮＨ３ガスにより表面を窒化してその温度および
時間により量を制御しながら空孔を表面に注入したりし
て行うことができる。

【００３６】本発明の第３では、基板の裏面側に格子欠
陥を生起せしめ、欠陥の拡散により不純物拡散に寄与す
る当該型の格子欠陥の濃度を制御することにより、表面
に他の層が形成されている場合にも容易に制御する事が
可能である。

【００３７】このように低温でのシリコン基板中の導電
性不純物の拡散は点欠陥の量に大きく影響をうける。点
欠陥の量が多ければ不純物の拡散は増速される。しかも
点欠陥の拡散は導電性不純物の拡散より数桁速い。図１
６および図１８に格子間シリコンの拡散速度とシリコン
中のボロンおよびリンの拡散速度とを測定した結果を示
す。例えば点欠陥である格子間シリコンは８００℃では
ボロンやリンの拡散速度より６桁も速い。そこで点欠陥
の量を制御することにより不純物の拡散を制御して従来
より低い８００℃から８５０℃の熱処理により任意の不
純物分布を得ることができる。

【００３８】とくに基板表面で点欠陥の再結合を促進す
ることによって基板表面のごく近傍における点欠陥の量
を減少させ、基板表面の不純物のみを残して熱処理によ
って不純物を基板深く拡散させる。これによって基板表
面の非常に浅い領域に接合を形成することができる。

【００３９】さらに、格子欠陥をシリコン基板中に導入
した場合に、格子欠陥濃度増加が導電性不純物の拡散を
増速する程度を測定した。

【００４０】その結果を図１８に示すように、厚さ１０
μｍ　のシリコン基板の表面近傍にあらかじめボロン拡
散層を形成しておき、裏面に高濃度にリンを含有するガ
ラスを張り付けた後、８５０℃において熱処理した場合
のボロンの不純物のプロファイルをＳＩＭＳ分析等によ
って求め、これから拡散係数を算出した結果を示す。ま
たガラスを張り付けないで同じ条件で熱処理した場合の
ボロンの拡散係数も図１８に示した。図１８によれば高
濃度リン拡散層から発生する格子欠陥によりボロンの拡
散係数が大きく増加することがわかる。このとき張り付
けるガラスのシリコン基板に接する面積により欠陥の濃
度Ｃｉを制御し、その結果も示す。Ｃｅｑは熱平衡濃度
を示す。これらの結果からボロンの拡散係数は、熱平衡
濃度条件よりも格子間シリコンの量を２桁増やすとこれ
にほぼ比例して２桁速くなっていることがわかる。これ
は不純物としてリンを用いた場合にも同様である。また
、低温にするほど不純物に対する影響は大きくなること
がわかる。さらに他の格子欠陥導入方法を用いた場合に
も同様の結果をしめすことがわかる。

【００４１】またＰＳＧを用いた欠陥導入方法の場合に
はそのガラス中のリン濃度によっても導入する欠陥の量
を制御することがわかる。例えば図１７に示すように８
００℃においてリン濃度２×１０２１ａｔｏｍ／ｃｍ３
にすると８００℃における平衡格子間シリコン原子濃度
より２桁高い量の欠陥を導入することができる。したが
ってボロンの拡散速度を２桁速くすることができる。こ
れは８００℃において１０００℃でボロンを拡散させる
のに匹敵する拡散を行うことができることを意味する。 本発明の第４では、基板の裏面側に局所的に格子欠陥を
生起せしめ、欠陥の局所的拡散により、不純物拡散に寄
与する当該型の格子欠陥の濃度を増大するようにすれば
、局所的に深い拡散を行うことが可能となる。

【００４２】拡散速度の制御は次のようにしても行うこ
とができる。

【００４３】格子欠陥発生源の総面積が異なっていると
き、格子欠陥発生源近傍においては格子欠陥濃度の等濃
度線は発生源を中心としてほぼ同心円状に分布するが、
発生源から離れていくと濃度は拡散により均一化する。 この均一化した濃度は格子欠陥発生源の分布密度（総面
積）を変化させることで調整することができる。つまり
同じ距離だけ離れた場所の格子欠陥濃度は分布密度が高
いほど（総面積が大きいほど）高くなる。従って、不純
物の動きは格子欠陥濃度が高い順に速くなる。ＰＳＧ膜
から高濃度リン拡散を行い、高濃度リン拡散層から発生
する格子欠陥総量を拡散窓の分布密度（総面積）で変化
させて、ボロン拡散層の動きを制御すると、ボロンの動
きと分布密度の平方根は綺麗な直線関係になる。したが
ってボロンの動きを分布密度をパラメータとして制御す
ることができる。

【００４４】

【実施例】以下、本発明の実施例について図面を参照し
つつ詳細に説明する。

【００４５】実施例１ まず、ｐ型シリコン基板１０１内に形成されたリン（ｎ
型）埋め込み層１０４Ｓからの拡散制御について説明す
る。

【００４６】この方法は、図１（ａ）　に示すように、
あらかじめ深さ１０μｍ　の位置にリン（ｎ型）埋め込
み層１０４Ｓ（破線で示す領域）の形成されたｐ型シリ
コン基板１０１の表面に、窒化シリコン層からなるマス
クパターン１０２を介して、高濃度のリンを含有するガ
ラス層１０３を形成しこのガラス層からのリンの導入に
より選択的に高濃度のリン拡散層１０５を形成し、この
高濃度のリン拡散層１０５から発生する格子間シリコン
原子１０６によって埋め込み層からのリン拡散を支援し
ようとするものである。９００℃１時間の熱処理後、実
線で示すように高濃度のリン拡散層１０５に対向する領
域では拡散長さがのび、リン（ｎ型）埋め込み層１０４
が厚くなっているのに対し、対向しない領域ではほとん
ど拡散長ののびはみられない。

【００４７】この方法では、表面の高濃度のリン拡散層
１０５で発生した格子間シリコン原子が拡散し、拡散源
としてのリン（ｎ型）埋め込み層１０４Ｓの近傍に到達
しリンの拡散を支援することにより拡散長が伸び、局所
的に厚い埋め込み層１０４が形成される。

【００４８】この変形例として、図１（ｂ）　に示すよ
うに、埋め込み拡散層がヒ素（ｎ型）埋め込み層２０５
Ｓであった場合には、表面に形成した高濃度のリン拡散
層１０５に代えて、チタン膜２０３をマスクパターン２
０２上に形成しシリコンとの界面でチタンシリサイド層
２０４を形成し、これによって空格子を発生しこの空格
子の拡散によって、埋め込み層からのヒ素拡散を支援し
ようとするものである。８５０℃１時間の熱処理後、実
線で示すようにチタンシリサイド層２０４に対向する領
域では拡散長さがのび、ヒ素（ｎ型）埋め込み層２０５
は厚くなっているのに対し、対向しない領域ではほとん
ど拡散長ののびはみられない。

【００４９】このようにして、格子間原子または空格子
によって局所的に拡散長を制御することができる。さら
にこの方法では不純物の低温での活性化率を向上させる
ことができる。

【００５０】この例では、格子欠陥は拡散で基板中に導
入される。従って、格子欠陥の拡散係数を考慮して目的
の不純物拡散層までの距離（深さ）を設定する必要があ
る。９００℃５時間の熱処理後の格子欠陥濃度と深さと
の関係を測定した。その結果を図２に示す。ちなみに図
１６から９００℃における格子欠陥の拡散係数は１×１
０−９ｃｍ２　／ｓであった。この図から欠陥源からの
距離は１００μｍ　以下に抑えるのが望ましいことがわ
かる。

【００５１】なお、この実施例では埋め込み層としてリ
ン（ｎ型）埋め込み層を形成したが、ボロン等のｐ型埋
め込み層の形成にも適用可能であることはいうまでもな
い。

【００５２】実施例２ また、本発明の第２の実施例として、格子欠陥による拡
散速度の変化を定量的に測定するために次のような実験
を行った。

【００５３】ここでは図示しないが、厚さ１０μｍ　程
度のｎ型シリコン基板の表面近傍にあらかじめｐ型不純
物であるボロンの拡散層を形成しておき、裏面に欠陥源
としての高濃度リンを含有するガラス層を形成し、８５
０℃で熱処理を行った場合の、５時間後および１６時間
後のボロン拡散深さを測定した結果を図３（ａ）　に示
す。比較のために裏面に高濃度リンを含有するガラス層
を形成しない場合の５時間後および１６時間後のボロン
拡散深さを測定した結果を図３（ｂ）　に示す。これら
の比較から、欠陥の導入によりボロンの拡散係数は、欠
陥を導入しない場合の５０倍以上となり、拡散が大幅に
促進されていることがわかる。

【００５４】これは高濃度リンの導入によって発生した
格子間シリコン原子がボロンの拡散を支援し、拡散長を
大きくしたものと思われる。特にリンの場合は拡散温度
を低温化するほどこの格子欠陥の影響は顕著となる。

【００５５】また、この基板の厚さを５μｍ　変化させ
、同様にして裏面に格子欠陥を発生し、ボロンの拡散係
数を測定すると５μｍ　基板では９×１０−１５　ｃｍ
２　／ｓとなるのに対し１０μｍ　厚さの基板では８×
１０−１５　ｃｍ２　／ｓと減少する。また、拡散温度
８５０℃では５０μｍ　以上となると格子欠陥の裏面か
らの導入による拡散係数の増大効果はみられない。

【００５６】実施例３ 次に、本発明の第３の実施例として、格子欠陥発生源の
面積の変化による格子欠陥濃度の制御を行う方法につい
て説明する。

【００５７】この方法では、図４（ａ）　に示すように
、シリコン基板３０１の表面に窒化シリコン膜からなる
マスク３０２を形成し、このマスクに領域Ａ乃至Ｃに３
段階の密度で開口Ｈを形成し、この上層に高濃度リンを
含有するガラス層を形成して格子欠陥発生源３０３をこ
の開口Ｈの密度に応じて形成している。

【００５８】このときの格子欠陥濃度は等濃度線３０４
で示すように、格子欠陥発生源３０３の濃度が大きくな
る領域のＣＡＢの順に深くなっていることがわかる。

【００５９】この同様の拡散源を形成してボロン（ｐ型
）埋め込み層３０５からの拡散を行った場合、図４（ｂ
）　に示すように拡散長の伸びは格子欠陥発生源３０３
の濃度が大きくなる領域のＣＡＢの順に大きくなってい
ることがわかる。

【００６０】ところでこの開口Ｈは１μｍ　程度の円形
でこれが規則的に配列されている。この開口Ｈから格子
欠陥は同心円城に広がっているが深さＺが増大するとＸ
Ｙ方向の濃度は拡散により均一化する。この均一化した
濃度は領域Ａ，Ｂのように格子欠陥発生源の分布密度（
総面積）を変化させることによって調整可能である。

【００６１】この格子欠陥発生源面積を総面積に対して
（基板厚さ１０μｍ　）１／４，１／９，１／１６，１
／２５，１／３６，１／４９と変化させた場合のボロン
拡散層の伸びを測定した結果を図５にａで示す。また、
基板の厚さを５μｍ　としたときの同様の測定結果を図
５にｂで示す。これらの結果から、ボロンの拡散長の伸
びと拡散源密度の平方根とは直線関係にあることがわか
る。 従ってこの分布密度を制御することによってボロンの拡
散長の伸びを制御することができることがわかる。

【００６２】この開口の形状は円形に限定される事なく
図６に示すように適宜変形可能である。

【００６３】また、この変形例として、逆に図７に示す
ように格子欠陥を発生させる面に凹凸をつけ表面積を大
きくすることも可能である。

【００６４】この場合は、図７に示すように、シリコン
基板４０１の裏面に次第に密度が変化するように、凹凸
を形成し高濃度にリンを含有するガラス層４０２を形成
し、格子欠陥の総量を増大させるようにしたものである
。この結果欠陥の等濃度線４０５を示すように、凹凸の
形成密度の増大に従って深く欠陥が拡散されていること
がわかる。ここで４０２は高濃度のリン拡散層、４０３
は低濃度のリン拡散層である。表面積を１０倍にすれば
ほぼ１０倍の欠陥濃度を増大せしめることができる。

【００６５】実施例４ 以下、実際のデバイスへの適用例について説明する。

【００６６】図８　（ａ）乃至図８（ｅ）　は、本発明
実施例の方法を用いてＭＯＳＦＥＴのソ−ス・ドレイン
領域として極めて薄いｐ＋　型拡散層を形成する場合の
製造工程を示す工程断面図である。

【００６７】まず、図８（ａ）　に示すように、ｎ型シ
リコン基板１内に、通常のＬＯＣＯＳ法により素子分離
絶縁膜２を形成し、さらに、熱酸化法により、膜厚１０
ｎｍの酸化シリコン層および膜厚３００ｎｍの多結晶シ
リコン膜を堆積し、フォトリソ法および反応性イオンエ
ッチング法によってこれらをパターニングし、ゲ−ト絶
縁膜３ｇおよびゲ−ト電極３を形成したのち、ｐ型不純
物としてボロンをソース・ドレイン領域にイオン注入し
、イオン注入層４を形成する。

【００６８】この後、ボロンの活性化のためのアニール
を行うに先立ち、シリコン基板１裏面をエッチング等に
よって削り、１００μｍ　の厚さとなるようにし、基板
１の裏面に、ＣＶＤ法により酸化シリコン膜５を堆積す
る。（また、この状態で１００μｍ　となるようにあら
かじめ出発材料としてのシリコン基板の厚みを設定して
おくようにしても良い。）この後図８（ｂ）　に全体図
を示すように、フォトリソ法により１μｍ　×１μｍ　
の正方形の開口ｈを形成する。

【００６９】そして図８（ｃ）　に示すように、基板１
の裏面全体にチタン膜６を形成する。なお、ここでチタ
ン膜に代えてニッケル膜を用いても良い。

【００７０】この状態で、８００℃の真空中あるいは不
活性ガス雰囲気中でアニールを行い，裏面の開口ｈ中の
チタンを界面反応によりチタンシリサイド７と化す。こ
のとき図８（ｄ）　に示すように、基板裏面から空格子
８が発生し表面に向かって拡散していく。このためこの
空格子が基板表面近傍にある格子間シリコン原子と再結
合し、基板表面近傍の格子間シリコン原子を減少させる
ことになる。ここで基板表面に注入されてイオン注入層
４を形成しているボロン９は格子間シリコン原子によっ
て拡散が支援される不純物である。従って、図８（ｂ）
　に示した工程により開口部ｈの密度を、再結合により
両格子欠陥濃度が減少するように設定するようにすれば
、この再結合による格子間シリコン原子の減少により、
ボロンの拡散を支援する格子欠陥が減少し拡散速度は遅
くなる。この結果浅い拡散層１０の形成が可能となる。

【００７１】そして図８（ｄ）　に示すように、裏面の
チタン６およびチタンシリサイド膜７を酸を用いた処理
液で洗浄して剥離し、さらに表面を窒化シリコン膜等で
被覆保護した状態で裏面の酸化シリコン膜５を弗酸等に
より剥離し、表面の保護膜を除去し浅いソースドレイン
拡散層１０を有するＭＯＳＦＥＴを得ることができる。

【００７２】この後、既知の方法によってバリアメタル
および引き出し配線等を形成してＭＯＳトランジスタが
完成せしめられる。

【００７３】このように、本発明実施例の方法によれば
、より浅いｐ＋　拡散層を形成することが可能となる。

【００７４】実施例５ 図９　（ａ）乃至図９（ｄ）　は、本発明実施例の方法
を用いてＭＯＳＦＥＴのソ−ス・ドレイン領域として極
めて薄いｎ＋　型拡散層を形成する場合の製造工程を示
す工程断面図である。

【００７５】まず、図９（ａ）　に示すように、ｐ型シ
リコン基板１１内に、通常のＬＯＣＯＳ法により素子分
離絶縁膜１２を形成し、さらに、熱酸化法により、膜厚
１０ｎｍの酸化シリコン層および膜厚３００ｎｍの多結
晶シリコン膜を堆積し、フォトリソ法および反応性イオ
ンエッチング法によってこれらをパターニングし、ゲ−
ト絶縁膜１３ｇおよびゲ−ト電極１３を形成したのち、
ｎ型不純物としてアンチモンをソース・ドレイン領域に
イオン注入し、イオン注入層１４を形成する。

【００７６】この後、このアンチモンの活性化のための
アニールを行うに先立ち、シリコン基板１１裏面をエッ
チング等によって削り、１００μｍ　の厚さとなるよう
にし、基板１１の裏面に、ＣＶＤ法により膜厚５００オ
ングストロームの窒化シリコン膜１５を堆積する。（ま
た、この状態で１００μｍ　となるようにあらかじめ出
発材料としてのシリコン基板の厚みを設定しておくよう
にしても良い。）この後図９（ｂ）　に全体図を示すよ
うに、フォトリソ法により１μｍ　×１μｍ　の円形の
開口Ｈを形成する。

【００７７】そして図９（ｃ）　に示すように、基板１
１の裏面全体に膜厚２０００オングストロームの高濃度
にリンを含有したガラス層１６をＣＶＤ法により形成す
ると共に、基板１１表面にスパッタリング法によりニッ
ケル膜１９を堆積する。

【００７８】この状態で、８５０℃の真空中あるいは不
活性ガス雰囲気中でアニールを行い，表面のシリコンと
接触している領域すなわちソースドレイン領域のイオン
注入層１４表面上のニッケルを界面反応によりニッケル
シリコンサイド１７と化す。このシリサイデーション時
に空格子が発生するのと同時に、一方基板の裏面ではこ
のとき高濃度リン含有ガラス層１６から格子間シリコン
原子２０が発生し表面に向かって拡散していく。格子間
シリコン原子２０は空格子１８よりも早く拡散するため
表面近傍で良好し両欠陥が出会い再結合する。

【００７９】従って、この場合も図９（ｂ）　に示した
工程により開口部Ｈの密度を、再結合により両格子欠陥
濃度が減少するように設定するようにすれば、この再結
合による空格子の減少により、アンチモンの拡散を支援
する格子欠陥が減少し拡散速度は遅くなる。この結果浅
い拡散層２１の形成が可能となる。

【００８０】そして図９（ｄ）　に示すように、裏面の
高濃度リン含有ガラス層１６を剥離除去したのち、表面
のニッケル１９およびニッケルシリサイド膜１７をパタ
ーニングして配線を形成し、さらに表面を酸化シリコン
膜等で被覆保護した状態で裏面の窒化シリコン膜１５を
弗酸等により剥離し、表面の保護膜を除去し浅いソース
ドレイン拡散層２１を有するＭＯＳＦＥＴを得ることが
できる。

【００８１】この後、既知の方法によってバリアメタル
および引き出し配線等を形成してＭＯＳトランジスタが
完成せしめられる。

【００８２】このように、本発明実施例の方法によれば
、より浅いｎ＋　拡散層を形成することが可能となる。

【００８３】なお、この実施例では、拡散速度の低減に
ついて説明したが、表面のシリサイデーションによる空
格子の発生のみで、裏面からの格子間シリコン原子の拡
散を行わないようにすれば、拡散速度は増大され、深い
拡散層が形成されることはいうまでもない。

【００８４】また、拡散しようとする不純物がリン等、
格子間シリコン原子によって拡散が支援されるものであ
る場合は、表面でシリサイデーションを行うのみで、シ
リサイデーションによる空格子の発生によって表面近傍
に存在する格子間シリコン原子がこの空格子と再結合し
、結果として格子間シリコン原子濃度が低下し、拡散を
抑制し浅い拡散を行うことも可能である。

【００８５】実施例６ 図１０　（ａ）および図１０（ｂ）　は、本発明実施例
の方法を用いてバイポーラトランジスタの埋め込みコレ
クタコンタクト層を表面電極と結ぶｐ＋　拡散層を方向
性を持たせて低温下で形成する場合の製造工程を示す工
程断面図である。

【００８６】まず、図１０（ａ）　に示すように、通常
の方法によりｐ型シリコン基板３１表面に、アンチモン
をｎ型不純物として含む、埋め込みコレクタコンタクト
層となるｎ＋　層３２を形成した後、エピタキシャル成
長法によりｐ型シリコン層を堆積し、この表面からこの
ｎ＋　層３２に到達するようにコレクタとしてのｎ型拡
散層３３を形成し、さらにこのｎ型拡散層３３内にベー
ス層としてのｐ型拡散層３４、エミッタ層としてのｎ＋
　拡散層３５を形成する。

【００８７】この状態で埋め込みコレクタコンタクト層
にコンタクトするためのｎ＋　拡散層３６を形成するわ
けであるが、表面の所定の領域に選択的にリンをイオン
注入し、この後、このリンの活性化のためのアニールを
行うに先立ち、シリコン基板３１裏面をエッチング等に
よって削り、２０μｍ　の厚さとなるようにし、基板３
１の裏面に、ＣＶＤ法により膜厚５００オングストロー
ムの窒化シリコン膜３７を堆積し、フォトリソ法により
表面のイオン注入領域に対向する領域に基板表面に向か
って開口が狭くなるようなテーパ面を有する１μｍ　×
１μｍ　の円形の開口Ｈを形成する。

【００８８】そして、実施例５と同様、基板３１の裏面
全体に膜厚１０μｍ　のシリコン層３８を形成しこの表
面に凹凸を形成した後、さらに膜厚２０００オングスト
ロームの高濃度にリンを含有したガラス層３９をＣＶＤ
法により形成する。

【００８９】この状態で、８００℃の真空中あるいは不
活性ガス雰囲気中でアニールを行い，リンイオン注入層
から縦方向に選択的に拡散を行いコレクタコンタクト層
３２に到達するようにｎ＋　コンタクト層３６を形成す
る。

【００９０】このとき、基板の裏面では高濃度リン含有
ガラス層３９から格子間シリコン原子４０が発生するが
、表面に凹凸が形成されているため発生する格子間シリ
コン原子を増大させしかも開口Ｈのテーパによって方向
性を持たせ、表面に向かって拡散させることができ、所
望の位置での格子間シリコン原子濃度を数百〜数千倍に
増大させることができる。

【００９１】このようにして、格子間シリコン原子４０
は低温下でも早く、表面に向かって拡散せしめられ、リ
ンの拡散を支援し、方向性をもったｎ＋　コンタクト層
３６を形成することができる。

【００９２】一方、空格子で拡散が支援されるアンチモ
ンを含む埋め込みコレクタコンタクト層の場合は、この
空格子が裏面から拡散してきた格子間シリコン原子と再
結合し、結果として近傍の空格子を減少させることにな
り、拡散は抑制される。

【００９３】この方法では低温下での深い拡散が選択的
に可能となるため、他の拡散層に影響を与えることなく
コンタクト層を形成することができる。

【００９４】このように、本発明実施例の方法によれば
、局所的に深いｎ＋　拡散層を形成することが可能とな
る。

【００９５】実施例７ 図１１　（ａ）乃至図１１（ｃ）　は、本発明実施例の
方法を用いてＭＯＳＦＥＴのソ−ス・ドレイン領域とし
て極めて浅いｎ＋　型拡散層を形成する場合の製造工程
を示す工程断面図である。

【００９６】まず、図１１（ａ）　に示すように、ｐ型
シリコン基板１１内に、通常のＬＯＣＯＳ法により素子
分離絶縁膜１２を形成し、ｐ型不純物としてボロンをイ
オン注入し、表面近くにイオン注入層５４を形成する。

【００９７】この後、図１１（ｂ）　に示すように、こ
のボロンの活性化のためのアニールを行うに先立ち、シ
リコン基板１１表面のソースドレイン形成領域ににＰＳ
Ｇ膜５５を形成し、これをパターニングすることにより
、チャネル領域の基板表面を露出させる。そしてこのＰ
ＳＧ膜５５からのリン拡散によりソースドレイン領域５
３を形成する。ここでまず９５０℃５分の熱処理により
不純物の活性化を行っておくようにし、次に８００℃３
０分の熱処理を行う。このとき、リンの拡散に伴い多量
の点欠陥（格子間シリコン原子）が基板に注入される。 この拡散速度の非常に速い多量の点欠陥によって先に注
入したボロンの拡散が増速される。

【００９８】このようにして図１１（ｃ）　に示すよう
に素子のチャネルに相当する領域の基板表面の近傍のボ
ロン以外は深く拡散し、結果としてチャネル領域に深さ
３０ｎｍの浅いｐ型拡散層を形成することができた。こ
こでチャネルに相当する表面近傍では、表面での点欠陥
の再結合などにより、ボロンの拡散を増速する点欠陥の
量が少なくなる。このため、前述したように、チャネル
に相当する表面近傍のボロンは拡散せずに残った。

【００９９】この後、ゲート絶縁膜およびゲート電極を
形成してＭＯＳＦＥＴが完成する。このように、本発明
実施例の方法によれば、より浅いチャネル層を形成する
ことが可能となる。

【０１００】従来は、ソースドレイン領域およびチャネ
ル領域にそれぞれリンおよびボロンなどの不純物を注入
し熱処理を行うようにしていたが、チャネル領域のボロ
ンが深く拡散してしまい浅い拡散層を得ることができな
いという問題があった。

【０１０１】なお、リンあるいはヒ素をイオン注入し、
ＢＳＧ膜を用いてＢＳＧ膜からボロンイオンを注入する
ようにしてもほぼ同様の効果を得ることができた。

【０１０２】実施例８ 図１２　（ａ）乃至図１２（ｃ）　は、本発明の方法を
用いてＭＯＳＦＥＴのチャネル領域として極めて浅いｐ
＋　型拡散層を形成する場合の製造工程を示す工程断面
図である。

【０１０３】まず、図１２（ａ）　に示すように、ｐ型
シリコン基板１１上に、通常のＬＯＣＯＳ法により素子
分離絶縁膜１２を形成したのち、ｐ型不純物としてボロ
ンをイオン注入し、表面近くにイオン注入層５４を形成
する。そしてさらにＰＳＧ膜５５を形成してこれをパタ
ーニングし、チャネル領域の基板表面を露出して、ＲＩ
ＥによりダメージＤを与える。

【０１０４】この後、図１２（ｂ）　に示すように８５
０℃、２時間の熱処理を行うと、ＰＳＧから点欠陥（格
子間シリコン原子）が注入されると共に、ダメージのあ
る表面において注入された点欠陥の再結合が特に多く起
こり、この基板の極表面では図１１に示した場合に比べ
て急激に欠陥が消失する。そこでとくにこの表面での点
欠陥の濃度が低減されることによって、表面のわずか数
原子層のみのボロンの拡散のみが極度に遅くなり、他の
領域の拡散は増速された。

【０１０５】このため図１２（ｃ）　に示すように数原
子層の極めて薄いｐ層を形成することができた。

【０１０６】この後、例えばＬＰＣＶＤ法により、４０
０〜６００℃でゲート絶縁膜およびゲート電極を形成し
てＭＯＳＦＥＴが完成する。

【０１０７】このように、本発明の方法によれば、より
浅いチャネル層を形成することが可能となる。

【０１０８】図１３にこの表面での再結合速度と点欠陥
の濃度（格子間濃度）の対数との関係を示した。Ｘ（μ
ｍ　）は基板表面からの深さである。１×１０１７ａｔ
ｏｍ／ｃｍ３　の点欠陥を導入するようにＰＳＧ膜のリ
ン濃度を調節したとき、表面再結合速度を２．５×１０
−４ｃｍ／ｈ　にするようにＲＩＥダメージを入れるよ
うにすると、基板表面から４．０μｍ　の一においてで
の点欠陥濃度を２桁下げることができる。不純物の拡散
はほぼこれに比例して表面での拡散は下方の拡散に比べ
て２桁遅くすることができた。

【０１０９】実施例９ 図１４　（ａ）乃至図１４（ｃ）　は、本発明の方法を
用いてＭＯＳＦＥＴのチャネル領域として極めて浅いｉ
（イントリンシック）層を形成する場合の製造工程を示
す工程断面図である。

【０１１０】まず、図１４（ａ）　に示すように、ｐ型
シリコン基板１１内に、通常のＬＯＣＯＳ法により素子
分離絶縁膜１２を形成したのち、ｐ型不純物としてのボ
ロンとｎ型不純物としてのリンとを等量イオン注入し、
さらにＲＩＥにより表面にダメージＤを選択的に与えて
から、ＰＳＧ膜５５を形成してこれをパターニングし、
チャネル領域の基板表面に窓を開け、８５０℃２時間の
熱処理を行い、ＰＳＧから点欠陥（格子間シリコン原子
）を注入する。

【０１１１】このとき、図１４（ｂ）　に示すようにダ
メージのない表面では、点欠陥の注入により不純物は増
速拡散される。このときのリンとボロンの拡散速度の差
により、深いリン拡散層（ｎ−　層）５６と、浅いボロ
ン拡散層（ｐ−　層）５７とが形成される。このとき、
ダメージのある表面では注入された点欠陥の再結合が起
こりこの基板の極表面では欠陥の消失が大きいため不純
物の増速拡散が起きない。そこで、浅いｉ層５８が形成
される。

【０１１２】このようにして図１４（ｃ）　に示すよう
に浅いｉ層５８からなるチャネル領域と、浅いボロン拡
散層（ｐ−　層）５７からなるソースドレイン領域とが
形成される。　　この後、ゲート絶縁膜およびゲート電
極を形成してＭＯＳＦＥＴが完成する。　　このように
、本実施例の方法によれば、より浅いチャネル層を形成
することが可能となる。

【０１１３】なおこの方法はバイポーラトランジスタの
形成にも適用可能である。

【０１１４】実施例１０ 図１５　（ａ）乃至図１５（ｃ）　は、ＲＩＥダメージ
に変えてＮＨ３　雰囲気での窒化により生じる格子欠陥
を利用して、基板表面で格子間シリコン原子と格子欠陥
とを結合させ消滅させるようにしたことを特徴とするも
のである。

【０１１５】まず、図１５（ａ）　に示すように、ｐ型
シリコン基板１１内に、通常のＬＯＣＯＳ法により素子
分離絶縁膜１２を形成したのち、ｐ型不純物としてボロ
ンをイオン注入し、表面近くにイオン注入層５４を形成
する。そしてさらにＰＳＧ膜５５を形成してこれをパタ
ーニングし、チャネル領域の基板表面を露出する。

【０１１６】この後、図１５（ｂ）　に示すように、Ｎ
２　雰囲気で９５０℃３０分の熱処理を行うことにより
表面全体を窒化シリコン膜６０で被覆するとともに、直
接窒化シリコン膜と接する基板表面に窒化によりダメー
ジ（格子欠陥）Ｄを形成する。この後８５０℃２時間の
熱処理を行うと、ＰＳＧから点欠陥（格子間シリコン原
子）が注入されると共に、ダメージＤのある表面におい
てこのダメージＤの格子欠陥と注入された点欠陥との再
結合が起こり、この基板の極表面では欠陥が消失する。 そこでとくにこの表面での点欠陥の濃度が低減されるこ
とによって、表面のわずか数原子層のみのボロンの拡散
が極度に遅くなり、他の領域の拡散は増速された。　　
このため図１５（ｃ）　に示すように数原子層の極めて
薄いｐ層を形成することができた。

【０１１７】この後、ゲート絶縁膜およびゲート電極を
形成してＭＯＳＦＥＴが完成する。このように、本発明
の方法によれば、より浅いチャネル層を形成することが
可能となる。

【０１１８】なお、上記実施例に限定されることなく、
二重拡散層すなわちいわゆるＨｉＣ構造の形成、あるい
は、ＤＲＡＭの形成などにおいて溝の表面に二重の拡散
層を精度よく形成する等種々のデバイスの形成に適用可
能である。

【０１１９】例えば、ダイナミックＲＡＭ（ＤＲＡＭ）
の構成要素であるＭＯＳキャパシタにおいては、シリコ
ン基板表面に溝を掘り、この溝内にキャパシタを形成す
ることにより、占有面積を増大させることなく実質的に
容量の増大をはかるという方法が検討されている。しか
し、キャパシタの経時破壊に対する信頼性を向上させる
ため、上部電極の電位を０Ｖ，５Ｖとすることによって
メモリ内容を区別する必要があり、シリコン基板表面に
基板と反対導電型の１０×１０１８ｃｍ−３以上の濃度
を有する不純物拡散層を形成するという方法がとられて
いる。

【０１２０】ＤＲＡＭの場合、多数個のセルが配列され
ているため、高密度化に際し、溝間の距離が短くなるに
従い、溝内に形成したキャパシタの不純物拡散層間の分
離耐圧が低下するという問題がある。

【０１２１】この問題を解決するため、例えばｐ型基板
上の溝表面にｎ型の不純物拡散層を形成する場合、この
溝表面の不純物拡散層の下に、基板濃度よりやや濃度の
高いｐ型の不純物拡散層を形成し、二重拡散層すなわち
いわゆるＨｉＣ構造にするという方法がとられている。 このＨｉＣ構造は、容量が小さくなった場合のソフトエ
ラー耐性が強いということもわかっている。

【０１２２】従来の方法では、溝の表面に二重の拡散層
を精度よく形成するのは極めて困難であり、ドーピング
技術として、一般的なイオン注入法では、溝の底部と側
壁部の濃度の均一性を確保するのが難しく、また、ドー
プトガラスと呼ばれる不純物を含有する酸化シリコン膜
からの拡散においては、底部と側壁部との濃度の均一性
を確保するのは容易であるが、拡散する不純物毎に成膜
、拡散剥離工程を繰りかえさねばならず、工程数が大幅
に増大してしまうという問題があっが、本発明によれば
、裏面から格子欠陥を導入するなど、格子欠陥を制御す
ることにより、同時に複数の不純物を制御性良く所望の
プロファイルに拡散することが可能となる。また、深い
溝内部への拡散層の形成も極めて制御性良く行うことが
できる。

【０１２３】

【発明の効果】発明の方法によれば、熱平衡状態におけ
る濃度よりも大きい所望の格子欠陥濃度をもつような格
子欠陥を発生せしめ、拡散のための熱工程においてこの
格子欠陥が拡散を支援または抑制するようにしているた
め、極めて制御性よく所望の拡散長を得る事が可能とな
る。さらにまた低温下での拡散も可能となり、既に形成
されている層への影響を防止しつつ所望の拡散層を形成
することも可能となる。

【図面の簡単な説明】

【図１】本発明の第１の実施例の不純物の導入方法を示
す図である。

【図２】９００℃５時間の熱処理後の格子欠陥濃度と深
さとの関係を測定した結果を示す図である。

【図３】リン拡散層の存在によるボロン拡散速度との関
係を示す図である。

【図４】拡散源濃度と拡散との関係を示す図である。

【図５】パターン密度とボロン拡散深さとの関係を示す
図である。

【図６】拡散源のパターンの変形例を示す図である。

【図７】拡散源の変形例を示す図である。

【図８】本発明の第４の実施例のＭＯＳＦＥＴの製造工
程図である。

【図９】本発明の第５の実施例のＭＯＳＦＥＴの製造工
程図である。

【図１０】本発明の第６の実施例のバイポーラトランジ
スタの製造工程図である。

【図１１】本発明の第７の実施例のＭＯＳＦＥＴの製造
工程図である。

【図１２】本発明の第８の実施例のＭＯＳＦＥＴの製造
工程図である。

【図１３】本発明の第８の実施例における表面での再結
合速度と点欠陥の濃度の関係を示す図である。

【図１４】本発明の第９の実施例のＭＯＳＦＥＴの製造
工程図である。

【図１５】本発明の第１０の実施例のＭＯＳＦＥＴの製
造工程図である。

【図１６】格子間シリコン原子の拡散速度と温度との関
係を示す図である。

【図１７】平衡格子間シリコン原子濃度と温度との関係
を示す図である。

【図１８】格子間原子の拡散係数と温度との関係を示す
図である。

【符号の説明】

１　　シリコン基板 ２　　素子分離領域 ３　　ゲート電極 ４　　拡散層 ５　　酸化シリコン膜 ６　　チタン層 ７　　チタンシリサイド層 ８　　空格子 ９　　格子間シリコン原子 １０　　ソースドレイン領域 １２　　素子分離領域 ５４　　イオン注入層 ５５　　ＰＳＧ膜 ５６　　ｎ層 ５７　　ｐ層 ５８　　ｉ層

Claims (6)

【特許請求の範囲】
1. 【請求項１】　　半導体基板表面または内部に不純物を
   導入する不純物導入工程と、熱平衡状態における濃度よ
   りも大きい格子欠陥濃度をもつ格子欠陥を発生せしめる
   格子欠陥生成工程と、前記不純物を拡散させる熱工程と
   を含むことを特徴とする半導体装置の製造方法。
2. 【請求項２】　　半導体基板表面または内部に不純物を
   導入する不純物導入工程と、拡散しようとする不純物の
   拡散速度を支援する欠陥の逆の型の欠陥を生起せしめ、
   再結合により前記不純物の拡散に寄与する当該型の格子
   欠陥の濃度を低下せしめるように制御する格子欠陥生成
   工程と、前記不純物を拡散させる熱工程とを含むことを
   特徴とする半導体装置の製造方法。
3. 【請求項３】　　半導体基板表面または内部に不純物を
   導入する不純物導入工程と、前記半導体基板の裏面に熱
   平衡状態における濃度よりも大きい格子欠陥濃度をもつ
   格子欠陥を発生せしめる格子欠陥生成工程と、前記不純
   物を拡散させる熱工程とを含むことを特徴とする半導体
   装置の製造方法。
4. 【請求項４】　　前記格子欠陥生成工程は、所望の密度
   で選択的に欠陥源を形成する工程であることを特徴とす
   る請求項５に記載の半導体装置の製造方法。
5. 【請求項５】　　前記格子欠陥生成工程に先立ち、基板
   の裏面に凹凸を形成する凹凸形成工程を含むことを特徴
   とする請求項５に記載の半導体装置の製造方法。
6. 【請求項６】　　半導体基板表面または内部に不純物を
   導入する不純物導入工程と、前記半導体基板の裏面に局
   所的に、熱平衡状態における濃度よりも大きい格子欠陥
   濃度をもつような格子欠陥を発生せしめる格子欠陥生成
   工程と、前記不純物を拡散させる熱工程とを含むことを
   特徴とする半導体装置の製造方法。