CN103137462B - 自对准金属硅化物的形成方法 - Google Patents
自对准金属硅化物的形成方法 Download PDFInfo
- Publication number
- CN103137462B CN103137462B CN201110383149.9A CN201110383149A CN103137462B CN 103137462 B CN103137462 B CN 103137462B CN 201110383149 A CN201110383149 A CN 201110383149A CN 103137462 B CN103137462 B CN 103137462B
- Authority
- CN
- China
- Prior art keywords
- layer
- self
- formation method
- nickel
- metal silicate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
一种自对准金属硅化物的形成方法,包括:提供半导体衬底,所述半导体衬底表面至少有一硅区域;在所述硅区域形成离子注入区;形成覆盖所述离子注入区表面的硅外延层;形成覆盖所述硅外延层的镍金属层;采用第一退火工艺在硅区域表面和所述硅外延层内形成第一金属硅化物层;去除未反应的镍金属层;采用第二退火工艺对第一金属硅化物层进行退火,形成第二金属硅化物层。本发明实施例形成的金属硅化物层质量高,器件电学性能好。
Description
技术领域
本发明涉及半导体制造领域,特别涉及自对准金属硅化物的形成方法。
背景技术
在半导体制造技术中,金属硅化物由于具有较低的电阻率且和其他材料具有很好的粘合性而被广泛应用于源/漏接触和栅极接触来降低接触电阻。高熔点的金属与硅发生反应生成金属硅化物,通过一步或者多步退火工艺可以形成低电阻率的金属硅化物。随着半导体工艺水平的提高,特别是在90nm及其以下技术节点,为了获得更低的接触电阻,镍及镍的合金成为形成金属硅化物的主要材料。
在已经公开的公开号为US2009309228A1的美国专利申请中公开了一种自对准金属硅化物的形成方法,该方法选择镍合金作为形成金属硅化物的材料。图1至图3给出了该方法形成自对准硅化物各阶段的剖面结构示意图。
如图1所示,首先提供半导体基底100,所述半导体基底100形成有隔离区110,所述隔离区110内填充有绝缘材料;在半导体基底100上形成有栅介质层104;在所述栅介质层104上形成有栅电极103,在所述栅电极103及栅介质层104的两侧形成有侧墙105,所述栅电极103两侧半导体基底100内形成有源极101和漏极102。
如图2所示,在所述半导体基底100的表面形成金属层106,所述金属层106覆盖所述源极101、漏极102、栅极103和侧墙105,所述金属层106的材料为镍。进一步地,可以在金属层106上形成保护层107,所述保护层107的材料为氮化钛(TiN),用来防止金属层106被氧化,保护层107的形成是可选的。
如图3所示,对所述半导体基底100进行退火工艺,通过退火,所述源极101、漏极102、栅极103表面上的金属层106材料与所述源极101、漏极102和栅极103中的硅材料发生反应生成金属硅化物层,分别为101a、102a、103a。之后通过选择性刻蚀将没有发生反应的金属层106去除,使得形成的金属硅化物层101a、102a、103a暴露在所述半导体基底100的表面。
但是,现有技术形成的金属硅化物电学性能差。
发明内容
本发明解决的问题是提供一种形成的金属硅化物电学性能好且稳定的自对准金属硅化物的形成方法。
为解决上述问题,本发明提供一种自对准金属硅化物的形成方法,包括:提供半导体衬底,所述半导体衬底表面至少有一硅区域;在所述硅区域形成离子注入区;形成覆盖所述离子注入区表面的硅外延层;形成覆盖所述硅外延层的镍金属层;采用第一退火工艺在硅区域表面和所述硅外延层内形成第一金属硅化物层;去除未反应的镍金属层;采用第二退火工艺对第一金属硅化物层进行退火,形成第二金属硅化物层。
可选的,所述离子注入区注入的离子类型为:H、N、F或Pt;或者为含H、N、F或Pt的两种或两种以上混合离子。
可选的,所述离子注入区的形成工艺为离子注入或等离子体处理。
可选的,所述离子注入形成离子注入区的工艺参数为:离子注入能量范围为10KeV至32KeV,离子注入的浓度为1.0E14cm-2至3.2E14cm-2。
可选的,所述离子注入区的厚度为10埃至20埃。
可选的,所述硅外延层的厚度为50埃至200埃。
可选的,所述硅区域为源极区或/和漏极区。
可选的,所述硅区域为栅多晶硅层。
可选的,所述镍金属层材料为纯镍或者镍铂合金。
可选的,当所述镍金属层材料为镍铂合金时,镍铂合金中铂的质量百分比含量为1%至10%。
可选的,所述第一退火工艺为采用快速热退火炉,退火温度为200℃至350℃,退火时间为0.1分钟至2分钟。
可选的,所述第二退火工艺为采用快速热退火炉,退火温度为300℃至600℃,时间为0.1分钟至2分钟。
可选的,所述第二金属硅化物层材料为含Pt的NiSi。
与现有技术相比,本发明具有以下优点:
本发明实施例的自对准金属硅化物的形成方法,先在半导体衬底表面的硅区域形成离子注入区,然后在离子注入区表面形成硅外延层,再在硅外延层表面形成含Ni的金属层,退火后,在所述硅外延层内和硅区域表面形成铂镍的金属硅化物层,由于具有离子注入层阻挡,且金属硅化物层形成在所述硅外延层内和硅区域表面,因此,金属离子不会扩散至沟道区域,形成的器件质量高。
进一步的,所述离子注入区含Pt离子,能够与扩散至离子注入区的Ni形成稳定的[NixPt(1-x)]Si,阻挡Ni向沟道区域扩散。
附图说明
图1至图3是现有技术形成自对准硅化物各阶段的剖面结构示意图;
图4是本发明实施例的自对准金属硅化物的形成方法流程示意图;
图5至图11是本发明一实施例的自对准金属硅化物的形成方法的过程剖面示意图。
具体实施方式
由背景技术可知,现有技术形成的金属硅化物电学性能差,为此,本发明的发明人对现有技术的金属硅化物形成方法进行了深入的研究,发现:现有直接采用镍金属层与硅反应形成金属硅化物层,金属硅化物层中的金属元素不稳定,金属元素容易扩散至衬底中,使得源极区和漏极区的硅原子晶格结构被打乱,更为恶劣地,金属元素会扩散至沟道底下,造成源极、漏极和衬底接触面的漏电流。
针对上述缺陷,发明人进行进一步研究,发现:采用物理气相沉积工艺对镍铂合金的靶材进行溅射,从而在所述源极101、漏极102、栅极103表面上形成镍铂合金金属层,然后采用退火工艺使得镍铂合金金属层与硅反应形成[NixPt(1-x)]Si的金属硅化物层,能够抑制镍元素扩散至衬底,从而形成稳定的金属硅化物层。
但是,发明人经过对采用镍铂合金金属层形成金属硅化物层的工艺进行深入研究发现:金属硅化物层与衬底的界面是一个富硅的环境,而直接形成的[NixPt(1-x)]Si的金属硅化物依然会出现金属元素扩散现象,且Ni和Pt的扩散速度并不相同,发明人研究发现,Pt由于金属原子半径比较大,扩散速度比较慢,而相对Pt,Ni的扩散速度比较快。
直接采用镍铂合金金属层的金属硅化物层,金属硅化物层与衬底界面的Ni扩散至衬底内形成NiSi2,而金属硅化物层由于Ni的扩散,从而使得Pt的含量上升,发明人又对上述现象做进一步分析,发现Pt含量高的金属硅化物层电阻率较高,相比与电阻率为15欧姆/厘米的NiSi,质量百分比含量为5%至10%的Pt的金属硅化物层(NiSi),电阻率会从15欧姆/厘米上升至19-25欧姆/厘米,另外,NiSi2的电阻率也高于NiSi,Ni的扩散也会导致成分为NiSi的金属硅化物层向NiSi2转变,再加上金属硅化物层与衬底界面的Ni扩散至衬底内形成NiSi2,从而使得原先设定的[NixPt(1-x)]Si的金属硅化物的元素配比失衡,造成器件电阻上升,性能下降。
为此,本发明的发明人提供一种自对准金属硅化物的形成方法,请参考图4,包括如下步骤:
步骤S101,提供半导体衬底,所述半导体衬底表面至少有一硅区域;
步骤S102,在所述硅区域形成离子注入区;
步骤S103,形成覆盖所述离子注入区表面的硅外延层;
步骤S104,形成覆盖所述硅外延层的镍金属层;
步骤S105,采用第一退火工艺在硅区域表面和所述硅外延层内形成第一金属硅化物层;
步骤S106,去除未反应的镍金属层;
步骤S107,采用第二退火工艺对第一金属硅化物层进行退火,形成第二金属硅化物层。
下面结合一具体实施例对本发明的自对准金属硅化物的形成方法做详细描述,图5至图11为本发明一实施例的自对准金属硅化物的形成方法的过程剖面示意图。
请参考图5,提供半导体衬底100,所述半导体衬底100表面至少有一硅区域。
提供半导体衬底100,在所述半导体衬底100表面至少有一硅区域。所述半导体衬底100的材质可以是单晶硅、非晶硅中的一种,所述半导体衬底100的材质也可以是硅锗化合物,所述半导体衬底100还可以是绝缘体上硅(SOI,SiliconOnInsulator)结构或硅上外延层结构。
所述半导体衬底100表面形成有栅极结构110,所述栅极结构110包括栅介质层111、形成在栅介质表面的栅多晶硅层112、形成在所述栅介质层111和栅多晶硅层112侧壁的侧墙113;所述半导体衬底100内形成有源极区120和漏极区130。
所述硅区域可以是所述半导体衬底100内的源极区120或/和漏极区130;所述硅区域也可以是所述半导体衬底100表面的栅多晶硅层112。
在本实施例中,以所述硅区域为源极区120、漏极区130和栅多晶硅层112为例做示范性说明。
请参考图6,在所述硅区域形成离子注入区140。
在本实施例中,在所述源极区120、漏极区130和栅多晶硅层112形成离子注入区140。需要说明的是,本领域的技术人员也可以根据实际产品的需要,选择在所述源极区120、漏极区130和栅多晶硅层112任一区域或者其中两个区域内形成离子注入区140。在本实施例中,在所述源极区120、漏极区130和栅多晶硅层112形成离子注入区140能够节约工艺步骤,且提高形成的器件的电学性能。
所述离子注入区140为含H、N、F或Pt的离子注入区,或者为含H、N、F或Pt的两种或两种以上混合离子的离子注入区。
较佳地,所述离子注入区140为Pt离子注入区或者包含Pt的混合离子注入区。
所述离子注入区140的形成工艺为离子注入(Implant)或等离子体处理(PlasmaTreat)。
以离子注入形成所述离子注入区140为例,对所述离子注入区140的形成步骤做详细描述:
在所述半导体衬底100表面形成光刻胶图形(未图示),所述光刻胶图形暴露出所述源极区120、漏极区130和栅多晶硅层112;
采用离子注入对所述源极区120、漏极区130和栅多晶硅层112进行离子注入,所述注入离子的类型为H、N、F或Pt,所述注入离子的类型或者为H、N、F或Pt的两种或两种以上混合离子注入。
采用离子注入形成所述离子注入区140的工艺参数为:离子注入能量范围为10KeV至32KeV,离子注入的浓度为1.0E14cm-2至3.2E14cm-2。
形成离子注入区140用于阻挡后续金属硅化物中的金属元素的扩散,特别是Ni的扩散,所述离子注入区140的厚度为10埃至20埃。
较佳的,所述注入离子的类型为Pt或者包含Pt的混合离子,注入的工艺参数为:离子注入能量范围为20KeV至32KeV,离子注入的浓度为1.0E14cm-2至3.2E14cm-2。
在一实施例中,所述注入离子的类型为Pt时,Pt不但具有阻挡后续金属硅化物中的金属元素的扩散,特别是Ni的扩散的作用,且Pt的离子注入区还能够与Ni形成稳定的[NixPt(1-x)]Si金属硅化物,从而使得器件电学性能稳定。
在另一实施例中,注入的离子为包含Pt的混合离子,比如为:H与Pt的混合离子、N与Pt的混合离子或F与Pt的混合离子,其中,Pt的离子注入区还能够与Ni形成稳定的[NixPt(1-x)]Si金属硅化物,阻止Ni向器件的沟道区扩散,且H、N或F具有更佳的阻止作用,从而使得器件稳定性更佳。
请参考图7,形成覆盖所述离子注入区140表面的硅外延层150。
所述硅外延层150形成工艺为外延,所述硅外延层150的厚度为50埃至200埃。
所述硅外延层150用于与后续的形成的镍金属层完全反应,形成镍(镍与硅的比例接近1∶1)的金属硅化物,从而降低硅区域的电阻。
需要说明的是,在一实施例中,在后续退火工艺中,注入硅区域的Pt也会扩散至所述硅外延层150,使得所述硅外延层150完全反应形成的金属硅化物层稳定且电阻率低。
请参考图8,形成覆盖所述硅外延层150的镍金属层160。
所述镍金属层160用于与硅区域的表面硅和所述硅外延层150反应,形成富镍的金属硅化物层。
具体地,所述镍金属层160材料为纯镍或者镍铂合金。
当镍金属层160材料为纯镍时,在后续退火工艺中,镍原子扩散比较快,能够充分与所述硅外延层150完全反应,以及与硅区域的表面硅反应,形成镍的[NixPt(1-x)]Si金属硅化物。
当镍金属层160材料为镍铂合金,其中镍铂合金中铂的质量百分比含量为1%至10%,采用上述的质量百分比含量的镍铂合金形成的金属硅化物中镍与硅的比例接近1∶1且金属硅化物([NixPt(1-x)]Si)结构稳定性更佳。
请参考图9,采用第一退火工艺在硅区域表面和所述硅外延层150内形成第一金属硅化物层170。
所述第一退火工艺参数为采用快速热退火炉,退火温度为200℃至350℃,退火时间为0.1分钟至2分钟,采用上述的退火工艺参数能够保证所述外延层150充分反应形成铂镍的金属硅化物层,需要说明的是,在实际工艺过程中,硅区域为源极区120或/和漏极区130,或者硅区域为栅多晶硅层112,且通常半导体体制造工艺中需要对多个源极区120、漏极区130、和/或栅多晶硅层112形成金属硅化物,上述源极区120、漏极区130和/或栅多晶硅层112的宽度可以相同也可以不同,当上述硅区域的宽度为不同时,如果采用一步退火工艺无法形成厚度一致的金属硅化物层,为此,本发明的实施例采用第一退火工艺,选择上述的工艺参数,来控制Ni的扩散深度,从而使得不同宽度的硅区域后续形成的金属硅化物层厚度一致,还需要说明的是,由于第一退火工艺参数较佳的为控制Ni的扩散深度,因此采用第一退火工艺形成的第一金属硅化物层170材料为Ni2Si,Ni2Si不太稳定,后续工艺会采用第二退火工艺形成稳定且电阻率低的NiSi。
需要说明的是,在退火工艺中,之前步骤中形成的离子注入区140会阻挡Ni和/或铂扩散至沟道区域,此外,当离子注入区140为含铂的离子注入区时,离子注入区140会与扩散过来的Ni反应,形成稳定的铂镍的金属硅化物层。
此外,发明人注意到,由于离子注入区140厚度较薄,且离子注入区140的离子比较稳定,在阻挡扩散到金属元素与扩散金属元素形成金属硅化物的同时离子注入区140的离子不会出现扩散现象。
请参考图10,去除未反应的镍金属层160。
所述去除工艺为湿法或干法去除工艺,本领域的技术人员可以参考现有技术,在这里不再赘述。
请参考图11,在去除未反应的镍金属层160后,还需要执行第二退火工艺,所述第二退火工艺为采用快速热退火炉,退火温度为300℃至600℃,时间为0.1分钟至2分钟;采用上述第二退火工艺,对第一金属硅化物层170进行退火,使得Ni2Si的第一金属硅化物层170转换为含Pt的NiSi的第二金属硅化物层180。
NiSi的电阻率低,且由于离子注入区140内的Pt在第二退火工艺的参数下,与NiSi反应形成含Pt的NiSi的第二金属硅化物层180,含Pt的NiSi的第二金属硅化物层180不但具有电阻率低的优点且热稳定性较好。
本发明实施例的自对准金属硅化物的形成方法,先在半导体衬底表面的硅区域形成离子注入区,然后在离子注入区表面形成硅外延层,再在硅外延层表面形成含Ni的金属层,退火后,在所述硅外延层内和硅区域表面形成铂镍的金属硅化物层,由于具有离子注入层阻挡,且金属硅化物层形成在所述硅外延层内和硅区域表面,因此,金属离子不会扩散至沟道区域,形成的器件质量高。
进一步的,所述离子注入区含Pt离子,能够与扩散至离子注入区的Ni形成稳定的[NixPt(1-x)]Si,阻挡Ni向沟道区域扩散。
本发明虽然已以较佳实施例公开如上,但其并不是用来限定本发明,任何本领域技术人员在不脱离本发明的精神和范围内,都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改,因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰,均属于本发明技术方案的保护范围。
Claims (12)
1.一种自对准金属硅化物的形成方法,其特征在于,包括:
提供半导体衬底,所述半导体衬底表面至少有一硅区域;
在所述硅区域形成离子注入区,所述离子注入区注入离子的类型为Pt或者包含Pt的混合离子;
形成覆盖所述离子注入区表面的硅外延层;
形成覆盖所述硅外延层的镍金属层;
采用第一退火工艺在硅区域表面和所述硅外延层内形成第一金属硅化物层;
去除未反应的镍金属层;
采用第二退火工艺对第一金属硅化物层进行退火,形成第二金属硅化物层。
2.如权利要求1所述自对准金属硅化物的形成方法,其特征在于,所述离子注入区的形成工艺为离子注入或等离子体处理。
3.如权利要求2所述自对准金属硅化物的形成方法,其特征在于,所述离子注入形成离子注入区的工艺参数为:离子注入能量范围为10KeV至32KeV,离子注入的浓度为1.0E14cm-2至3.2E14cm-2。
4.如权利要求1所述自对准金属硅化物的形成方法,其特征在于,所述离子注入区的厚度为10埃至20埃。
5.如权利要求1所述自对准金属硅化物的形成方法,其特征在于,所述硅外延层的厚度为50埃至200埃。
6.如权利要求1所述自对准金属硅化物的形成方法,其特征在于,所述硅区域为源极区或/和漏极区。
7.如权利要求1所述自对准金属硅化物的形成方法,其特征在于,所述硅区域为栅多晶硅层。
8.如权利要求1所述自对准金属硅化物的形成方法,其特征在于,所述镍金属层材料为纯镍或者镍铂合金。
9.如权利要求8所述自对准金属硅化物的形成方法,其特征在于,当所述镍金属层材料为镍铂合金时,镍铂合金中铂的质量百分比含量为1%至10%。
10.如权利要求1所述自对准金属硅化物的形成方法,其特征在于,所述第一退火工艺为采用快速热退火炉,退火温度为200℃至350℃,退火时间为0.1分钟至2分钟。
11.如权利要求1所述自对准金属硅化物的形成方法,其特征在于,所述第二退火工艺为采用快速热退火炉,退火温度为300℃至600℃,时间为0.1分钟至2分钟。
12.如权利要求1所述自对准金属硅化物的形成方法,其特征在于,所述第二金属硅化物层材料为含Pt的NiSi。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110383149.9A CN103137462B (zh) | 2011-11-25 | 2011-11-25 | 自对准金属硅化物的形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110383149.9A CN103137462B (zh) | 2011-11-25 | 2011-11-25 | 自对准金属硅化物的形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103137462A CN103137462A (zh) | 2013-06-05 |
CN103137462B true CN103137462B (zh) | 2015-11-25 |
Family
ID=48497115
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201110383149.9A Active CN103137462B (zh) | 2011-11-25 | 2011-11-25 | 自对准金属硅化物的形成方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103137462B (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104835728B (zh) * | 2014-02-12 | 2017-12-12 | 北大方正集团有限公司 | 在多晶硅上形成金属硅化物的方法和半导体器件 |
CN106158585B (zh) * | 2015-04-03 | 2020-02-11 | 中芯国际集成电路制造(上海)有限公司 | 晶圆的表面处理方法、半导体器件及其制作方法 |
WO2020102990A1 (zh) * | 2018-11-20 | 2020-05-28 | 长江存储科技有限责任公司 | 外延层和3d nand存储器的形成方法、退火设备 |
CN118263188A (zh) * | 2024-05-29 | 2024-06-28 | 浙江创芯集成电路有限公司 | 半导体结构及其形成方法 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1965403A (zh) * | 2004-03-17 | 2007-05-16 | 德州仪器公司 | 集成电路金属硅化物方法 |
CN1989598A (zh) * | 2004-09-14 | 2007-06-27 | 国际商业机器公司 | 半导体器件中金属硅化物的单向扩散 |
CN101339904A (zh) * | 2007-07-03 | 2009-01-07 | 株式会社瑞萨科技 | 半导体器件的制造方法 |
CN101432860A (zh) * | 2006-05-01 | 2009-05-13 | 国际商业机器公司 | 用于形成自对准金属硅化物接触的方法 |
CN101452842A (zh) * | 2007-11-30 | 2009-06-10 | 中芯国际集成电路制造(上海)有限公司 | 一种可减小器件漏电流的金属电极制造方法 |
CN101764058A (zh) * | 2009-12-31 | 2010-06-30 | 复旦大学 | 形成超薄可控的金属硅化物的方法 |
CN102024690A (zh) * | 2009-09-23 | 2011-04-20 | 中芯国际集成电路制造(上海)有限公司 | 自对准金属硅化物的形成方法 |
CN102044422A (zh) * | 2009-10-19 | 2011-05-04 | 中芯国际集成电路制造(上海)有限公司 | 自对准金属硅化物的形成方法 |
CN102208348A (zh) * | 2010-03-29 | 2011-10-05 | 瑞萨电子株式会社 | 半导体器件的制造方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070072358A1 (en) * | 2005-09-29 | 2007-03-29 | Chih-Ning Wu | Method of manufacturing metal-oxide-semiconductor transistor devices |
KR101561862B1 (ko) * | 2008-12-26 | 2015-10-21 | 삼성전자 주식회사 | 반도체 집적 회로 장치의 제조 방법 |
US20110104893A1 (en) * | 2009-11-04 | 2011-05-05 | Jubao Zhang | Method for fabricating mos transistor |
-
2011
- 2011-11-25 CN CN201110383149.9A patent/CN103137462B/zh active Active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1965403A (zh) * | 2004-03-17 | 2007-05-16 | 德州仪器公司 | 集成电路金属硅化物方法 |
CN1989598A (zh) * | 2004-09-14 | 2007-06-27 | 国际商业机器公司 | 半导体器件中金属硅化物的单向扩散 |
CN101432860A (zh) * | 2006-05-01 | 2009-05-13 | 国际商业机器公司 | 用于形成自对准金属硅化物接触的方法 |
CN101339904A (zh) * | 2007-07-03 | 2009-01-07 | 株式会社瑞萨科技 | 半导体器件的制造方法 |
CN101452842A (zh) * | 2007-11-30 | 2009-06-10 | 中芯国际集成电路制造(上海)有限公司 | 一种可减小器件漏电流的金属电极制造方法 |
CN102024690A (zh) * | 2009-09-23 | 2011-04-20 | 中芯国际集成电路制造(上海)有限公司 | 自对准金属硅化物的形成方法 |
CN102044422A (zh) * | 2009-10-19 | 2011-05-04 | 中芯国际集成电路制造(上海)有限公司 | 自对准金属硅化物的形成方法 |
CN101764058A (zh) * | 2009-12-31 | 2010-06-30 | 复旦大学 | 形成超薄可控的金属硅化物的方法 |
CN102208348A (zh) * | 2010-03-29 | 2011-10-05 | 瑞萨电子株式会社 | 半导体器件的制造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN103137462A (zh) | 2013-06-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1922719B (zh) | 半导体器件和制造半导体器件的方法 | |
US8637925B2 (en) | Nickel-silicide formation with differential Pt composition | |
US6852610B2 (en) | Semiconductor device and method for manufacturing the same | |
CN103137462B (zh) | 自对准金属硅化物的形成方法 | |
CN102184961B (zh) | 一种非对称栅mos器件及其制备方法 | |
CN109087864A (zh) | 半导体器件及其形成方法 | |
CN103014656B (zh) | 硅化镍层形成方法及半导体器件形成方法 | |
US20090079010A1 (en) | Nickel silicide formation for semiconductor components | |
CN103515238A (zh) | Nmos晶体管及形成方法、cmos结构及形成方法 | |
CN102117744B (zh) | 自对准金属硅化物的形成方法 | |
KR101730939B1 (ko) | 반도체 소자 및 그 제조방법 | |
CN103035497B (zh) | 镍硅化物形成方法及晶体管形成方法 | |
CN108630535B (zh) | 半导体结构及其形成方法 | |
CN102456556A (zh) | 金属硅化物的形成方法 | |
CN103165453B (zh) | 高介电金属栅mos及其制造方法 | |
CN105575810A (zh) | 晶体管的形成方法 | |
CN109087891A (zh) | 半导体器件及其形成方法 | |
KR100464386B1 (ko) | 반도체소자의트랜지스터제조방법 | |
JP3238159B2 (ja) | 半導体装置の製造方法 | |
CN102263020A (zh) | 低栅极阻抗的功率半导体结构的制造方法 | |
CN102468150B (zh) | 半导体器件的形成方法 | |
KR100327433B1 (ko) | 반도체소자의 접합 형성방법 | |
KR100458121B1 (ko) | 반도체의 실리사이드 형성방법 | |
KR100587609B1 (ko) | 반도체 소자의 트랜지스터 제조방법 | |
JPH10116797A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |