JPH0421211A - 半導体素子の駆動方法およびその駆動装置 - Google Patents

半導体素子の駆動方法およびその駆動装置

Info

Publication number
JPH0421211A
JPH0421211A JP2124191A JP12419190A JPH0421211A JP H0421211 A JPH0421211 A JP H0421211A JP 2124191 A JP2124191 A JP 2124191A JP 12419190 A JP12419190 A JP 12419190A JP H0421211 A JPH0421211 A JP H0421211A
Authority
JP
Japan
Prior art keywords
base layer
base
thyristor
layer
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2124191A
Other languages
English (en)
Inventor
Katsuyoshi Mase
勝好 間瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2124191A priority Critical patent/JPH0421211A/ja
Priority to EP19910107198 priority patent/EP0463325A3/en
Priority to KR1019910007840A priority patent/KR910020930A/ko
Publication of JPH0421211A publication Critical patent/JPH0421211A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/749—Thyristor-type devices, e.g. having four-zone regenerative action with turn-on by field effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/744—Gate-turn-off devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H03K17/0406—Modifications for accelerating switching in composite switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electronic Switches (AREA)
  • Thyristors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的コ （産業上の利用分野） 二の発明はバイポーラトランジスタ、ＭＯＳトランジス
タ及びサイリスタ等を複合した半導体素子の駆動方法お
よびその駆動装置に関する。
（従来の技術） 従来、この種の複合素子としては、例えばＩＧＢＴ等が
あり、電力変換用のインバータ装置等に組み込まれ、該
Ｉ　ＧＥＴのスイッチングはＭＯ５Ｉ−ランジスタのオ
ン、オフによって行なわれている。
従来のＩ　ＧＢＴの構造にて高耐圧製品を製作すると、
３１２７〜１５７７間飽和電圧が高くなり、オン状態で
の損失が増大する。この３１２７〜１５７７間飽和電圧
を低くするために、第２ベース層の注入効率を大きくす
ると、Ｉ　ＧＥＴ構造上形成されている寄生サイリスタ
がオン（ラッチアップ）してしまいターンオフできなく
なる。
これらの欠点を補うために第２ベース層に、新たにベー
ス電極を取り付けた形の電力用半導体素子が考案されて
いる。このような素子はＭ　Ａ　Ｇ　Ｔ　（Ｍ　ＯＳ　
Ａｓ５ｉｓｔａｎｃｅ　Ｇａｔｅ　Ｔｈｙｒｉｓｔｏｒ
）と称されることもあり、本明細書でも以下これに従っ
てＭ　Ａ　Ｇ　Ｔと称す。
ＭＡＧＴは、第２ベース層にベース電極を設けたことを
主要な特徴としており、これを利用することによって該
ＭＡＧＴはＧＴＯサイリスクのようなターンオフ機能を
持つことができる。
しかし、通常のＧＴＯサイリスタのターンオフ方法では
、第２ベース層からベース電流を引き抜きながらアノー
ド電流工いを過渡的に減少させてターンオフを行なうた
め、第１３図のターンオフ波形図（同図中ｔ。、Ｉはタ
ーンオフ期間）に示すようにアノード電流工、の立ち下
がりが緩慢である。しかもこの立ち下がり期間にあって
はアノード〜カソード間電圧ＶＡＫが過大になる期間ｔ
１かある。
（発明が解決しようとする課題） 以上のように、高電圧環境下での使用時において、Ｉ　
ＧＢＴよりオン状態損失を低減した製品、即ちＭＡＧＴ
では、これをターンオフさせるに際し、アノード電流Ｉ
Ａの立ち下がりが緩慢なためターンオフに要する時間が
長＜、シかもアノード〜カソード間電圧■。が過大にな
る期間があり、その過大となる電圧値も高く損失が大き
いといった問題があった。
この発明は上記のような点に鑑みて為されたもので、そ
の目的は、バイポーラトランジスタ、ＭＯＳトランジス
タ及びサイリスタを複合するＭＡＧＴのような半導体素
子をターンオフさせるに際し、瞬時にアノード電流ＩＡ
を遮断することができ、アノード〜カソード間電圧ｖＡ
Ｋが過大になる期間を短縮、かつ過大となる電圧値も低
くして損失を最少限に抑えることのできる半導体素子の
駆動方法およびその駆動装置を提供することにある。
［発明の構成］ （課題を解決するための手段） この発明の半導体素子の駆動方法は、少なくともサイリ
スタと、該サイリスタのベースにチャネル領域を有する
ＦＥＴとを構造的に複合し、サイリスク動作及びＦＥＴ
動作の双方を行なう半導体素子の駆動方法において、 前記半導体素子をターンオフさせるに際し、前記サイリ
スタ動作を停止させ、然る後、前記ＦＥＴ動作を停止さ
せることを特徴とする。
又、半導体基板の一方面に露呈する第１導電型の第１エ
ミッタ層と、前記第１エミッタ層に接し、前記基板の他
方面に一部を露呈する第２導電型の第１ベース層と、前
記第１ベース層内に形成され、前記他方面に露呈する第
１導電型の第２ベース層と、前記第２ベース層内に形成
され、前記他方面に露呈する第２導電型の第２エミ・ツ
タ層とを有し、前記第１エミッタ層及び第２エミッタ層
にそれぞれ形成された第１の主電極及び第２の主電極と
、前記第１ベース層及び第２エミ・ツタ層をそれぞれド
レイン／ソースとし、前記第２ベース層の他方面領域の
一部をチャネル領域として該チャネル領域上にゲート絶
縁膜を介してゲート電極が形成されてＭＯＳトランジス
タが構成され、前記第２ベース層に直接接触するベース
電極が形成されてＧＴＯサイリスタが構成された半導体
素子の駆動方法において、 前記第２ベース層には所定電位が印加され、前記ＧＴＯ
サイリスタは動作状態にあり、前記ゲート電極には所定
電位が印加され、前記ＭＯＳトランジスタは動作状態に
あり、前記半導体素子は前記ＧＴＯサイリスタ及びＭＯ
Ｓトランジスタ双方の動作を行ない導通状態にあり、 前記半導体素子をターンオフさせるに際し、前記ベース
電極に所定電位を印加して前記第２エミッタ層と第２ベ
ース層とを逆バイアスとして前記ＧＴＯサイリスタ動作
を停止させ、然る後、前記ゲート電極に印加されている
所定電位を変動させて前記ＭＯ８トランジスタ動作を停
止させることを特徴とする。
又、その駆動装置は、半導体基板の一方面に露呈する第
１導電型の第１エミッタ層と、前記第１エミッタ層に接
し、前記基板の他方面に一部を露呈する第２導電型の第
１ベース層と、前記第１ベース層内に形成され、前記他
方面に露呈する第１導電型の第２ベース層と、前記第２
ベース層内に形成され、前記他方面に露呈する第２導電
型の第２エミッタ層とを有し、前記第１エミッタ層及び
第２エミッタ層にそれぞれ形成された第１の主電極及び
第２の主電極と、前記第１ベース層及び第２エミッタ層
をそれぞれドレイン／ソースとし、前記第２ベース層の
他方面領域の一部をチャネル領域として該チャネル領域
上にゲート絶縁膜を介してゲート電極が形成されてＭＯ
８Ｉ−ランジスタが構成され、前記第２ベース層に直接
接触するベース電極が形成されてＧＴＯサイリスタが構
成された半導体素子の駆動装置において、 第１の制御信号を受け、前記ベース電極に所定電位を印
加して前記第２エミッタ層と第２ベース層とを逆バイア
スとして前記ＧＴＯサイリスタ動作を停止させる第１の
停止手段と、 然る後、第２の制御信号を受け、前記ゲート電極に印加
されている所定電位を変動させて前記ＭＯＳトランジス
タ動作を停止させる第２の停止手段と、 を具備することを特徴とする特 （作用） 上記のような半導体素子の駆動方法およびその駆動装置
にあっては、少なくともサイリスタと、該サイリスタの
ベースにチャネル領域を有するＦＥＴとを構造的に複合
し、サイリスタ動作及びＦＥＴ動作の双方を行なう半導
体素子をターンオフさせるに際し、第１の停止手段によ
って前記サイリスタ動作を停止させ、然る後、第２の停
止手段によってＦＥＴ動作を停止させる。
即ち、半導体素子に流れている電流のうちバイポーラ的
に電流を流しているサイリスタ動作が先ず停止され、然
る後、ＦＥＴ的（ユニポーラ的）に電流を流しているＦ
ＥＴ動作が停止され、半導体素子がターンオフする。
これにより上記ターンオフは、ＦＥＴのオン、オフによ
って行なうものに準じたものとなり、高速スイッチング
性を確保できるとともに、アノード〜カソード間電圧Ｖ
＾にが過大になる期間が短縮され、過大となる電圧値も
低くなる。
（実施例） 以下、図面を参照してこの発明を実施例により説明する
。
第１図はＭＡＧＴの概略的な断面図である。
同図に示すように、半導体基板１０にはこれの裏面に露
呈する高不純物濃度のｐ１型第１エミッタ層１２が形成
され、この第１エミッタ層１２に接し、かつその一部を
基板１０の表面に露呈するｎ型第１ベース層１４が形成
されている。この第１ベース層１４内には基板１０の表
面から選択的に拡散形成されたｐ型第２ベース層１６が
形成されている。この第２ベース層１６内には基板１０
の表面から選択的に拡散形成された高不純物濃度のｎ４
型第２エミッタ層１８及び高不純物濃度のｐ”型ベース
電極取り田し領域２０がそれぞれ形成されている。第２
エミッタ層１８と第１ベース層１４との間における第２
ベース層１６表面領域には、素子能動時にＭＯＳトラン
ジスタのチャネルを形成するチャネル領域２２が存在す
る。
このチャネル領域２２に対応した基板１０表面上にはゲ
ート絶縁膜２４を介してゲート電極２６が形成されてい
る。又、第２エミッタ層１８に対応した基板表面１０上
にはこれに直接コンタクトされるカソード電極２８が形
成されている。又、ベース電極取り比し領域２０に対応
した基板１０表面上にはこれに直接コンタクトされるベ
ース電極３０が形成されている。一方、基板１０裏面上
には第１エミッタ層１２に直接コンタクトされるアノー
ド電極３２が形成されている。
次に、上記のような構成のＭＡＧＴにおけるこの発明の
第１の実施例に係わるターンオフ方法を含む動作例を、
上述の第１図と、第２図に示すタイミングチャートとを
参照して説明する。
先ず、ターンオンさせる時（第２図中のｔ　ａｍはター
ンオン期間）、ベース電極３０に所定電位を印加し、第
２ベース層１６にベース電流■８を第１図の■に示す如
く注入する。これによりＭＡＧＴはターンオンし、オン
電流■いは■の経路で流れ、このＭＡＧＴはサイリスタ
動作を始める。サイリスタとして動作している期間、ベ
ース電極３０には、例えば所定電位を印加しておいても
よい。
さて、ＭＡＧＴをターンオフさせる時（第２図中のｔ　
ｅｌｌはターンオフ期間）、この発明の第１の実施例に
よれば、先ず、ゲート電極２６にＭＯＳトランジスタの
しきい値電圧ＶＴＨ以上になるように所定電位を印加、
即ちゲート〜カソード間に電圧を発生させてチャネルを
開き、オン電流ｌＡを第１図に示す■のような経路でも
流れるように分流させる。これによりＭＡＧＴはＩＧＢ
Ｔ動作も始める。
次に、ベース電極３０の電位を上記所定電位から引き下
げてベース−カソード間が逆バイアスとなるようにし、
■のような経路で流れていない電流、即ち■で流れてい
るオン電流ＩＡを■の経路でベース電極３０に引き抜き
、先ず、サイリスタ動作を停止させる。
然る後、ゲート電極２６の電位をＭＯＳトランジスタの
しきい値電圧ＶＴＨ以下になるように引き下げてチャネ
ルを閉鎖し、■のような経路で流れているオン電流ＩＡ
を遮断してＩ　ＧＢＴ動作を停止させる。
このようにして上述したＭＡＧ、Ｔをターンオフさせる
。
第３図は、第１図と同様のＭＡＧＴの概略的な断面図で
、第４図は第２の実施例に係わるターンオフ方法を含む
動作例のタイミングチャートである。第３図において、
第１図と同一の部分については同一の参照符号を付し構
造の説明は省略する。
先ず、ターンオンさせる時（第４図中のｔ　ａｓはター
ンオン期間）、ゲート電極２６にＭＯＳトランジスタの
しきい値電圧７７８以上になるように所定電位を印加、
即ちゲートルカソード間に電圧を発生させてチャネルを
開く。これによりＭＡＧＴは、ターンオンし、オン電流
ｌＡは第３図に示す■の経路で流れ、このＭＡＧＴはＩ
　ＧＢＴ動作を始める。この時、ベース〜カソード間に
、これらのｐｎ接合順電圧値以上の大きい電圧が発生さ
れるようにしてサイリスタを動作させ、オン電流ｌＡを
第３図に示す■のような経路でも流れるように分流させ
る。
さて、ＭＡＧＴをターンオフさせる時（第４図中のｔ０
２．はターンオフ期間）、この発明の第２の実施例によ
れば、先ず、ゲート電極２６に、上記した所定電位以上
の電位をさらに印加し、チャネル領域２２がより開くよ
うにし、より多くのオン電流Ｉ＾が■の経路で流れるよ
うに分流の配分を変える。
次に、ベース電極３０の電位を上記所定電位から引き下
げてベース〜カソード間が逆バイアスとなるようにし、
■のような経路で流れているオン電流工、を■の経路で
ベース電極３０に引き抜き、先ず、サイリスク動作を停
止させる。
然る後、ゲート電極２６の電位をＭＯＳトランジスタの
しきい値電圧ｖＴ）１以下になるように引き下げてチャ
ネルを閉鎖し、■のような経路で流れているオン電流Ｉ
Ａを遮断してＩＧＢＴ動作を停止させる。
このようにして上述したＭＡＧＴをターンオフさせる。
上述した実施例のようなターンオフ方法であると、オン
電流ＩＡのうち、先ず、サイリスタ動作を生じさせてい
る側のものをベース電極３０から引き抜き、サイリスク
動作をすみやかに停止させ、然る後、Ｉ　ＧＢＴ動作を
生じさせている側のものをチャネル領域２２を閉鎖する
ことによって遮断して全ての動作を停止させる。このよ
うな方法により、ＭＡＧＴのターンオフは、ＧＴＯサイ
リスタの如くベース電流の引き抜きによるオン電流ＩＡ
の過渡的減少によって全ての動作を停止するのではなく
、最後にＭＯＳトランジスタのチャネルを閉鎖して瞬時
にオン電流Ｉ＾を遮断することにより全ての動作を停止
する。従って、オン電流ＩＡを瞬時に遮断でき、ターン
オフに要する時間を短縮できる。これによってアノード
〜カソード間電圧ｖＡＫが過大になる期間を短縮、かつ
過大となる電圧値もより低くして損失を最少限に抑える
ことが可能となる。
第５図乃至第１２図は、それぞれ本発明の上記実施例を
具体化する回路例の回路図及びその回路例のタイミング
チャートである。
第５図は第１の回路例を示す回路図であり、第６図はそ
の回路例のタイミングチャートである。
第１の回路例は第１の実施例のようなターンオフ方法を
具体化する回路の一例である。
同図らに示すように、ＭＡＧＴｌｏｏをターンオンさせ
る際には、制御電流信号Ｓ２をフォトカブラＰｈ２の発
光素子Ｄ２に入力し、光結合によって受光素子Ｑ２を導
通させる。受光素子Ｑ２が導通すると、これのコレクタ
にベースを接続するｐｎｐ型トランジスタＱ５が導通し
、これのコレクタをゲートに接続するｎチャネル型ＭＯ
ＳトランジスタＴｒ３が導通する。これによってＭＡＧ
ＴｌｏｏのベースＢにベース電流１．が流れてＭＡＧＴ
ｌｏｏが上述したような動作の如くターンオンする。
又、同図に示す回路において、ＭＡＧＴｌｏｏをターン
オフさせる際には、先ず、制御電流信号Ｓ１をフォトカ
ブラＰｈ１の発光素子Ｄ１に入力し、光結合によって受
光素子Ｑ１を導通させる。受光素子Ｑ１が導通すると、
これのコレクタにベースを接続するｐｎｐ型トランジス
タＱ４が導通し、これのコレクタをゲートに接続するｎ
チャネル型ＭＯＳトランジスタＴｒｌが導通ずる。
これによってＭＡＧＴｌ、００のゲートＧにＶＣに近い
電位が印加されるようになりチャネルが開き、ＭＡＧＴ
ｌｏｏが上述したような動作の如くＩ　ＧＢＴ動作をし
始める。
次に、制御電流信号Ｓ３をフォトカブラｐｈ３の発光素
子Ｄ３に入力し、光結合によって受光素子Ｑ３を導通さ
せる。受光素子Ｑ３が導通すると、これのコレクタにベ
ースを接続するｐｎｐ型トランジスタＱ６が導通し、こ
れのコレクタをゲートに接続するｎチャネル型ＭＯＳト
ランジスタＴｒ４が導通ずる。これによってＭＡＧＴｌ
ｏｏのベース電流ＩＩ］がＭＡＧＴｌｏｏから負の電位
へと流れ、ＭＡＧＴｌｏｏか上述したような動作の如く
サイリスタ動作を停止する。
次に、制御電流信号Ｓ１の発光素子Ｄ１に対する入力を
止め、受光素子Ｑ１を非導通にする。
これによりｐｎｐ型トランジスタＱ４が非導通となり、
これのコレクタをゲートに接続するｐチャネル型ＭＯ５
Ｉ−ランジスタＴｒ２のゲート電位か負となって導通ず
る。これによってＭＡＧＴｌｏｏのゲートＧ　Ｉ：　Ｖ
　Ｅ　Ｅに近い電位が印加されてチャネルが閉鎖し、Ｍ
ＡＧＴｌｏｏが上述したような動作の如く全ての動作を
停止する。
尚、第５図において、参照符号Ｒユ〜Ｒ］３は抵抗であ
る。
第７図は第２の回路例を示す回路図であり、第８図はそ
の回路例のタイミングチャートである。
第２の回路例は第２の実施例のようなターンオフ方法を
具体化する回路の一例である。
同図らに示すように、ＭＡＧＴｌｏｏをターンオンさせ
る際には、制御電流信号Ｓ５をフォトカブラＰｈ５の発
光素子Ｄ５に入力し、光結合によって受光素子Ｑ８を導
通させる。受光素子Ｑ８が導通すると、これのコレクタ
にベースを接続するｐｎｐ型トランジスタＱＩＯが導通
し、これのコレクタをゲートに接続するｎチャネル型Ｍ
ＯＳトランジスタＴｒ６が導通する。これによってＭＡ
ＧＴｌｏｏのゲートＧにＶＣＣに近い電位が印加される
ようになりチャネルが開き、ＭＡＧＴｌｏｏが上述した
ような動作の如くターンオンする。
又、同図に示す回路において、ＭＡＧＴｌｏｏをターン
オフさせる際には、先ず、制御電流信号Ｓ４をフォトカ
ブラＰｈ４の発光素子Ｄ４に入力し、光結合によって受
光素子Ｑ７を導通させる。受光素子Ｑ７が導通ずると、
これのコレクタにベースを接続するｐｎｐ型トランジス
タＱ９か導通し、これのコレクタをゲートに接続するｎ
チャネル型ＭＯ８トランジスタＴｒ５か導通する。
これによってＭＡＧＴｌｏｏのゲートＧにＶＣＣより、
さらに高電位のＶＣＣ１に近い電位が印加されるように
なりチャネルがより開く。これによりＭＡＧＴｌｏｏの
オン電流は上述したような動作の如＜ＩＧＢＴ動作を生
しさせる側により多くの電流が分流されるようになる。
尚、ＶＣＣ１が伝わる経路とＶＣＣが伝わる経路とはノ
ード５０で互いに結合されており、ＶＣＣ１からＶＣＣ
へと電流が流入する恐れがあるか、この回路例ではＭＯ
ＳトランジスタＴｒ６のドレインとＶＣＣとの間にダイ
オードＤＩＯを取り付けて上記流入を防止している。
次に、制御電流信号Ｓ３をフォトカブラＰｈ３の発光素
子Ｄ３に入力し、光結合によって受光素子ＱＢを導通さ
せる。受光素子Ｑ３が導通すると、これのコレクタにベ
ースを接続するｐｏｐ型トランジスタＱ６か導通し、こ
れのコレクタをゲートに接続するｎチャネル型ＭＯＳト
ランジスタＴｒ４か導通する。これによってＭＡＧＴｌ
ｏｏのベース電流ＩＢかＭＡＧＴｌｏｏがら負の電位へ
と流れ、ＭＡＧＴｌｏｏが上述したような動作の如くサ
イリスタ動作を停止する。
次に、制御電流信号Ｓ４及びＳ５の発光素子Ｄ４及びＤ
５に対する入力を止め、受光素子Ｑ７及びＱ８を非導通
にする。これによりｐｎｐ型トランジスタＱ９及びＱＩ
Ｏが非導通となり、ＭＯＳトランジスタＴｒ５及びＴｒ
６が非導通となる。又、トランジスタＱ１９のコレクタ
をゲートに接続するｐチャネル型ＭＯＳトランジスタＴ
ｒ７にあってはゲート電位が負となって導通する。これ
によってＭＡＧＴｌｏｏのゲートＧにＶＥＥに近い電位
が印加されてチャネルが閉鎖し、ＭＡＧＴｌｏｏが上述
したような動作の如く全ての動作を停止する。
尚、第７図において、参照符号Ｒ３、Ｒ６、Ｒ９、Ｒ１
３、Ｒ１４〜Ｒ２２は抵抗である。
第９図は第３の回路例を示す回路図であり、第１０図は
その回路例のタイミングチャートである。尚、第９図に
おいて第７図と同一の箇所については同一の参照符号を
付す。
同図らに示すように、ＭＡＧＴｌｏｏをターンオンさせ
る際には、制御電流信号Ｓ５をフォトカブラＰｈ５の発
光素子Ｄ５に入力し、第２の回路例と同様な動作によっ
てｎチャネル型ＭＯＳトランジスタＴｒ６が導通する。
これによってＭＡＧＴｌｏｏ（７）ゲートＧ　ｌ：　Ｖ
　ＣＣＩ　＋：：近い電位が印加されてＭＡＧＴｌｏｏ
が上述したような動作の如くターンオンする。
又、同図に示す回路において、ＭＡＧＴｌｏｏをターン
オフさせる際には、制御電流信号Ｓ３をフォトカブラＰ
ｈ３の発光素子Ｄ３に入力し、第２の回路例と同様な動
作によってｎチャネル型ＭＯＳトランジスタＴｒ４が導
通ずる。
これによってＭＡＧＴｌｏｏのベース電流ＩＢがＭＡＧ
Ｔｌｏｏから負の電位へと流れ、ＭＡＧＴｌｏｏが上述
したような動作の如くサイリスタ動作を停止する。
次に、制御電流信号Ｓ５の発光素子Ｄ５に対する入力を
止め、受光素子Ｑ８を非導通にする。
これによりｐｎｐ型トランジスタＱ１０が非導通となり
、ＭＯＳトランジスタＴｒ６が非導通となり、一方ＭＯ
ＳトランジスタＴｒ７が導通する。
これによってＭＡＧＴｌｏｏのゲートＧにＶＥＥに近い
電位が印加されてＭＡＧＴｌｏｏが上述したような動作
の如く全ての動作を停止する。
尚、このようにゲートＧに印加される電位が、ＶＣＣＩ
のように当初から充分に大きくしておき、ＭＡＧＴのオ
ン状態において、チャネル領域を通過する電流を多く、
サイリスタの部分を通過する電流を少なくしておいても
良い。
第１１図は第４の回路例を示す回路図であり、第１２図
はその回路例のタイミングチャートである。尚、第１１
図において第９図と同一の箇所については同一の参照符
号を付す。
同図らに示すように、ＭＡＧＴｌｏｏをターンオンさせ
る際には、制御電流信号Ｓ５をフォトカブラＰｈ５の発
光素子Ｄ５に入力し、第３の回路例と同様な動作によっ
てｎチャネル型ＭＯＳトランジスタＴｒ６が導通する。
この時、ＭＡＧＴｌｏｏのゲートＧ　ｌ：　ｉ；ｉ　Ｖ
　ＣＣ１（７）電位とｖＥＥのの電位との電位差から抵
抗Ｒ２１＜Ｒ２２で分圧された電圧が印加されてＭＡＧ
Ｔｌｏｏが上述したような動作の如くターンオンする。
上述の分圧された電圧が充分に大きければ、ＭＡＧＴの
オン状態において、チャネル領域を通過する電流を多く
、一方、サイリスタの部分を通過する電流を少なくする
ことができる。
又、同図に示す回路において、ＭＡＧＴｌｏｏをターン
オフさせる際には、制御電流信号Ｓ３をフォトカブラＰ
ｈ３の発光素子Ｄ３に入力し、第３の回路例と同様な動
作によってｎチャネル型ＭＯ３Ｉ−ランジスタＴｒ４が
導通する。
これによってＭＡＧＴｌｏｏのベース電流Ｉ、がＭＡＧ
Ｔｌｏｏから負の電位へと流れ、ＭＡＧＴｌｏｏが上述
したような動作の如くサイリスタ動作を停止する。
次に、制御電流信号Ｓ５の発光素子Ｄ５に対する入力を
止め、受光素子Ｑ８を非導通とするとＴｒ６が非導通と
なる。これによってＭＡＧＴｌｏｏのゲートＧにＶＥＨ
に近い電位が印加されてＭＡＧＴｌｏｏが上述したよう
な動作の如く全ての動作を停止する。
尚、この発明は上記実施例に限定されるものではなく、
これらの他、その要旨を逸脱しない範囲で種々変形して
実施できることは言うまでもない。例えば上述した４つ
の回路例において、ｎチャネルＭＯＳトランジスタをｎ
　ｐ　ｎ　！　）ランリスクに置き換えたり、ｐチャネ
ルＭＯ８）ランリスクをｐｎｐ型トランジスタに置き換
えたりしても、上述した回路と同様に動作し得る。
又、ホトカブラによる制御信号の伝達を、トランジスタ
を組み合わせることによって行なっても構わない。
〔発明の効果〕
以上説明したように、この発明によれば、バイポーラト
ランジスタ、ＭＯＳトランジスタ及びサイリスクを複合
した半導体素子をターンオフさせるに際し、瞬時にアノ
ード電流ｌＡを遮断することができ、アノード〜カソー
ド間電圧ｖＡＫが過大になる期間を短縮、かつ過大とな
る電圧値も低くして損失を最少限に抑えることができる
半導体素子の駆動方法および駆動装置を提供できる。
【図面の簡単な説明】
第１図はＭＡＧＴの概略的な断面図、第２図はＭＡＧＴ
のこの発明の第１の実施例に駆動方法を含む動作のタイ
ミングチャート、第３図はＭＡＧＴの概略的な断面図、
第４図はＭＡＧＴのこの発明の第２の実施例に駆動方法
を含む動作のタイミングチャート、第５図は第１の回路
例の回路図、第６図は第１の回路例の動作のタイミング
チャート、第７図は第２の回路例の回路図、第８図は第
２の回路例の動作のタイミングチャート、第９図は第３
の回路例の回路図、第１０図は第３の回路例の動作のタ
イミングチャート、第１１図は第４の回路例の回路図、
第１２図は第４の回路例の動作のタイミングチャート、
第１３図は従来のＧＴＯサイリスタのターンオフ波形図
である。 １０・・・半導体基板、１２・・・ｐ“型第１エミッタ
層、１４・・・ｎ型第１ベース層、１６・・・ｐ型第２
ベース層、１８・・・ｎ＋型第２エミッタ層、２０・・
・ｐ３型ベース電極取り出し領域、２２・・・チャネル
領域、２４・・・ゲート絶縁膜、２６・・・ゲート電極
、２８・・・カソード電極、３０・・・ベース電極、３
２・・・アノード電極、Ｐｈ１〜Ｐｈ５・・・ホトカブ
ラ、Ｒ１−Ｒ２２・・・抵抗、Ｑ１〜Ｑ３、Ｑ７、Ｑ８
・・・受光素子、Ｑ４〜Ｑ６、Ｑ９、Ｑ　１０　・ｐ　
ｎ　ｐ型トランジスタ、Ｔｒユ、Ｔｒ３〜Ｔｒ６・・・
ｎチャネル型ＭＯＳトランジスタ、Ｔｒ２、Ｔｒ７・・
・ｐチャネル型ＭＯｓ）ランリスク、Ｄ１〜Ｄ５・・・
発光素子、ＤＩＯ・・・ダイオード。

Claims (3)

    【特許請求の範囲】
  1. （１）少なくともサイリスタと、該サイリスタのベース
    にチャネル領域を有するＦＥＴとを構造的に複合し、サ
    イリスタ動作及びＦＥＴ動作の双方を行なう半導体素子
    の駆動方法において、前記半導体素子をターンオフさせ
    るに際し、前記サイリスタ動作を停止させ、然る後、前
    記ＦＥＴ動作を停止させることを特徴とする半導体素子
    の駆動方法。
  2. （２）半導体基板の一方面に露呈する第１導電型の第１
    エミッタ層と、 前記第１エミッタ層に接し、前記基板の他方面に一部を
    露呈する第２導電型の第１ベース層と、前記第１ベース
    層内に形成され、前記他方面に露呈する第１導電型の第
    ２ベース層と、 前記第２ベース層内に形成され、前記他方面に露呈する
    第２導電型の第２エミッタ層とを有し、前記第１エミッ
    タ層及び第２エミッタ層にそれぞれ形成された第１の主
    電極及び第２の主電極と、 前記第１ベース層及び第２エミッタ層をそれぞれドレイ
    ン／ソースとし、前記第２ベース層の他方面領域の一部
    をチャネル領域として該チャネル領域上にゲート絶縁膜
    を介してゲート電極が形成されてＭＯＳトランジスタが
    構成され、 前記第２ベース層に直接接触するベース電極が形成され
    てＧＴＯサイリスタが構成された半導体素子の駆動方法
    において、 前記第２ベース層には所定電位が印加され、前記ＧＴＯ
    サイリスタは動作状態にあり、 前記ゲート電極には所定電位が印加され、前記ＭＯＳト
    ランジスタは動作状態にあり、 前記半導体素子は前記ＧＴＯサイリスタ及びＭＯＳトラ
    ンジスタ双方の動作を行ない導通状態にあり、 前記半導体素子をターンオフさせるに際し、前記ベース
    電極に所定電位を印加して前記第２エミッタ層と第２ベ
    ース層とを逆バイアスとして前記ＧＴＯサイリスタ動作
    を停止させ、 然る後、前記ゲート電極に印加されている所定電位を変
    動させて前記ＭＯＳトランジスタ動作を停止させること
    を特徴とする半導体素子の駆動方法。
  3. （３）半導体基板の一方面に露呈する第１導電型の第１
    エミッタ層と、 前記第１エミッタ層に接し、前記基板の他方面に一部を
    露呈する第２導電型の第１ベース層と、前記第１ベース
    層内に形成され、前記他方面に露呈する第１導電型の第
    ２ベース層と、 前記第２ベース層内に形成され、前記他方面に露呈する
    第２導電型の第２エミッタ層とを有し、前記第１エミッ
    タ層及び第２エミッタ層にそれぞれ形成された第１の主
    電極及び第２の主電極と、 前記第１ベース層及び第２エミッタ層をそれぞれドレイ
    ン／ソースとし、前記第２ベース層の他方面領域の一部
    をチャネル領域として該チャネル領域上にゲート絶縁膜
    を介してゲート電極が形成されてＭＯＳトランジスタが
    構成され、 前記第２ベース層に直接接触するベース電極が形成され
    てＧＴＯサイリスタが構成された半導体素子の駆動装置
    において、 第１の制御信号を受け、前記ベース電極に所定電位を印
    加して前記第２エミッタ層と第２ベース層とを逆バイア
    スとして前記ＧＴＯサイリスタ動作を停止させる第１の
    停止手段と、 然る後、第２の制御信号を受け、前記ゲート電極に印加
    されている所定電位を変動させて前記ＭＯＳトランジス
    タ動作を停止させる第２の停止手段と、 を具備することを特徴とする半導体素子の駆動装置。
JP2124191A 1990-05-16 1990-05-16 半導体素子の駆動方法およびその駆動装置 Pending JPH0421211A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2124191A JPH0421211A (ja) 1990-05-16 1990-05-16 半導体素子の駆動方法およびその駆動装置
EP19910107198 EP0463325A3 (en) 1990-05-16 1991-05-03 Device and method for driving semiconductor device having bipolar transistor, insulated gate fet and thyristor combined together
KR1019910007840A KR910020930A (ko) 1990-05-16 1991-05-15 반도체 소자의 구동 방법 및 구동장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2124191A JPH0421211A (ja) 1990-05-16 1990-05-16 半導体素子の駆動方法およびその駆動装置

Publications (1)

Publication Number Publication Date
JPH0421211A true JPH0421211A (ja) 1992-01-24

Family

ID=14879241

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2124191A Pending JPH0421211A (ja) 1990-05-16 1990-05-16 半導体素子の駆動方法およびその駆動装置

Country Status (3)

Country Link
EP (1) EP0463325A3 (ja)
JP (1) JPH0421211A (ja)
KR (1) KR910020930A (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5561393A (en) * 1992-02-03 1996-10-01 Fuji Electric Co., Ltd. Control device of semiconductor power device
JP3070360B2 (ja) * 1993-10-28 2000-07-31 富士電機株式会社 ダブルゲ−ト型半導体装置の制御装置
US5459339A (en) * 1992-02-03 1995-10-17 Fuji Electric Co., Ltd. Double gate semiconductor device and control device thereof
EP0854575B1 (en) * 1992-05-01 2002-10-09 Fuji Electric Co., Ltd. Control device for double gate semiconductor device
GB9525363D0 (en) * 1995-12-12 1996-02-14 Lynxvale Ltd Semiconductor device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE392783B (sv) * 1975-06-19 1977-04-18 Asea Ab Halvledaranordning innefattande en tyristor och en felteffekttransistordel
DE3583897D1 (de) * 1984-06-22 1991-10-02 Hitachi Ltd Halbleiterschalter.
GB2164790A (en) * 1984-09-19 1986-03-26 Philips Electronic Associated Merged bipolar and field effect transistors

Also Published As

Publication number Publication date
EP0463325A2 (en) 1992-01-02
KR910020930A (ko) 1991-12-20
EP0463325A3 (en) 1992-03-04

Similar Documents

Publication Publication Date Title
US4604535A (en) FET-bipolar switching device and circuit
US4661723A (en) Composite circuit of bipolar transistors and field effect transistors
US4480201A (en) Dual mode power transistor
US5281862A (en) Power MOSFET driver with cross-conduction current reduction
US4500801A (en) Self-powered nonregenerative fast gate turn-off FET
US4794441A (en) Semiconductor switch circuit
US6034413A (en) High speed biCMOS gate power for power MOSFETs incorporating improved injection immunity
US4481434A (en) Self regenerative fast gate turn-off FET
JPH0575110A (ja) 半導体装置
US5003199A (en) Emitter coupled logic circuit having an active pull-down output stage
JPS583328A (ja) 基板電圧発生回路
US5933034A (en) High speed biCMOS gate driver for MOSFETs incorporating improved injection immunity
JPH0421211A (ja) 半導体素子の駆動方法およびその駆動装置
JPS61288617A (ja) 半導体装置
US4602269A (en) High speed driving circuit
US5495198A (en) Snubbing clamp network
JP3199857B2 (ja) 伝導度変調型ｍｏｓｆｅｔ
JPH08274608A (ja) 誘導性負荷駆動方法及び装置
JP3161092B2 (ja) デュアルゲートｍｏｓサイリスタ
JPS6053078A (ja) 半導体装置
JPS6096173A (ja) ゲ−トタ−ンオフサイリスタの駆動回路
JPH0529904A (ja) スイツチング回路
JP3171917B2 (ja) 絶縁ゲート型自己ターンオフサイリスタ
JPS61185960A (ja) 伝導度変調素子
JPH0560690B2 (ja)