JPH04206761A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH04206761A JPH04206761A JP33653990A JP33653990A JPH04206761A JP H04206761 A JPH04206761 A JP H04206761A JP 33653990 A JP33653990 A JP 33653990A JP 33653990 A JP33653990 A JP 33653990A JP H04206761 A JPH04206761 A JP H04206761A
- Authority
- JP
- Japan
- Prior art keywords
- pellet
- wiring board
- metal wiring
- semiconductor device
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 26
- 239000002184 metal Substances 0.000 claims abstract description 35
- 239000008188 pellet Substances 0.000 claims abstract description 30
- 239000011347 resin Substances 0.000 claims abstract description 24
- 229920005989 resin Polymers 0.000 claims abstract description 24
- 230000000694 effects Effects 0.000 abstract description 5
- 238000007789 sealing Methods 0.000 abstract description 2
- 238000001816 cooling Methods 0.000 abstract 1
- 238000004806 packaging method and process Methods 0.000 abstract 1
- 239000000758 substrate Substances 0.000 abstract 1
- 230000017525 heat dissipation Effects 0.000 description 3
- 230000005856 abnormality Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000005452 bending Methods 0.000 description 1
- 238000005219 brazing Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に関し、特に樹脂封止型の半導体装
置に関する。
置に関する。
従来のこの種の半導体装置は、リードの一部にペレット
をマウントし、このペレットと他のリードとをボンディ
ングワイヤを用いて電気接続し、その上でこれらを樹脂
で封止している。また、各リードの端部を樹脂の外部に
突出させ、これら端部を実装基板の配線にロー付は等に
より接続することで平面実装を実現している。
をマウントし、このペレットと他のリードとをボンディ
ングワイヤを用いて電気接続し、その上でこれらを樹脂
で封止している。また、各リードの端部を樹脂の外部に
突出させ、これら端部を実装基板の配線にロー付は等に
より接続することで平面実装を実現している。
第５図はその一例を示しており、樹脂７の外部に突出さ
れている各リード１〜３の端部を、実装基板８に設けた
配線９にロー付けしている。また、この例ではペレット
を搭載したり一部１の素子搭載部１ａも配線９にロー付
けしている。
れている各リード１〜３の端部を、実装基板８に設けた
配線９にロー付けしている。また、この例ではペレット
を搭載したり一部１の素子搭載部１ａも配線９にロー付
けしている。
この従来の半導体装置では、半導体装置の動作時にペレ
ットから発生する熱は、ペレットをマウントしているリ
ードを介して、あるいは樹脂を通して樹脂外部に放熱さ
せている。このため、リードが完全に樹脂内に封止され
る絶縁タイプの半導体装置の場合には、放熱効果が十分
ではなく、許容損失を大きくすることが難しいという問
題がある。
ットから発生する熱は、ペレットをマウントしているリ
ードを介して、あるいは樹脂を通して樹脂外部に放熱さ
せている。このため、リードが完全に樹脂内に封止され
る絶縁タイプの半導体装置の場合には、放熱効果が十分
ではなく、許容損失を大きくすることが難しいという問
題がある。
また、非絶縁タイプの半導体装置の場合には、実装基板
８に実装する半導体装置の直下には露呈された配線９を
設けることができないため、配線を迂回させたり多層配
線構造にする等の必要があり、配線面積が大きくなり、
あるいは配線構造が複雑になるという問題がある。
８に実装する半導体装置の直下には露呈された配線９を
設けることができないため、配線を迂回させたり多層配
線構造にする等の必要があり、配線面積が大きくなり、
あるいは配線構造が複雑になるという問題がある。
さらに、ボンディングワイヤのワイヤループが異常に高
いものが発生した場合でも、樹脂内に封入した後ではこ
れを判別することができず、したがって半導体装置の電
気的特性が良品であれば製品として使用されるため、経
時変化による信軌性の低下が生じることがあるという問
題がある。
いものが発生した場合でも、樹脂内に封入した後ではこ
れを判別することができず、したがって半導体装置の電
気的特性が良品であれば製品として使用されるため、経
時変化による信軌性の低下が生じることがあるという問
題がある。
本発明の目的は、これらの問題を解消した半導体装置を
提供することにある。
提供することにある。
本発明の半導体装置は、リード上にマウントされたペレ
ットの表面側にペレットと所要間隔おいて金属配線板を
設け、この金属配線板を樹脂内に一体的に封止し、かつ
この金属配線板の両端部を樹脂から突出させた構成とす
る。
ットの表面側にペレットと所要間隔おいて金属配線板を
設け、この金属配線板を樹脂内に一体的に封止し、かつ
この金属配線板の両端部を樹脂から突出させた構成とす
る。
この場合、金属配線板上ペレット表面との間隔を、ボン
ディングワイヤのループ高さの管理限界値の上限に設定
する。
ディングワイヤのループ高さの管理限界値の上限に設定
する。
本発明によれば、金属配線板を配線の一部に利用でき、
かつ放熱に利用し、さらにボンディングワイヤのループ
高さの異常を判断することに利用できる。
かつ放熱に利用し、さらにボンディングワイヤのループ
高さの異常を判断することに利用できる。
（実施例〕
次に、本発明を図面を参照して説明する。 −第１図（
ａ）ないしくＣ）は本発明を絶縁タイプの平面実装型半
導体装置に適用した実施例の内部構造の平面図、正面図
、側面図である。これらの図において、１〜３はリード
であり、リードｌに設けた素子搭載部１ａにペレット４
を搭載し、かつこのペレット４と他のり一部２．３とを
ボンディングワイヤ５で電気接続している。また、前記
ペレット４の表面側には、ペレット４に対して所要間隔
おいた位置に金属配線板６を延設している。その上でこ
れらを樹脂７で封止している。このとき、各リード１〜
３の端部と、金属配線板６の両端部は夫々樹脂７の側面
から突出させ、かつ曲げ形成することでそれぞれが同一
平面上に位置されるように構成している。
ａ）ないしくＣ）は本発明を絶縁タイプの平面実装型半
導体装置に適用した実施例の内部構造の平面図、正面図
、側面図である。これらの図において、１〜３はリード
であり、リードｌに設けた素子搭載部１ａにペレット４
を搭載し、かつこのペレット４と他のり一部２．３とを
ボンディングワイヤ５で電気接続している。また、前記
ペレット４の表面側には、ペレット４に対して所要間隔
おいた位置に金属配線板６を延設している。その上でこ
れらを樹脂７で封止している。このとき、各リード１〜
３の端部と、金属配線板６の両端部は夫々樹脂７の側面
から突出させ、かつ曲げ形成することでそれぞれが同一
平面上に位置されるように構成している。
なお、このような構成の製造に際しては、第２図（ａ）
に示すように、リードフレーム１０に形成されたり一部
１の素子搭載部１ａにペレット４をマウントし、他のり
一部２，３にボンディングワイヤ５で電気接続を行った
後に、第２図（ｂ）に示すように金属配線板６を形成し
た金属フレーム１１を所要の間隔で重ね、この状態で樹
脂封止する。その後、リードフレーム１０および金属フ
レーム１１に対して曲げ加工と切断を行うことで第１図
の構造が実現される。
に示すように、リードフレーム１０に形成されたり一部
１の素子搭載部１ａにペレット４をマウントし、他のり
一部２，３にボンディングワイヤ５で電気接続を行った
後に、第２図（ｂ）に示すように金属配線板６を形成し
た金属フレーム１１を所要の間隔で重ね、この状態で樹
脂封止する。その後、リードフレーム１０および金属フ
レーム１１に対して曲げ加工と切断を行うことで第１図
の構造が実現される。
なお、金属配線板６とペレット４の表面との間隔は、ボ
ンディングワイヤ５のループ高さの管理限界値の上限に
なるように配置しておくことが好ましい。
ンディングワイヤ５のループ高さの管理限界値の上限に
なるように配置しておくことが好ましい。
また、第３図（ａ）ないしくＣ）は非絶縁タイプの平面
実装型半導体装置に本発明を適用した実施例の内部構造
の平面図、正面図、側面図であり、第１図の実施例と対
応する部分には同一符号を付しである。この構成では、
ペレット４をマウントしたり一部１の裏面を樹脂７の底
面に露呈させている。
実装型半導体装置に本発明を適用した実施例の内部構造
の平面図、正面図、側面図であり、第１図の実施例と対
応する部分には同一符号を付しである。この構成では、
ペレット４をマウントしたり一部１の裏面を樹脂７の底
面に露呈させている。
このように構成された半導体装置によれば、例えば、第
３図に示した非絶縁タイプ平面実装型半導体装置を基板
に実装する場合には、第４図に示すように、リード１〜
３の端部を実装基板８の配線９にロー付は等により実装
を行うと同時に、金属配線板６の両端部を配線９にロー
付けしてもよい。また、ここではペレット４を搭載した
素子搭載部１ａの露呈面も配線９にロー付けしている。
３図に示した非絶縁タイプ平面実装型半導体装置を基板
に実装する場合には、第４図に示すように、リード１〜
３の端部を実装基板８の配線９にロー付は等により実装
を行うと同時に、金属配線板６の両端部を配線９にロー
付けしてもよい。また、ここではペレット４を搭載した
素子搭載部１ａの露呈面も配線９にロー付けしている。
これにより、金属配線板６は半導体装置の両側の配線９
を相互に接続することが可能となり、この金属配線板６
が半導体装置の内部を通過させる配線の一部として構成
でき、実装基板８の配線９を多層化しなくとも交差配線
を実現することができ、実装基板の配線面積を縮小でき
る。
を相互に接続することが可能となり、この金属配線板６
が半導体装置の内部を通過させる配線の一部として構成
でき、実装基板８の配線９を多層化しなくとも交差配線
を実現することができ、実装基板の配線面積を縮小でき
る。
また、金属配線板６を設けることにより、ペレット４で
発生した熱を金属配線板６を通して放熱することも可能
となり、許容損失を大きくすることができる。
発生した熱を金属配線板６を通して放熱することも可能
となり、許容損失を大きくすることができる。
さらに、ボンディングワイヤ５のループが異常に高い場
合には、ボンディングワイヤ５が金属配線板６に接触し
て電気的に短絡した状態となるため、樹脂７での封止後
においても金属配線板６に対する導通試験によって半導
体装置の良否を判別することができる。
合には、ボンディングワイヤ５が金属配線板６に接触し
て電気的に短絡した状態となるため、樹脂７での封止後
においても金属配線板６に対する導通試験によって半導
体装置の良否を判別することができる。
以上説明したように本発明は、ペレットの表面側にペレ
ットと所要間隔おいて金属配線板を設け、この金属配線
板を樹脂内に一体的に封止するとともに金属配線板の両
端部を樹脂から突出させているので、実装基板の配線面
積を低減できるとともに、放熱効果を高めて許容損失を
大きくすることができる。また、金属配線板とペレット
表面との間隔を、ボンディングワイヤのループ高さの管
理限界値の上限に設定することで、ボンディングワイヤ
のループ高さ異常を容易に判別することができる効果が
ある。
ットと所要間隔おいて金属配線板を設け、この金属配線
板を樹脂内に一体的に封止するとともに金属配線板の両
端部を樹脂から突出させているので、実装基板の配線面
積を低減できるとともに、放熱効果を高めて許容損失を
大きくすることができる。また、金属配線板とペレット
表面との間隔を、ボンディングワイヤのループ高さの管
理限界値の上限に設定することで、ボンディングワイヤ
のループ高さ異常を容易に判別することができる効果が
ある。
第１図（ａ）ないしくＣ）は本発明を絶縁タイプ半導体
装置に適用した実施例の平面図、正面図、側面図、第２
図（ａ）および（ｂ）は第１図の構造を製造する際に用
いられるフレームの平面図、第３図（ａ）ないしくｃ）
は本発明を非絶縁タイプ半導体装置に適用した実施例の
平面図、正面図、側面図、第４図は第３図の半導体装置
を平面実装した状態を示す平面図、第５図は従来の半導
体装置を平面実装した状態を示す平面図である。 １〜３・・・リード、１ａ・・・素子搭載部、４・・・
ペレット、５・・・ボンディングワイヤ、６・・・金属
配線板、７・・・樹脂、８・・・実装基板、９・・・配
線、１ｏ・・・リードフレーム、１１・・・金属フレー
ム。 第１図 第２図 第３図 第４図 （Ｃ） 第５図
装置に適用した実施例の平面図、正面図、側面図、第２
図（ａ）および（ｂ）は第１図の構造を製造する際に用
いられるフレームの平面図、第３図（ａ）ないしくｃ）
は本発明を非絶縁タイプ半導体装置に適用した実施例の
平面図、正面図、側面図、第４図は第３図の半導体装置
を平面実装した状態を示す平面図、第５図は従来の半導
体装置を平面実装した状態を示す平面図である。 １〜３・・・リード、１ａ・・・素子搭載部、４・・・
ペレット、５・・・ボンディングワイヤ、６・・・金属
配線板、７・・・樹脂、８・・・実装基板、９・・・配
線、１ｏ・・・リードフレーム、１１・・・金属フレー
ム。 第１図 第２図 第３図 第４図 （Ｃ） 第５図
Claims (1)
- 【特許請求の範囲】 １、リード上にペレットをマウントし、このペレットと
他のリードとをボンディングワイヤで電気接続し、これ
らを樹脂で封止してなる半導体装置において、前記ペレ
ットの表面側にペレットと所要間隔おいて金属配線板を
設け、この金属配線板を前記樹脂内に一体的に封止し、
かつこの金属配線板の両端部を樹脂から突出させたこと
を特徴とする半導体装置。 ２、金属配線板とペレット表面との間隔を、ボンディン
グワイヤのループ高さの管理限界値の上限に設定してな
る特許請求の範囲第１項記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33653990A JP2979637B2 (ja) | 1990-11-30 | 1990-11-30 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33653990A JP2979637B2 (ja) | 1990-11-30 | 1990-11-30 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04206761A true JPH04206761A (ja) | 1992-07-28 |
| JP2979637B2 JP2979637B2 (ja) | 1999-11-15 |
Family
ID=18300182
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33653990A Expired - Lifetime JP2979637B2 (ja) | 1990-11-30 | 1990-11-30 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2979637B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100328746B1 (ko) * | 1997-05-19 | 2002-05-09 | 가네꼬 히사시 | 방열판상에장착된펠릿을구비하는반도체장치및제조방법 |
-
1990
- 1990-11-30 JP JP33653990A patent/JP2979637B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100328746B1 (ko) * | 1997-05-19 | 2002-05-09 | 가네꼬 히사시 | 방열판상에장착된펠릿을구비하는반도체장치및제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2979637B2 (ja) | 1999-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2992814B2 (ja) | 半導体パッケージ | |
| JP2819285B2 (ja) | 積層型ボトムリード半導体パッケージ | |
| JP2829188B2 (ja) | 樹脂封止型半導体装置 | |
| JPH07288309A (ja) | 半導体装置及びその製造方法並びに半導体モジュール | |
| US5105257A (en) | Packaged semiconductor device and semiconductor device packaging element | |
| JPH05109975A (ja) | 樹脂封止型半導体装置 | |
| JP2873953B2 (ja) | ボトムリード形半導体パッケージ | |
| JPH1056124A (ja) | リードフレーム及びボトムリード型半導体パッケージ | |
| JPH10284873A (ja) | 半導体集積回路装置およびｉｃカードならびにその製造に用いるリードフレーム | |
| JP2905609B2 (ja) | 樹脂封止型半導体装置 | |
| JPS61258458A (ja) | 樹脂封止ｉｃ | |
| JPH04206761A (ja) | 半導体装置 | |
| JP4543542B2 (ja) | 半導体装置 | |
| JPS63190363A (ja) | パワ−パツケ−ジ | |
| JP3173890B2 (ja) | ハイブリッドｉｃ | |
| JP2713141B2 (ja) | 半導体装置 | |
| JPH0777256B2 (ja) | 樹脂封止型半導体装置 | |
| JP2822446B2 (ja) | 混成集積回路装置 | |
| JPH05326814A (ja) | 電子回路素子搭載用リードフレーム | |
| JPH06140535A (ja) | テープキャリアパッケージ型半導体装置 | |
| JPS63160262A (ja) | リ−ドフレ−ムおよびそれを用いた半導体装置 | |
| JPH03255655A (ja) | 半導体装置 | |
| JP2504262Y2 (ja) | 半導体モジュ―ル | |
| JPH0770558B2 (ja) | 半導体装置 | |
| JPH0479260A (ja) | 半導体装置 |