JPH04204817A - フラットパネルディスプレイ - Google Patents
フラットパネルディスプレイInfo
- Publication number
- JPH04204817A JPH04204817A JP33901190A JP33901190A JPH04204817A JP H04204817 A JPH04204817 A JP H04204817A JP 33901190 A JP33901190 A JP 33901190A JP 33901190 A JP33901190 A JP 33901190A JP H04204817 A JPH04204817 A JP H04204817A
- Authority
- JP
- Japan
- Prior art keywords
- driver
- display
- driver ics
- flat panel
- power source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 239000011521 glass Substances 0.000 claims abstract description 9
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 238000000034 method Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 239000011159 matrix material Substances 0.000 description 6
- 239000010409 thin film Substances 0.000 description 4
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 125000000391 vinyl group Chemical group [H]C([*])=C([H])[H] 0.000 description 1
- 229920002554 vinyl polymer Polymers 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Wire Bonding (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
本発明は、ガラス基板を用いて表示素子が形成されたフ
ラットパネルディスプレイに関する。
ラットパネルディスプレイに関する。
従来、薄膜トランジスタ付き液晶表示素子（以下、ＴＰ
Ｔ−ＬＣＤという） （例えば、８８０Ｘ２２０ドツト
の液晶マトリックスパネルなど）のフラットパネルディ
スプレイと外部回路との接続は通常、全ての配線を２０
ピンＦ Ｐ Ｃ（Ｆｌｅｘｉｂｌｅ Ｐｒ１ｎｔｅｄＣ
ｉｒｃｕｉｔ）基板（以下、ＦＰＣ基板という）にて行
っている。そして、そのＦＰＣ基板上に駆動用の各ドラ
イバＩＣを実装するＴ Ａ Ｂ （Ｔａｐｅ Ａｕｔｏ
ＩＩａｔ−ｅｄ Ｂｏｎｄｉｎｇ）方式が現在の主流で
ある。上記ＴＡＢ方式は接続数が多く、車載等のように
常時、振動が付与され尚且つ高信頼性を要求される用途
には適していない。 そこで、表示素子が形成されたガラス基板上にドライバ
ＩＣを直接実装（以下、ＣＯＧ （Ｃｈｉｐ ０ｎＧｌ
ａｓｓ）という）して外部回路との接続数を飛躍的に減
らすことのできるＣＯＧ方式が行われるようになってき
ている。このＣＯＧ方式ではＴＡＢ方式で例えば、１１
００程度ある接続数を２０程度にまで減少させることが
可能である。
Ｔ−ＬＣＤという） （例えば、８８０Ｘ２２０ドツト
の液晶マトリックスパネルなど）のフラットパネルディ
スプレイと外部回路との接続は通常、全ての配線を２０
ピンＦ Ｐ Ｃ（Ｆｌｅｘｉｂｌｅ Ｐｒ１ｎｔｅｄＣ
ｉｒｃｕｉｔ）基板（以下、ＦＰＣ基板という）にて行
っている。そして、そのＦＰＣ基板上に駆動用の各ドラ
イバＩＣを実装するＴ Ａ Ｂ （Ｔａｐｅ Ａｕｔｏ
ＩＩａｔ−ｅｄ Ｂｏｎｄｉｎｇ）方式が現在の主流で
ある。上記ＴＡＢ方式は接続数が多く、車載等のように
常時、振動が付与され尚且つ高信頼性を要求される用途
には適していない。 そこで、表示素子が形成されたガラス基板上にドライバ
ＩＣを直接実装（以下、ＣＯＧ （Ｃｈｉｐ ０ｎＧｌ
ａｓｓ）という）して外部回路との接続数を飛躍的に減
らすことのできるＣＯＧ方式が行われるようになってき
ている。このＣＯＧ方式ではＴＡＢ方式で例えば、１１
００程度ある接続数を２０程度にまで減少させることが
可能である。
しかしながら、ＴＰＴ−ＬＣＤをＣＯＧ方式にて実装設
計する際、基板上の各ドライバＩＣに供給する電圧がそ
の実装された場所などによってバラツキを呈するという
大きな問題がある。この電圧のバラツキにより表示ムラ
が発生するからである。 この表示ムラを無くすには、＄４図に示したように、色
差ΔＥを規格の約２以下に抑えることが必要である。つ
まり、ソースドライバＩＣに供給される出力電圧を２．
５０ ｍから２．５５ （Ｖ）まで、即ち、そのバラツ
キを５０ｍＶ以内に抑える必要があることが分かる。こ
のため、第５図に示したように、各ソースドライバｒｃ
１５にＦＰＣ基板３０及びドライバＩＣ駆動配線１６を
介してそれぞれ個別に電源を供給したり、第６図に示し
たように、電圧降下を抑えるため薄膜配線であるドライ
バＩＣ駆動配線１６０幅を太くして対処していた。 ここで、第５図のような方法では、ＴＰＴ−ＬＣＤ基板
１０と外部回路２０との接続端子が増え、信頼性及びコ
ストの面で不利であった。又、第６図のような方法では
、薄膜配線のドライバＩＣ駆動配線１６で各ソースドラ
イバＩＣｌ３間の電圧降下を５０＋ｎＶ以内に抑えるに
は、それら配線は４〜５ｒｎｍもの太さが必要となり配
線面積の増大による基板サイズの拡大を招いていた。 本発明は、上記の課題を解決するために成されたもので
あり、その目的とするところは、表示素子を駆動するド
ライバＩＣと電源供給等する外部回路との接続端子数が
少なく、表示ムラのないフラットパネルディスプレイを
提供することである
計する際、基板上の各ドライバＩＣに供給する電圧がそ
の実装された場所などによってバラツキを呈するという
大きな問題がある。この電圧のバラツキにより表示ムラ
が発生するからである。 この表示ムラを無くすには、＄４図に示したように、色
差ΔＥを規格の約２以下に抑えることが必要である。つ
まり、ソースドライバＩＣに供給される出力電圧を２．
５０ ｍから２．５５ （Ｖ）まで、即ち、そのバラツ
キを５０ｍＶ以内に抑える必要があることが分かる。こ
のため、第５図に示したように、各ソースドライバｒｃ
１５にＦＰＣ基板３０及びドライバＩＣ駆動配線１６を
介してそれぞれ個別に電源を供給したり、第６図に示し
たように、電圧降下を抑えるため薄膜配線であるドライ
バＩＣ駆動配線１６０幅を太くして対処していた。 ここで、第５図のような方法では、ＴＰＴ−ＬＣＤ基板
１０と外部回路２０との接続端子が増え、信頼性及びコ
ストの面で不利であった。又、第６図のような方法では
、薄膜配線のドライバＩＣ駆動配線１６で各ソースドラ
イバＩＣｌ３間の電圧降下を５０＋ｎＶ以内に抑えるに
は、それら配線は４〜５ｒｎｍもの太さが必要となり配
線面積の増大による基板サイズの拡大を招いていた。 本発明は、上記の課題を解決するために成されたもので
あり、その目的とするところは、表示素子を駆動するド
ライバＩＣと電源供給等する外部回路との接続端子数が
少なく、表示ムラのないフラットパネルディスプレイを
提供することである
上記課題を解決するための発明の構成は、ガラス基板を
用いて表示素子が形成されたフラットパネルディスプレ
イにおいて、前記表示素子を駆動するために、前記ガラ
ス基板上でカスケード接続して実装された複数のドライ
バＩＣと、供給電源から前記ドライバＩＣまでの電圧降
下がそれぞれ等しくなるように抵抗値を変えて接続した
給電線とを有することを特徴とする。
用いて表示素子が形成されたフラットパネルディスプレ
イにおいて、前記表示素子を駆動するために、前記ガラ
ス基板上でカスケード接続して実装された複数のドライ
バＩＣと、供給電源から前記ドライバＩＣまでの電圧降
下がそれぞれ等しくなるように抵抗値を変えて接続した
給電線とを有することを特徴とする。
複数のドライバＩＣは表示素子をそれぞれ駆動するため
に、それら表示素子が形成されたガラス基板上でカスケ
ード接続して実装される。 給電線は供給電源からドライバＩＣまでの間における電
圧降下がそれぞれ等しくなるように抵抗値を変えて接続
される。 すると、各ドライバＩＣに供給される電圧差がなくなり
、色差がその規格値以下に抑えられることになる。 従って、本発明のフラットパネルディスプレイにおいて
は、電源供給等する外部回路との接続端子数が少なく、
表示ムラを発生することがなくなる。
に、それら表示素子が形成されたガラス基板上でカスケ
ード接続して実装される。 給電線は供給電源からドライバＩＣまでの間における電
圧降下がそれぞれ等しくなるように抵抗値を変えて接続
される。 すると、各ドライバＩＣに供給される電圧差がなくなり
、色差がその規格値以下に抑えられることになる。 従って、本発明のフラットパネルディスプレイにおいて
は、電源供給等する外部回路との接続端子数が少なく、
表示ムラを発生することがなくなる。
以下、本発明を具体的な実施例に基づいて説明する。
第１図は本発明に係るフラットパネルディスプレイ１０
０の全体構成を示した概略図である。 フラットパネルディスプレイｌＯＯは主として、ガラス
基板を用いて形成されたＴＰＴ−ＬＣＤ基板１０と上記
ＴＦＴ−ＬＣＤ基板１ｏに電源を供給する外部回路２０
とそれらの間を電気的に接続するＦＰＣ基板３０とから
構成されている。 上記ＴＰＴ−ＬＣＤ基板１０上には、その中央はぼ全面
に表示エリア１１が設けられおり、その表示エリア１１
の右側にはゲートドライバＩＣＩ２、下側にはソースド
ライバＩＣＩ ５がカスケード状に接続して実装されて
いる。 上記表示エリア１１は、第２図に示したように、ＴＰＴ
（薄膜トランジスタ）１１ａとＬＣＤから成る画素１
１ｂとが一対で配設された液晶マトリックスパネルから
成る。ゲートドライバＩＣＩ２はゲートパス１２ａを介
してＴＰＴｌｌａのゲートに信号を出力する。又、ソー
スドライバＩＣｌ３はドレーンバス１５ａを介してＴＦ
Ｔｌｌａのドレーンに電源を供給する。このようにして
、各画素１１ｂは駆動される。 上記ゲートドライバＩＣ１２と外部回路２０とは、ＦＰ
Ｃ基板３０及びドライバＸＣ駆動配線１３を介して接続
されている。又、上記ソースドライバＩＣｌ３と外部回
路２０とはＦＰＣ基板３０及び給電線であるドライバＩ
Ｃ駆動配線１６を介して接続されている。 次に、その作用について説明する。 第３図はＴＦＴ−ＬＣＤ基板１０上の各ソースドライバ
ＩＣＩ ５に対するドライバＩＣ駆動配線１６の等価回
路を示した回路図である。 先ず、ドライバＩＣ駆動配線１６が同じ太さで配設され
ているとすると、１番目のソースドライバＩＣｌ３にお
ける電圧降下Ｅ ｏ＋、又、８番目のソースドライバＩ
ＣＩ ５における電圧降下ＥｎｓはＥＤｌ＝８ ＲＩ
＋ＲＩＩ Ｅｏｓ＝ ３６ ＲＩ 十ＲｓＩ （但し、Ｉ：電流、Ｒ，Ｒ，、Ｒ，：配線の内部抵抗） である。ここで、Ｒ，＝Ｒ，とすると、１番目と８番目
とのソースドライバＩＣｌ３における電圧降下差ΔＥ、
は２８ＲＩとなる。又、実際の回路における電流Ｉは３
０ｍＡ、抵抗Ｒは０．２６５Ω程度であるから、上記電
圧降下差ΔＥ −＝ ２８ ＲＩ ”＝２００ｍＶとな
る。すると、上述した表示ムラを発生しない許容電圧５
０ｍＶを大きく越え、表示エリア１１における左右の明
るさなどが異なってしまうことになる。 そこで、発明者等は各ソースドライバＩＣｌ３の電圧降
下Ｅ、が等しくなるような抵抗Ｒ，−Ｒ。 を求めることとした。即ち、 Ｅ、＝８ＲＩ＋Ｒ，Ｉ＝１５ＲＩ＋Ｒ，！＝２１ＲＩ＋
ＲｓＩ＝２６ＲＩ＋Ｒ，Ｉ＝３０ＲＩ＋Ｒ，Ｉ＝３３Ｒ
Ｉ＋Ｒ，Ｉ＝３５ＲＩ＋Ｒ，Ｉ＝３６ＲＩ＋Ｒ，１が成
立するような抵抗Ｒ１〜Ｒ１を求める。 この抵抗ＲＩ−Ｒ１を求める際、電圧降下を最小に抑え
るために、８番目のソースドライバＩＣｌ３における電
圧降下ＥＤＩが最小となるようにＲ８で示された配線の
太さを最も太くする。 例えば、Ｒ、＝ ０．２３５Ωとすると、上式より、８
ＲＩ＋Ｒ，Ｉ＝３６ＲＩ＋Ｒ，Ｉ であり、又、Ｒは０．２６５Ω程度であるので、Ｒ１ζ
７．６５５Ωとなる。 すると、ドライバＩＣ駆動配線１６を介しての電圧降下
Ｅ０は各ソースドライバＩＣｌ３に対して３００ｍＶ程
度と等しくなる。この電圧降下分を補正するためＦＰＣ
基板３０からの入力電圧は３００ｍＶ程度高くして供給
する必要がある。 上述したように抵抗（内部抵抗）Ｒ１−Ｒ８を考慮して
配線の太さを調整すると、ＴＰＴ−ＬＣＤ基板１０とＦ
ＰＣ基板３０との接続数は最小となる。更に、配線も従
来のように全体的に太くする必要がなくなる。 この他、抵抗（内部抵抗）Ｒ１−Ｒ６を考慮した配線と
しては、各ソースドライバＩＣｌ３までの給電線の電圧
降下がそれぞれ等しくなるように適当に長さを調整して
も良い。又、配線の太さと長さの両方を適当に調整して
も良い。 従って、ＣＯＧ実装にて、信頼性が極めて高く、表示品
位も高いフラットパネルディスプレイ１００を実現する
ことが可能となる。 尚、本発明は、上述したＴＰＴ−ＬＣＤ （アクティブ
マトリックス）の他、Ｓ Ｔ Ｎ （Ｓｕｐｅｒ Ｔｗ
ｉｓｔ−ｅｄ Ｎｅｍａｔｉｃ） 、ＴＮ （Ｔｗｉｓ
ｔｅｄ Ｎｅｍａｔｉｃ） １Ｌ ＣＤ （単純マトリ
ックス） 、Ｅ Ｌ （Ｅｌｅｃｔｒｏｌｕｍｉｎｅｓ
ｃｅｎｃｅ）マトリックス及び蛍光表示管マトリックス
などのフラットパネルディスプレイにも適用できる。但
し、表示ムラを発生しない許容電圧範囲としては、各方
式により異なっている。
０の全体構成を示した概略図である。 フラットパネルディスプレイｌＯＯは主として、ガラス
基板を用いて形成されたＴＰＴ−ＬＣＤ基板１０と上記
ＴＦＴ−ＬＣＤ基板１ｏに電源を供給する外部回路２０
とそれらの間を電気的に接続するＦＰＣ基板３０とから
構成されている。 上記ＴＰＴ−ＬＣＤ基板１０上には、その中央はぼ全面
に表示エリア１１が設けられおり、その表示エリア１１
の右側にはゲートドライバＩＣＩ２、下側にはソースド
ライバＩＣＩ ５がカスケード状に接続して実装されて
いる。 上記表示エリア１１は、第２図に示したように、ＴＰＴ
（薄膜トランジスタ）１１ａとＬＣＤから成る画素１
１ｂとが一対で配設された液晶マトリックスパネルから
成る。ゲートドライバＩＣＩ２はゲートパス１２ａを介
してＴＰＴｌｌａのゲートに信号を出力する。又、ソー
スドライバＩＣｌ３はドレーンバス１５ａを介してＴＦ
Ｔｌｌａのドレーンに電源を供給する。このようにして
、各画素１１ｂは駆動される。 上記ゲートドライバＩＣ１２と外部回路２０とは、ＦＰ
Ｃ基板３０及びドライバＸＣ駆動配線１３を介して接続
されている。又、上記ソースドライバＩＣｌ３と外部回
路２０とはＦＰＣ基板３０及び給電線であるドライバＩ
Ｃ駆動配線１６を介して接続されている。 次に、その作用について説明する。 第３図はＴＦＴ−ＬＣＤ基板１０上の各ソースドライバ
ＩＣＩ ５に対するドライバＩＣ駆動配線１６の等価回
路を示した回路図である。 先ず、ドライバＩＣ駆動配線１６が同じ太さで配設され
ているとすると、１番目のソースドライバＩＣｌ３にお
ける電圧降下Ｅ ｏ＋、又、８番目のソースドライバＩ
ＣＩ ５における電圧降下ＥｎｓはＥＤｌ＝８ ＲＩ
＋ＲＩＩ Ｅｏｓ＝ ３６ ＲＩ 十ＲｓＩ （但し、Ｉ：電流、Ｒ，Ｒ，、Ｒ，：配線の内部抵抗） である。ここで、Ｒ，＝Ｒ，とすると、１番目と８番目
とのソースドライバＩＣｌ３における電圧降下差ΔＥ、
は２８ＲＩとなる。又、実際の回路における電流Ｉは３
０ｍＡ、抵抗Ｒは０．２６５Ω程度であるから、上記電
圧降下差ΔＥ −＝ ２８ ＲＩ ”＝２００ｍＶとな
る。すると、上述した表示ムラを発生しない許容電圧５
０ｍＶを大きく越え、表示エリア１１における左右の明
るさなどが異なってしまうことになる。 そこで、発明者等は各ソースドライバＩＣｌ３の電圧降
下Ｅ、が等しくなるような抵抗Ｒ，−Ｒ。 を求めることとした。即ち、 Ｅ、＝８ＲＩ＋Ｒ，Ｉ＝１５ＲＩ＋Ｒ，！＝２１ＲＩ＋
ＲｓＩ＝２６ＲＩ＋Ｒ，Ｉ＝３０ＲＩ＋Ｒ，Ｉ＝３３Ｒ
Ｉ＋Ｒ，Ｉ＝３５ＲＩ＋Ｒ，Ｉ＝３６ＲＩ＋Ｒ，１が成
立するような抵抗Ｒ１〜Ｒ１を求める。 この抵抗ＲＩ−Ｒ１を求める際、電圧降下を最小に抑え
るために、８番目のソースドライバＩＣｌ３における電
圧降下ＥＤＩが最小となるようにＲ８で示された配線の
太さを最も太くする。 例えば、Ｒ、＝ ０．２３５Ωとすると、上式より、８
ＲＩ＋Ｒ，Ｉ＝３６ＲＩ＋Ｒ，Ｉ であり、又、Ｒは０．２６５Ω程度であるので、Ｒ１ζ
７．６５５Ωとなる。 すると、ドライバＩＣ駆動配線１６を介しての電圧降下
Ｅ０は各ソースドライバＩＣｌ３に対して３００ｍＶ程
度と等しくなる。この電圧降下分を補正するためＦＰＣ
基板３０からの入力電圧は３００ｍＶ程度高くして供給
する必要がある。 上述したように抵抗（内部抵抗）Ｒ１−Ｒ８を考慮して
配線の太さを調整すると、ＴＰＴ−ＬＣＤ基板１０とＦ
ＰＣ基板３０との接続数は最小となる。更に、配線も従
来のように全体的に太くする必要がなくなる。 この他、抵抗（内部抵抗）Ｒ１−Ｒ６を考慮した配線と
しては、各ソースドライバＩＣｌ３までの給電線の電圧
降下がそれぞれ等しくなるように適当に長さを調整して
も良い。又、配線の太さと長さの両方を適当に調整して
も良い。 従って、ＣＯＧ実装にて、信頼性が極めて高く、表示品
位も高いフラットパネルディスプレイ１００を実現する
ことが可能となる。 尚、本発明は、上述したＴＰＴ−ＬＣＤ （アクティブ
マトリックス）の他、Ｓ Ｔ Ｎ （Ｓｕｐｅｒ Ｔｗ
ｉｓｔ−ｅｄ Ｎｅｍａｔｉｃ） 、ＴＮ （Ｔｗｉｓ
ｔｅｄ Ｎｅｍａｔｉｃ） １Ｌ ＣＤ （単純マトリ
ックス） 、Ｅ Ｌ （Ｅｌｅｃｔｒｏｌｕｍｉｎｅｓ
ｃｅｎｃｅ）マトリックス及び蛍光表示管マトリックス
などのフラットパネルディスプレイにも適用できる。但
し、表示ムラを発生しない許容電圧範囲としては、各方
式により異なっている。
第１図は本発明の具体的な一実施例に係るフラットパネ
ルディスプレイの全体構成を示した概略図。第２図は第
１図のソースドライバＩＣと外部回路間における等価回
路を示した回路図。第３図は同実施例に係る表示素子を
示した拡大説明図。 第４図はソースドライバ出力電圧（Ｖ）と色差ΔＥとの
関係を示した説明図。第５図及び第６図は従来のフラッ
トパネルディスプレイの全体構成を示した概略図である
。 １０−・・・ＴＦＴ−ＬＣＤ基板 １１・・・表示エリ
ア１２・・′ゲートドライバＩＣ １３ ゛ドライバＩＣ駆動配線 １５°゛ソースドライバＩＣ １６゛ドライバＩＣ駆動配線（給電線）２０゛外部回路
３０ °（２０ビニ／）Ｆ Ｐ Ｃ基板１００ フラ
ットパネルディスプレイ 特許出願人 日本電装株式会社 代 理 人 弁理士 藤谷 修 ｅつ 鯨 上葉セロ ＼デ Ｃ’Ｊ ０ ０１つ （） 大テ
Ｃ’、ｌ ＯＣ’Ｊ旦 昧 口 〈
ルディスプレイの全体構成を示した概略図。第２図は第
１図のソースドライバＩＣと外部回路間における等価回
路を示した回路図。第３図は同実施例に係る表示素子を
示した拡大説明図。 第４図はソースドライバ出力電圧（Ｖ）と色差ΔＥとの
関係を示した説明図。第５図及び第６図は従来のフラッ
トパネルディスプレイの全体構成を示した概略図である
。 １０−・・・ＴＦＴ−ＬＣＤ基板 １１・・・表示エリ
ア１２・・′ゲートドライバＩＣ １３ ゛ドライバＩＣ駆動配線 １５°゛ソースドライバＩＣ １６゛ドライバＩＣ駆動配線（給電線）２０゛外部回路
３０ °（２０ビニ／）Ｆ Ｐ Ｃ基板１００ フラ
ットパネルディスプレイ 特許出願人 日本電装株式会社 代 理 人 弁理士 藤谷 修 ｅつ 鯨 上葉セロ ＼デ Ｃ’Ｊ ０ ０１つ （） 大テ
Ｃ’、ｌ ＯＣ’Ｊ旦 昧 口 〈
Claims (1)
- 【特許請求の範囲】 ガラス基板を用いて表示素子が形成されたフラットパネ
ルディスプレイにおいて、 前記表示素子を駆動するために、前記ガラス基板上でカ
スケード接続して実装された複数のドライバＩＣと、 供給電源から前記ドライバＩＣまでの電圧降下がそれぞ
れ等しくなるように抵抗値を変えて接続した給電線と を有することを特徴とするフラットパネルディスプレイ
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33901190A JP2943322B2 (ja) | 1990-11-30 | 1990-11-30 | フラットパネルディスプレイ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33901190A JP2943322B2 (ja) | 1990-11-30 | 1990-11-30 | フラットパネルディスプレイ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04204817A true JPH04204817A (ja) | 1992-07-27 |
| JP2943322B2 JP2943322B2 (ja) | 1999-08-30 |
Family
ID=18323429
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33901190A Expired - Lifetime JP2943322B2 (ja) | 1990-11-30 | 1990-11-30 | フラットパネルディスプレイ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2943322B2 (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001228834A (ja) * | 1999-12-15 | 2001-08-24 | Samsung Electronics Co Ltd | 駆動印加時点決定モジュール及びこれを含んだ液晶表示パネルアセンブリとその駆動方法 |
| JP2003066475A (ja) * | 2001-08-30 | 2003-03-05 | Toshiba Corp | 表示装置 |
| JP2004029713A (ja) * | 2002-06-25 | 2004-01-29 | Chi Mei Electronics Corp | 液晶表示装置及びその駆動回路 |
| JP2004157521A (ja) * | 2002-11-04 | 2004-06-03 | Boe-Hydis Technology Co Ltd | チップオンガラス型液晶表示装置 |
| JP2006065281A (ja) * | 2004-08-25 | 2006-03-09 | Samsung Sdi Co Ltd | 発光表示装置 |
| JP2006113587A (ja) * | 2004-10-08 | 2006-04-27 | Samsung Sdi Co Ltd | 発光表示装置 |
| KR100898784B1 (ko) * | 2002-10-14 | 2009-05-20 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 구동방법 |
| US7760314B2 (en) | 2003-06-05 | 2010-07-20 | Mitsubishi Denki Kabushiki Kaisha | Display device |
| JP2011520157A (ja) * | 2008-05-22 | 2011-07-14 | シリコン・ワークス・カンパニー・リミテッド | Ｃｏｇパネルシステム構成 |
| JP2013527936A (ja) * | 2010-04-22 | 2013-07-04 | 北京京東方光電科技有限公司 | ガラスチップ型液晶ディスプレイ |
-
1990
- 1990-11-30 JP JP33901190A patent/JP2943322B2/ja not_active Expired - Lifetime
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001228834A (ja) * | 1999-12-15 | 2001-08-24 | Samsung Electronics Co Ltd | 駆動印加時点決定モジュール及びこれを含んだ液晶表示パネルアセンブリとその駆動方法 |
| US8669929B2 (en) | 1999-12-15 | 2014-03-11 | Samsung Display Co., Ltd. | Module for determining the driving signal timing and a method for driving a liquid crystal display panel |
| US8319718B2 (en) | 1999-12-15 | 2012-11-27 | Samsung Display Co., Ltd. | Module for determining the driving signal timing and a method for driving a liquid crystal display panel |
| JP2003066475A (ja) * | 2001-08-30 | 2003-03-05 | Toshiba Corp | 表示装置 |
| JP2004029713A (ja) * | 2002-06-25 | 2004-01-29 | Chi Mei Electronics Corp | 液晶表示装置及びその駆動回路 |
| JP4674285B2 (ja) * | 2002-06-25 | 2011-04-20 | 奇美電子股▲ふん▼有限公司 | 液晶表示装置及びその駆動回路 |
| KR100898784B1 (ko) * | 2002-10-14 | 2009-05-20 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 구동방법 |
| JP4564730B2 (ja) * | 2002-11-04 | 2010-10-20 | ハイディス テクノロジー カンパニー リミテッド | チップオンガラス型液晶表示装置 |
| JP2004157521A (ja) * | 2002-11-04 | 2004-06-03 | Boe-Hydis Technology Co Ltd | チップオンガラス型液晶表示装置 |
| US7760314B2 (en) | 2003-06-05 | 2010-07-20 | Mitsubishi Denki Kabushiki Kaisha | Display device |
| US7880853B2 (en) | 2003-06-05 | 2011-02-01 | Mitsubishi Denki Kabushiki Kaisha | Display device |
| JP2006065281A (ja) * | 2004-08-25 | 2006-03-09 | Samsung Sdi Co Ltd | 発光表示装置 |
| JP2006113587A (ja) * | 2004-10-08 | 2006-04-27 | Samsung Sdi Co Ltd | 発光表示装置 |
| JP2011520157A (ja) * | 2008-05-22 | 2011-07-14 | シリコン・ワークス・カンパニー・リミテッド | Ｃｏｇパネルシステム構成 |
| JP2013527936A (ja) * | 2010-04-22 | 2013-07-04 | 北京京東方光電科技有限公司 | ガラスチップ型液晶ディスプレイ |
| US9262976B2 (en) | 2010-04-22 | 2016-02-16 | Beijing Boe Optoelectronics Technology Co., Ltd. | Chip on glass type liquid crystal display |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2943322B2 (ja) | 1999-08-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7463230B2 (en) | Line on glass liquid crystal display and method of fabricating the same | |
| US7123234B2 (en) | Liquid crystal display of line-on-glass type having voltage difference compensating means | |
| US7868988B2 (en) | Integrated circuit and display device including integrated circuit | |
| KR100250594B1 (ko) | 광시각특성을 가진 액정표시장치 | |
| US7224353B2 (en) | Liquid crystal display device and driving method thereof | |
| US7502020B2 (en) | Liquid crystal display device with voltage compensator | |
| KR100977218B1 (ko) | 라인 온 글래스형 액정 표시 장치 및 그 구동방법 | |
| US7705820B2 (en) | Liquid crystal display of line-on-glass type | |
| US7463324B2 (en) | Liquid crystal display panel of line on glass type | |
| JP3842884B2 (ja) | 液晶表示装置 | |
| JPH04204817A (ja) | フラットパネルディスプレイ | |
| US7362291B2 (en) | Liquid crystal display device | |
| KR20050002431A (ko) | 라인 온 글래스형 액정표시장치 및 그 제조방법 | |
| JP5512589B2 (ja) | ドライバー集積回路チップの電源連結構造 | |
| US20060114249A1 (en) | Liquid crystal display device | |
| US7643121B2 (en) | Liquid crystal display of line-on-glass type | |
| US6842203B2 (en) | Liquid crystal display of line-on-glass type | |
| KR100912693B1 (ko) | 액정표시장치 | |
| KR100899628B1 (ko) | 게이트 고전압 배선 및 게이트 저전압 배선을 구비한액정표시패널 | |
| KR100559223B1 (ko) | 엘씨디모듈 | |
| KR101147831B1 (ko) | 라인 온 글래스형 액정 표시 장치 | |
| KR20040055187A (ko) | 액정표시장치 | |
| KR100987673B1 (ko) | 라인 온 글래스형 액정 표시 장치 및 그 구동방법 | |
| KR20050001063A (ko) | 액정표시장치 | |
| JPH05181153A (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080625 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100625 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100625 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110625 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110625 Year of fee payment: 12 |