JPH04200288A - Motor controller - Google Patents
Motor controllerInfo
- Publication number
- JPH04200288A JPH04200288A JP2335204A JP33520490A JPH04200288A JP H04200288 A JPH04200288 A JP H04200288A JP 2335204 A JP2335204 A JP 2335204A JP 33520490 A JP33520490 A JP 33520490A JP H04200288 A JPH04200288 A JP H04200288A
- Authority
- JP
- Japan
- Prior art keywords
- vector
- voltage
- comparator
- output
- inverter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000013598 vector Substances 0.000 claims abstract description 124
- 230000015654 memory Effects 0.000 claims abstract description 41
- 238000001514 detection method Methods 0.000 claims description 24
- 230000004044 response Effects 0.000 claims description 5
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 2
- 238000009499 grossing Methods 0.000 abstract description 4
- 238000000034 method Methods 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 6
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 101100524645 Toxoplasma gondii ROM5 gene Proteins 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000002747 voluntary effect Effects 0.000 description 1
Landscapes
- Control Of Ac Motors In General (AREA)
Abstract
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明は、PWM(パルス幅変調)のスイッチングパタ
ーン(単位ベクトルデータ)をメモリに予め書き込んで
おき、これを読み出すことによってインバータを制御し
、インバータに接続された交流モータの速度制御を行う
装置に関する。[Detailed Description of the Invention] [Industrial Application Field] The present invention involves writing a PWM (pulse width modulation) switching pattern (unit vector data) in a memory in advance, and controlling an inverter by reading this out. The present invention relates to a device that controls the speed of an AC motor connected to an inverter.
[従来の技術]
交流モータの速度制御を行うために、PWM制御インバ
ータを使用することは公知である。また、PWM制御を
行うために、近似正弦波が得られるように、PWMスイ
ッチングパターンを予めROMに書き込んでおき、これ
に基づいてインバータを制御することも公知である。更
に、三相インバータを各相独立に制御せずに、三相を一
括制御し、所望の電圧ベクトルを発生させ、所望の回転
磁界を得る方式も既に提案されている。BACKGROUND OF THE INVENTION The use of PWM controlled inverters to provide speed control of AC motors is known. It is also known that in order to perform PWM control, a PWM switching pattern is written in advance in a ROM so that an approximate sine wave can be obtained, and the inverter is controlled based on this. Furthermore, a method has already been proposed in which a three-phase inverter is not controlled independently of each phase, but all three phases are collectively controlled, a desired voltage vector is generated, and a desired rotating magnetic field is obtained.
また、簡単な構成でフィードバック制御が可能であり、
且つ超低速制御が可能なモータの速度制御方式が特開昭
62−207196号公開公報に開示されている。In addition, feedback control is possible with a simple configuration,
A speed control system for a motor that is capable of ultra-low speed control is disclosed in Japanese Patent Application Laid-Open No. 62-207196.
[発明が解決しようとする課題]
ところで、上記公報に開示されているモータ制御方式に
おいて、速度を急に増大させる指令が与えられた時又は
負荷が急増した時に、インバータ制御装置は瞬時に最大
電圧、最大周波数を発生する動作になり、モータに過大
な電流が流れ、制御上可能な限りの大きいトルクが発生
する。この結果、モータ軸やモータに連結された負荷に
機械的ダメージを与えることがある。また、インバータ
のスイッチング素子の容量を大きく設定することか必要
になる。[Problems to be Solved by the Invention] By the way, in the motor control method disclosed in the above publication, when a command to suddenly increase the speed is given or when the load increases rapidly, the inverter control device instantly increases the maximum voltage. , the motor will operate to generate the maximum frequency, an excessive current will flow through the motor, and the largest possible torque will be generated. As a result, mechanical damage may be caused to the motor shaft and the load connected to the motor. Additionally, it is necessary to increase the capacitance of the switching elements of the inverter.
そこで、本発明の目的は、トルク及び出力電流の急激な
変化を抑えることができるモータ制御装置を提供するこ
とにある。SUMMARY OF THE INVENTION Therefore, an object of the present invention is to provide a motor control device that can suppress sudden changes in torque and output current.
[課題を解決するための手段]
上記目的を達成するための本発明は、制御すべき交流モ
ータに接続されており、所定のスイッチングパターンで
オン・オフ動作して電圧ベクトルと零ベクトルを発生す
る複数のスイ・ソチング素子を有しているインバータと
、所定の順番で前記電圧ベクトル又は電圧ベクトルと零
ベクトルとの組み合せを得るための前記スイッチのオン
・オフパターンを示す第1のベクトルデータと前記第2
のベクトルを得るだめの前記スイッチング素子のオン・
オフパターンを示す零ベクトルデータとが書き込まれて
いるメモリと、前記メモリから読み出された前記第1の
ベクトルデータと前記第2のベクトルデータとによって
前記スイッチング素子を動作させるためのスイッチング
素子制御回路と、前記モータの目標速度を示す基準信号
を発生する基準信号発生回路と、前記基準信号と前記モ
ータの速度を示す検出信号との差に対応した差信号を発
生する比較回路と、所定周波数の三角波を発生する三角
波発生回路と、前記三角波と前記差信号とを比較し、前
記三角波を前記差信号が横切っている期間に前記メモリ
から前記第2のベクトルデータを読み出すように前記メ
モリを制御する第2のベクトル期間判定用比較器と、前
記三角波の周波数よりも高い周波数を有してクロックパ
ルスを発生するクロック発生器と、前記クロックパルス
によってインクリメントされて所定の順番で前記メモリ
から前記第1のベクトルデータ及び前記第2のベクトル
データを読み出すためのアドレスを指定するカウンタと
、前記クロック発生器と前記カウンタとの間に接続され
、且つ前記第2のべりトル期間判定用比較器から得られ
る前記第2のベクトルデータを選択することを示す信号
に応答して前記クロックパルスの通過を阻止するカウン
タ入力制御用ゲートとを備えたモータ制御装置において
、前記インバータの出力電流を検出する電流検出器と、
前記インバータの出力電流が所定値以上になったことを
検出する基準電圧を与えるための基準電圧源と、前記電
流検出器から得られた電流検出電圧と前記基準電圧とを
比較し、前記電流検出電圧が前記基準電圧よりも大きく
なった時に前記第2のベクトルデータを前記メモリから
読み出すように前記零ベクトル期間判定用比較器の入力
又は出力を制御する電流検出用比較器とが設けられてい
るモータ制御装置に係わるものである。[Means for Solving the Problems] To achieve the above object, the present invention is connected to an AC motor to be controlled, and operates on and off in a predetermined switching pattern to generate a voltage vector and a zero vector. an inverter having a plurality of switching elements; first vector data indicating an on/off pattern of the switch for obtaining the voltage vector or a combination of the voltage vector and the zero vector in a predetermined order; Second
The switching element is turned on and off to obtain the vector of
a memory in which zero vector data indicating an off pattern is written; and a switching element control circuit for operating the switching element using the first vector data and the second vector data read from the memory. a reference signal generation circuit that generates a reference signal indicating the target speed of the motor; a comparison circuit that generates a difference signal corresponding to the difference between the reference signal and a detection signal indicating the speed of the motor; A triangular wave generation circuit that generates a triangular wave compares the triangular wave and the difference signal, and controls the memory to read the second vector data from the memory during a period when the difference signal crosses the triangular wave. a second vector period determination comparator; a clock generator that generates a clock pulse having a frequency higher than the frequency of the triangular wave; a counter that specifies an address for reading the vector data and the second vector data; and a counter that is connected between the clock generator and the counter, and that is obtained from the second comparator for determining a berittle period. A current detector that detects an output current of the inverter in a motor control device comprising: a counter input control gate that blocks passage of the clock pulse in response to a signal indicating selection of the second vector data; and,
A reference voltage source for providing a reference voltage for detecting that the output current of the inverter has exceeded a predetermined value, and a current detection voltage obtained from the current detector and the reference voltage are compared, and the current detection is performed. and a current detection comparator that controls the input or output of the zero vector period determination comparator so as to read the second vector data from the memory when the voltage becomes larger than the reference voltage. This relates to a motor control device.
[作用コ
本発明におけるゲート回路は、インバータの出力電流が
所定値よりも大きくなった時に、メモリから第1のベク
トルデータ即ち零ベクトルデータを供給する。これによ
り、インバータは実質的に停止状態になり、モータの回
転磁界が停止し、過大トルクの発生か阻止される。その
後再び第1のベクトルデータの伝送が開始する。[Function] The gate circuit in the present invention supplies first vector data, that is, zero vector data, from the memory when the output current of the inverter becomes larger than a predetermined value. As a result, the inverter is brought to a substantially stopped state, the rotating magnetic field of the motor is stopped, and excessive torque is prevented from being generated. After that, transmission of the first vector data starts again.
[実施例コ
次に、本発明の1実施例に係わる三相モータの速度制御
装置を説明する。第1図において、三相誘導電動機から
成るモータ1には、PWM制御可能な三相インバータ2
が接続されている。インバータ2は、直流電源3にトラ
ンジスタから成るスイッチ素子Al、A2、Bl、B2
、C1、C2をブリッジ接続したものである。6個のス
イッチ素子A1〜C2は、スイッチング素子制御回路4
から供給される制御信号に応答してオン・オフ動作する
。なお、インバータ2の上側の3つのスイッチ素子Al
、Bl、C1と下側の3つのスイッチ素子A2、B2、
C2とは、互いに逆に動作するので、一方の制御を特定
すれば、インバータ全体の制御が特定される。ここでは
、ROM (リードオンリーメモリ)5から読み出され
る第1、第2及び第3の信号A、BSCによりインバー
タ制御状態を特定し、信号A、B、Cが高レベル即ち論
理“1”の時にスイッチ素子Al、Bl、C1がオン、
低レベル即ち論理“0”の時にスイッチ素子Al 、B
l 、C1がオフとする。Embodiment Next, a three-phase motor speed control device according to an embodiment of the present invention will be described. In FIG. 1, a motor 1 consisting of a three-phase induction motor is equipped with a three-phase inverter 2 capable of PWM control.
is connected. The inverter 2 includes a DC power supply 3 and switching elements Al, A2, Bl, and B2 each consisting of transistors.
, C1, and C2 are bridge-connected. The six switching elements A1 to C2 are connected to the switching element control circuit 4.
It operates on and off in response to a control signal supplied from the controller. Note that the three switch elements Al on the upper side of the inverter 2
, Bl, C1 and the lower three switch elements A2, B2,
C2 and C2 operate inversely to each other, so if one control is specified, the control of the entire inverter is specified. Here, the inverter control state is specified by the first, second, and third signals A and BSC read from the ROM (read-only memory) 5, and when the signals A, B, and C are at a high level, that is, logic "1", Switch elements Al, Bl, C1 are on,
At low level, that is, logic “0”, switch elements Al and B
l, C1 is off.
ROM5はインバータ2をPWM制御するためのPWM
スイッチングパターン(単位ベクトルデータ)を予め書
き込んだものである。このROM5は正転PWMパター
ンメモリM1と、正転用零ベクトルメモリM2と、逆転
PWMパターンメモリM3と、逆転用零ベクトルメモリ
M4とを有する。各メモリM1〜M4は0〜511まで
の512アドレスを夫々有し、夫々アップ・ダウンカウ
ンタ6の9ビツトの2進出カライン6aの値でアドレス
指定される。但し、4つのメモリM1〜M4から1つが
選択され、この選択されたメモリの出力のみがインバー
タ2の制御のために有効に使用される。この選択を行う
ためにROM5は零ベクトル選択制御信号入力端子7と
、正転逆転選択制御信号入力端子8とを有する。零ベク
トル選択制御信号入力端子7が論理“0”の時にはメモ
リM1とM3とのいずれか一方が選択され、論理“1”
の時にはメモリM2とM4とのいずれか一方が選択され
る。また、正転逆転選択制御信号入力端子8が“0′の
場合にはメモリM1とM2とのいずれか一方が選択され
、“1′の場合にはメモリM3とM4とのいずれか一方
が選択される。ROM5 is PWM for controlling inverter 2 by PWM.
A switching pattern (unit vector data) is written in advance. The ROM 5 includes a forward PWM pattern memory M1, a forward zero vector memory M2, a reverse PWM pattern memory M3, and a reverse zero vector memory M4. Each of the memories M1 to M4 has 512 addresses from 0 to 511, and is addressed by the value of the 9-bit binary column 6a of the up/down counter 6, respectively. However, one of the four memories M1 to M4 is selected, and only the output of this selected memory is effectively used for controlling the inverter 2. In order to perform this selection, the ROM 5 has a zero vector selection control signal input terminal 7 and a forward/reverse rotation selection control signal input terminal 8. When the zero vector selection control signal input terminal 7 is at logic "0", one of the memories M1 and M3 is selected, and the logic is "1".
At this time, either memory M2 or M4 is selected. Further, when the forward/reverse rotation selection control signal input terminal 8 is "0", one of the memories M1 and M2 is selected, and when it is "1", one of the memories M3 and M4 is selected. be done.
今、ライン6aの9ビツトをBO〜B8で表わし、入力
端子7の入力ビットをBIOで表わし、入力端子8の入
力ビットをB9で表わすとすれば、BO〜B8の9ビツ
トでアドレスか指定される。またB9、BIOが〔00
〕の時に第1のメモリM1(正転PWMスイッチングパ
ターン)が選択され、〔01〕の時に第2のメモリM2
(正転用零ベトクル)が選択され、〔10〕の時に
第3のメモリM3 (逆転PWMスイッチングパター
ン)が選択され、〔11〕の時に第4のメモリM4
(逆転用零ベトクル)が選択される。Now, if the 9 bits of line 6a are represented by BO to B8, the input bits of input terminal 7 are represented by BIO, and the input bits of input terminal 8 are represented by B9, the address is specified by the 9 bits of BO to B8. Ru. Also B9, BIO is [00
], the first memory M1 (forward PWM switching pattern) is selected, and when [01], the second memory M2 is selected.
(zero vector for forward rotation) is selected, the third memory M3 (reverse PWM switching pattern) is selected at [10], and the fourth memory M4 is selected at [11].
(Zero vector for reversal) is selected.
ROM5及びカウンタ6を制御してインバータ2の出力
電圧を制御するために、モータ1に速度発電機からなる
速度検出器9が結合され、この出力ライン9aが比較回
路10に接続されている。In order to control the output voltage of the inverter 2 by controlling the ROM 5 and the counter 6, a speed detector 9 consisting of a speed generator is coupled to the motor 1, and this output line 9a is connected to a comparison circuit 10.
このため、比較回路10は、直流レベルから成る速度検
出信号と基準信号ライン11から与えられる所望回転速
度に対応する基準信号とを比較し、この差信号を出力す
る。比較回路10から得られる差信号は比例積分回路1
2に入力している。比例積分回路12の出力ライン13
の差信号Vdは、この差信号Vdの正負を判定するため
の正逆転判定用の第1の比較器14に入力すると共に、
絶対値回路15を通って零ベクトル期間判定用の第2の
比較器16に入力する。For this reason, the comparator circuit 10 compares the speed detection signal consisting of a DC level with a reference signal corresponding to a desired rotational speed given from the reference signal line 11, and outputs a difference signal. The difference signal obtained from the comparison circuit 10 is sent to the proportional integration circuit 1.
2 is entered. Output line 13 of proportional-integral circuit 12
The difference signal Vd is input to the first comparator 14 for determining whether the difference signal Vd is positive or negative, and
The signal passes through the absolute value circuit 15 and is input to the second comparator 16 for determining the zero vector period.
正逆転判定用比較器14の出力端子はカウンタ6のアッ
プ・ダウン入力端子U/Dに接続されていると共にRO
M5の正逆転選択信号入力端子8に接続されている。The output terminal of the forward/reverse judgment comparator 14 is connected to the up/down input terminal U/D of the counter 6, and is connected to the RO
It is connected to the forward/reverse rotation selection signal input terminal 8 of M5.
17はクロック発振器(OS C)であって、20〜5
0kHz程度のクロックパルスを発生する。17 is a clock oscillator (OS C), and 20 to 5
Generates a clock pulse of about 0kHz.
この発振器17の出力端子はANDゲート18の一方の
入力端子に接続され、このANDゲート18の出力端子
がカウンタ6のクロック入力端子CLに接続されている
ので、ANDゲート18のもう一方の入力端子が高レベ
ルの時のみ発振器17の出力がクロックパルスとしてカ
ウンタ6に入力する。The output terminal of this oscillator 17 is connected to one input terminal of an AND gate 18, and since the output terminal of this AND gate 18 is connected to the clock input terminal CL of the counter 6, the other input terminal of the AND gate 18 is connected to the clock input terminal CL of the counter 6. The output of the oscillator 17 is input to the counter 6 as a clock pulse only when the signal is at a high level.
零ベクトル期間判定用比較器16は非反転入力端子には
三角波発生器19が接続されている。三角波発生器19
は例えば、発振器17の出力周波数よりは低いl、5k
Hzで三角波電圧Vc (キャリア)を発生し、この
Vcと差信号Vdの絶対値とが比較器16で比較される
。零ベクトル期間判定用比較器16の出力端子はNOT
回路20を介してANDゲート18の入力端子に接続さ
れていると共に、ROM5の零ベクトル選択制御信号入
力端子7に接続されている。A triangular wave generator 19 is connected to the non-inverting input terminal of the zero vector period determination comparator 16. Triangle wave generator 19
For example, l, 5k is lower than the output frequency of the oscillator 17.
A triangular wave voltage Vc (carrier) is generated at Hz, and a comparator 16 compares this Vc with the absolute value of the difference signal Vd. The output terminal of the zero vector period determination comparator 16 is NOT
It is connected to the input terminal of the AND gate 18 via the circuit 20, and also to the zero vector selection control signal input terminal 7 of the ROM 5.
ROM5の三相出力ライン21.22.23はスイッチ
ング素子制御回路4に接続されている。Three-phase output lines 21, 22, and 23 of the ROM 5 are connected to the switching element control circuit 4.
この電流制御を実行するために、インバータ2の出力ラ
インに電流検出器24.25.26が設けられ、これ等
に三相整流平滑回路27が接続されている。ヒステリシ
ス特性を有する電流検出用の第3の比較器28は、演算
増幅器29と、この一方の入力端子と整流平滑回路27
との間に接続された抵抗R1と、他方の入力端子と基準
電圧源30との間に接続された抵抗R2と、出力端子と
抵抗R2の右端との間に接続された帰還用抵抗R3及び
コンデンサCIとから成り、この出力端子は比較器16
の反転入力端子に接続されている。In order to perform this current control, current detectors 24, 25, and 26 are provided on the output line of the inverter 2, and a three-phase rectifying and smoothing circuit 27 is connected to these. A third comparator 28 for current detection having hysteresis characteristics includes an operational amplifier 29, one input terminal of the operational amplifier 29, and a rectifying and smoothing circuit 27.
a resistor R1 connected between the other input terminal and the reference voltage source 30, a feedback resistor R3 connected between the output terminal and the right end of the resistor R2, and a resistor R2 connected between the other input terminal and the reference voltage source 30; This output terminal is connected to a comparator 16.
is connected to the inverting input terminal of
[ROMの内容コ
ROM5には第2図に原理的に示す如くデータが書き込
まれている。即ちROM5の各メモリM1〜M4はアド
レス0〜511を有し、正転PWMパターンメモリM1
のアドレス0〜3には例えば電圧ベクトル(第1のベク
トル)VB 、Vl、v6、Vlのデータが順に書き込
まれ、正転用零ベクトルメモリM2のアドレス0〜3に
は零ベクトル(第2のベクトル)v7、VO1v7、■
0のデータが順に書き込まれ、逆転PWMパターンメモ
リM3のアドレス0〜3には電圧ベクトル■1、VB、
Vl、VBのデータが順に書き込まれ、逆転用零ベクト
ルメモリM4には零ベクトルvO1V7、VO1V7の
データが順に書き込まれている。残りのアドレス4〜5
11にもアドレス0〜3と同一の原理でベクトルデータ
が書き込まれている。第2図の各アドレスのベクトルデ
ータは原理を示すものであるため、実際のデータとは異
なる。今、正転PWMパターンメモリM1のアドレス0
〜84 (0°〜60’区間に対応)の実際の電圧ベク
トルデータを示すと、
v6、v6、v6、■6、Vl、v2、■2、v2、■
2、v2、VB、■6、■B1■6、Vl、v2、Vl
、Vl、■2、v2、■6、VB、VB、v6、Vl、
Vl、Vl、v2、v2、v2、v2、■2、Vl、■
2、v2、v2、Vl、Vl、Vl、Vl、Vl、Vl
、Vl、Vl、Vl、Vl、Vl、v2、v2、v2、
Vl、v2、v2、Vl、v2、v2、v2、v2、v
2、v2、Vl、v3、v3、v3、VB、v2、v2
、Vl、v2、Vl、Vl、VB、VB、VB、VB、
v2、■2、v2、Vl、v2、v2、VB、v3、V
B、VBになる。[ROM Contents] Data is written in the ROM 5 as shown in principle in FIG. That is, each memory M1 to M4 of the ROM 5 has addresses 0 to 511, and the normal rotation PWM pattern memory M1
For example, data of voltage vectors (first vectors) VB, Vl, v6, Vl are sequentially written to addresses 0 to 3 of , and zero vectors (second vectors) are written to addresses 0 to 3 of normal rotation zero vector memory M2. )v7, VO1v7, ■
Data of 0 is written in order, and voltage vectors 1, VB,
Data of Vl and VB are written in order, and data of zero vectors vO1V7 and VO1V7 are written in order in zero vector memory M4 for reversal. Remaining addresses 4-5
Vector data is also written to addresses 11 using the same principle as addresses 0 to 3. Since the vector data of each address in FIG. 2 shows the principle, it differs from actual data. Now, address 0 of the forward PWM pattern memory M1
The actual voltage vector data from ~84 (corresponding to the 0° to 60' interval) is v6, v6, v6, ■6, Vl, v2, ■2, v2, ■
2, v2, VB, ■6, ■B1■6, Vl, v2, Vl
, Vl, ■2, v2, ■6, VB, VB, v6, Vl,
Vl, Vl, v2, v2, v2, v2, ■2, Vl, ■
2, v2, v2, Vl, Vl, Vl, Vl, Vl, Vl
, Vl, Vl, Vl, Vl, Vl, v2, v2, v2,
Vl, v2, v2, Vl, v2, v2, v2, v2, v
2, v2, Vl, v3, v3, v3, VB, v2, v2
, Vl, v2, Vl, Vl, VB, VB, VB, VB,
v2, ■2, v2, Vl, v2, v2, VB, v3, V
B, becomes VB.
[電圧ベクトルコ
第3図は6個の電圧ベクトルv1〜v6と、2つの零ベ
クトルVO、V7とを示す。インバータ2のスイッチ素
子Al、Bl、C1のとりうるスイッチング状態は、(
000)、(001)、(010)、(011)、(1
00)、(101)、(110)、(111)の8つで
あるので、これをvO1v11v2、V3、v4、v5
、V6、v7で表わすことにする。本実施例の装置では
、電圧ベクトルVO〜v7がROM5に書き込まれ、こ
れが制御データ(A、BSC)として出力される。8つ
のベクトルVO〜v7を組み合わせると、正弦波出力電
圧及び回転磁界ベクトルを得ることができる。[Voltage Vector Figure 3 shows six voltage vectors v1 to v6 and two zero vectors VO and V7. The possible switching states of the switching elements Al, Bl, and C1 of the inverter 2 are (
000), (001), (010), (011), (1
00), (101), (110), and (111), so these are vO1v11v2, V3, v4, v5
, V6, and v7. In the device of this embodiment, voltage vectors VO to v7 are written into the ROM 5, and this is output as control data (A, BSC). By combining the eight vectors VO to v7, a sinusoidal output voltage and rotating magnetic field vector can be obtained.
[ベクトル選択コ
第4図は回転磁界ベクトルφ1を得るための電圧ベクト
ルの選択を示すものである。回転磁界ベクトルφ1の先
端(終点)の軌跡を円に近づけるためには、330°〜
30°区間で第6及び第2のベクトル■6、v2.30
°〜906区間で第2及び第3のベクトルv2、V3.
906〜1500区間で第3及び第1のベクトルV3、
vl、150’〜210°区間で第1及び第5のベクト
ルV1、V5.210°〜270°区間で第5及び第4
のベクトルV5、v4.270°〜3300区間で第4
及び第6のベクトルv4、V6を選択する。原理的に示
す第4図の330°〜30゜区間では有意ベクトルとし
てV6、V2か選択され、ベクトル回転を止めるときに
零ベクトルV7か選択されている。モータ1を正転させ
る時には第4図でUPで示す方向に回転磁界ベクトルφ
lが回転され、逆転または制動する時には、DOWNで
示す方向に回転される。[Vector Selection FIG. 4 shows the selection of the voltage vector to obtain the rotating magnetic field vector φ1. In order to make the locus of the tip (end point) of the rotating magnetic field vector φ1 approach a circle, it is necessary to
6th and 2nd vector in 30° interval ■6, v2.30
The second and third vectors v2, V3.
The third and first vectors V3 in the 906-1500 interval,
vl, the first and fifth vectors V1 in the 150° to 210° interval, V5. the fifth and fourth vectors in the 210° to 270° interval
vector V5, v4.4th in the 270°~3300 interval
and select the sixth vectors v4 and V6. In principle, in the 330° to 30° section of FIG. 4, either V6 or V2 is selected as the significant vector, and when vector rotation is stopped, the zero vector V7 is selected. When the motor 1 is rotated forward, the rotating magnetic field vector φ is directed in the direction indicated by UP in Fig. 4.
l is rotated, and when reversing or braking, it is rotated in the direction indicated by DOWN.
[動作]
次に、第5図を参照して第1図の回路の動作を説明する
。ライン9aに得られる速度検出信号とライン11の基
準信号(目標信号)との比較に基づいて差信号Vdが得
られると、この信号の正負が正逆転判定用の第1の比較
器14で判定され、今、正信号であるとすれば、第5図
(C)のt4以前に示す如く比較出力が低レベル“0”
となり、これがカウンタ6に入力する。このため、カウ
ンタ6はこの期間にはアップ動作する。零ベクトル期間
判定用の第2の比較器16においては、差信号Vdの絶
対値と三角波電圧Vcとが第5図(A)に示す如く比較
され、第5図(B)の出力が発生する。即ち、三角波電
圧Vcが差信号Vdの絶対値よりも高い期間(tl −
t2 )に高レベル出力“1”を発生し、低い期間(t
2〜t3)には低レベル出力“0”を発生する。t1〜
t2のように零ベクトル期間判定用比較器16の出力ビ
ットBIOが高レベル“1”であり、正逆転判定用比較
器14の出力ビットB9が低レベル“0”の時には、R
OM5においてはC84BIO)−(01)に応答して
正転用零ベクトルメモリM2が選択され、t2〜t3の
ようにC84BIO)−[00〕の時には正転PWMパ
ターンM1が選択される。[Operation] Next, the operation of the circuit shown in FIG. 1 will be explained with reference to FIG. When a difference signal Vd is obtained based on the comparison between the speed detection signal obtained on the line 9a and the reference signal (target signal) on the line 11, the sign of this signal is determined by the first comparator 14 for determining whether the signal is positive or negative. If the signal is now positive, the comparison output is at a low level "0" as shown before t4 in FIG. 5(C).
This is input to the counter 6. Therefore, the counter 6 operates up during this period. In the second comparator 16 for determining the zero vector period, the absolute value of the difference signal Vd and the triangular wave voltage Vc are compared as shown in FIG. 5(A), and the output shown in FIG. 5(B) is generated. . That is, during the period (tl −
t2), a high level output “1” is generated, and a low period (t2) is generated.
2 to t3), a low level output "0" is generated. t1~
When the output bit BIO of the zero vector period determination comparator 16 is at a high level "1" and the output bit B9 of the forward/reverse determination comparator 14 is at a low level "0" as at t2, R
In OM5, the normal rotation zero vector memory M2 is selected in response to C84BIO)-(01), and the normal rotation PWM pattern M1 is selected when C84BIO)-[00] as in t2 to t3.
また、零ベクトル期間判定用比較器16の出力が高レベ
ル“1”の期間(tl〜t2)では、N。Further, in the period (tl to t2) in which the output of the zero vector period determination comparator 16 is at a high level "1", N.
T回路20の出力が低レベルになり、ANDゲート18
を発振器17のクロックパルスか通過することが阻止さ
れ、カウンタ6かインクリメントされないため、同一ア
ドレスを指定し続ける。一方、零ベクトル期間判定用比
較器16の出力か低レベルの期間(t2〜t3)ではN
OT回路20の出力か高レベルになるため、発振器17
の出力クロックパルスはANDゲート18を通過してカ
ウンタ6の入カバスルとなる。これにより、カウンタ6
の9ビツトBO〜B8の値がアップ動作で増大し、メモ
リMlのアドレスか順次に指定される。The output of the T circuit 20 becomes low level, and the AND gate 18
Since the clock pulse of the oscillator 17 is prevented from passing and the counter 6 is not incremented, the same address continues to be specified. On the other hand, in the period (t2 to t3) when the output of the zero vector period determination comparator 16 is at a low level (t2 to t3), N
Since the output of the OT circuit 20 becomes high level, the oscillator 17
The output clock pulse passes through the AND gate 18 and becomes the input bus of the counter 6. As a result, counter 6
The value of the 9 bits BO to B8 increases with the up operation, and addresses of the memory M1 are sequentially specified.
しかし、t8時点で零ベクトル期間判定用比較器16の
出力が高レベルになると、カウンタ6のクロック入力が
禁止され、カウンタ6はこの時点のアドレス指定を保持
する。例えば、第2図に示す如くアドレス2でメモリM
1のベクトルv6か読み出されている時に、メモリM2
が選択されると、同一のアドレス2における正転用零ベ
クトル■7(111)が選択される。零ベクトルV7は
零ベクトル期間判定用比較器16の出力が高レベルの間
発生し続け、比較出力が低レベルに戻って再びカウンタ
6にクロックパルスが入力し、カウンタ6の出力が1段
インクリメントされると、正転PWMパターンメモリM
1のアドレス3の電圧ベクトルV2 (010)が選
択される。零ベクトルはVO(000)とV7 (1
11)との2種類から成るが、スイッチ素子At−C2
の切換えが少なくてすむ方のベクトルか選択される。カ
ウンタ6が10進数の0〜511に対応する2進数を発
生し終ると、正転PWMパターンの0〜360°の全電
圧ベクトルデータが読み出され、インバータ2から三相
の近似正弦波電圧が発生し、且つモータ1に円軌跡に近
い回転磁界ベクトルが生じる。However, when the output of the zero vector period determination comparator 16 becomes high level at time t8, the clock input to the counter 6 is prohibited, and the counter 6 retains the address designation at this time. For example, as shown in FIG.
When the vector v6 of 1 is being read, the memory M2
When is selected, the normal rotation zero vector 7 (111) at the same address 2 is selected. The zero vector V7 continues to be generated while the output of the zero vector period determination comparator 16 is at a high level, and when the comparison output returns to a low level, a clock pulse is input to the counter 6 again, and the output of the counter 6 is incremented by one stage. Then, the normal rotation PWM pattern memory M
Voltage vector V2 (010) at address 3 of 1 is selected. The zero vectors are VO (000) and V7 (1
11), the switch element At-C2
The vector that requires fewer switching is selected. When the counter 6 finishes generating binary numbers corresponding to decimal numbers 0 to 511, all voltage vector data from 0 to 360° of the normal rotation PWM pattern is read out, and the three-phase approximate sine wave voltage is output from the inverter 2. A rotating magnetic field vector having a nearly circular locus is generated in the motor 1.
この様な制御において、目標回転速度と検出速度との差
が小さくなると、第2の比較器16の出力が高レベルに
なる期間か相対的に長くなり、零ベクトルが選択される
期間が長くなる。In such control, when the difference between the target rotational speed and the detected speed becomes smaller, the period during which the output of the second comparator 16 is at a high level becomes relatively longer, and the period during which the zero vector is selected becomes longer. .
また、ライン11の基準信号のレベルを下げて低速回転
指令状態にすれば、差信号Vdの絶対値のレベルも低下
し、インバータ2の出力周波数fが低下すると共に出力
電圧Vも低下し、モータ1が低速駆動状態になる。Furthermore, if the level of the reference signal on the line 11 is lowered to create a low-speed rotation command state, the level of the absolute value of the difference signal Vd will also be lowered, the output frequency f of the inverter 2 will be lowered, and the output voltage V will also be lowered. 1 is in a low speed drive state.
第5図のC4において逆転指令に切り換り、差信号Vd
が負になると、正逆転判定用比較器14の出力が高レベ
ルになり、逆転制御になる。なお、上記PWM制御にお
いて、電圧ベクトルの切り換えが行われる時には、一対
のスイッチ素子A1、A2又はBL、B2又はC1,C
2間がストレージ等で短絡され、これ等が破壊するおそ
れがあるので、これを防止するために、ベクトル相互間
に無制御期間を設けることか望ましい。At C4 in FIG. 5, the command is switched to reverse rotation, and the difference signal Vd
When becomes negative, the output of the forward/reverse determination comparator 14 becomes high level, resulting in reverse control. In addition, in the above PWM control, when the voltage vector is switched, the pair of switch elements A1, A2 or BL, B2 or C1, C
In order to prevent this, it is desirable to provide an uncontrolled period between the vectors, since there is a risk that the two may be short-circuited due to a storage or the like and be destroyed.
急速に速度を上げることが要求された時又は負荷が急に
大きくなると、インバータ2の出力電流が第6図(B)
に示すように流れ始める。第6図(B)にはU相の電流
1uのみが示されているが、他の相においても同様に流
れる。この電流は比較的大きなレベルを有し、且つスイ
ッチング素子A1〜C2の継続に対応した高周波成分を
有している。インバータ2の出力電流は整流平滑回路2
7で平均化され、ここから第6図(A)に示す電流検出
電圧が得られる。この電流検出電圧はヒステリシス特性
を有する比較器28て基準電圧と比較され、電流検出用
比較器28から零ベクトル帰還判定用比較器16を制御
する信号が第6図(C)に示すように発生する。電流検
出用比較器28の出力が低レベルの期間には零ベクトル
期間判定用比較器16から高レベル出力が発生し、メモ
リM2の零ベクトルが判定される。この結果、インバー
タ2のスイッチング素子Al−C2が零ベクトルを発生
するように制御され、モータ1の回転磁界が停止し、モ
ータ1のベクトルか制御される。When a rapid increase in speed is required or when the load suddenly increases, the output current of inverter 2 will decrease as shown in Figure 6 (B).
The flow begins as shown in . Although only the U-phase current 1u is shown in FIG. 6(B), it flows in the other phases as well. This current has a relatively large level and has a high frequency component corresponding to the continuity of the switching elements A1 to C2. The output current of inverter 2 is the rectifier smoothing circuit 2
7, from which the current detection voltage shown in FIG. 6(A) is obtained. This current detection voltage is compared with a reference voltage by a comparator 28 having hysteresis characteristics, and a signal for controlling the zero vector feedback determination comparator 16 is generated from the current detection comparator 28 as shown in FIG. 6(C). do. During a period in which the output of the current detection comparator 28 is at a low level, a high level output is generated from the zero vector period determination comparator 16, and the zero vector of the memory M2 is determined. As a result, the switching element Al-C2 of the inverter 2 is controlled to generate a zero vector, the rotating magnetic field of the motor 1 is stopped, and the vector of the motor 1 is controlled.
比較器28はヒステリシス動作するので、電流検出電圧
が基準電圧よりも低くなってもしばらくの聞伝レベル出
力を送出し、その後、高レベル出力状態に戻る。Since the comparator 28 operates on hysteresis, even if the current detection voltage becomes lower than the reference voltage, it sends out a hearsay level output for a while, and then returns to the high level output state.
[変形例]
本発明は上述の実施例に限定されるものでなく、例えば
次の変形が可能なものである。[Modifications] The present invention is not limited to the above-described embodiments, and, for example, the following modifications are possible.
(1) 比例積分回路12を比例回路又は積分回路とし
てもよい。また、この種の定数回路をライン9a側に設
けてもよい。(1) The proportional-integral circuit 12 may be a proportional circuit or an integral circuit. Further, this type of constant circuit may be provided on the line 9a side.
(2) 速度検出器9の代りに、モータ1の回転数に対
応して得られる温度検出信号、位置検出信号、圧力検出
信号、濃度検出信号等を検出信号とし、これと基準信号
とを比較してもよい。(2) Instead of the speed detector 9, a temperature detection signal, a position detection signal, a pressure detection signal, a concentration detection signal, etc. obtained in response to the rotation speed of the motor 1 are used as detection signals, and these are compared with the reference signal. You may.
(3) インバータ2の電流検出を2相又は1相のみで
行うこともできる。(3) Current detection of the inverter 2 can also be performed using only two phases or one phase.
(4) 第1のベクトルデータとして電圧ベクトルデー
タのみを使用しないで、電圧ベクトルデータと零ベクト
ルデータとの組み合せを使用して波形を改善してもよい
。即ちメモリMl 、M3の電圧ベクトルの配列の中に
零ベクトルを配置してもよい。(4) Instead of using only voltage vector data as the first vector data, a combination of voltage vector data and zero vector data may be used to improve the waveform. That is, a zero vector may be placed in the array of voltage vectors in the memories M1 and M3.
(5) メモリM1〜M4のアドレス数を例えば819
3のように多くして波形を良くしてもよい。(5) For example, set the number of addresses of memories M1 to M4 to 819.
The waveform may be improved by increasing the number to 3.
[発明の効果]
本発明によれば、速度又は負荷の急変による過大トルク
の発生を容易に防ぐことが可能になる。[Effects of the Invention] According to the present invention, generation of excessive torque due to sudden changes in speed or load can be easily prevented.
第1図は本発明の実施例に係わるモータの制御方式を示
すブロック図、
第2図は第1図のROMの内容の一部を原理的に示す図
、
第3図は電圧ベクトルを示す図、
第4図は回転磁界ベクトルを示す図、
第5図は第1図の各部の状態を示す図、第6図は第1図
に於ける電流検出電圧、出力電流、比較器出力を示す波
形図である。
1・・・モータ、2・・・インバータ、5・・・ROM
、6・・・カウンタ、9・・・速度検出器、10・・・
比較回路、14・・・正逆転判定用比較器、16・・・
零ベクトル期間判定用比較器、21,22.23・・・
ANDゲート、28・・・電流検出用比較器。
代 理 人 高 野 則 次112図
第4図
第6図
を
平成 3年6月14日
特許庁長官殿 :2 (し・
1、事件の表示
′ ン肖゛住 所 埼玉県薪座市北
野三丁目6番3号〒169
」
自 発
制省
7、補正の対象
1) 明細書第12頁第4行の「比較器16は」「比較
器16の」に補正する。
2) 明細書第12頁第16行の「この」を抹Vる。
3) 明細書第20頁第17行の「継続」を計続」に補
正する。
4) 明細書第21頁第2行の「帰還」を[期1に補正
する。
5) 明細書第21頁第7行の「判定」を「選1に補正
する。
5) 明細書第21頁第10行の「ベクトルか印」を「
トルクが制御」に補正する。Fig. 1 is a block diagram showing a motor control system according to an embodiment of the present invention, Fig. 2 is a diagram showing a part of the contents of the ROM in Fig. 1 in principle, and Fig. 3 is a diagram showing voltage vectors. , Figure 4 is a diagram showing the rotating magnetic field vector, Figure 5 is a diagram showing the states of each part in Figure 1, and Figure 6 is a waveform showing the current detection voltage, output current, and comparator output in Figure 1. It is a diagram. 1...Motor, 2...Inverter, 5...ROM
, 6... Counter, 9... Speed detector, 10...
Comparison circuit, 14... Comparator for forward/reverse judgment, 16...
Zero vector period determination comparator, 21, 22, 23...
AND gate, 28... comparator for current detection. Agent Noriyoshi Takano 112 Figures 4, 6 to the Commissioner of the Japan Patent Office on June 14, 1991: 2 (1. Indication of the case)
Address: 3-6-3 Kitano, Takiniza City, Saitama Prefecture 169 Ministry of Voluntary Control 7, Subject of amendment 1) "Comparator 16" in line 4 of page 12 of the specification "Comparator 16" Corrected to 16''. 2) Delete "kono" from page 12, line 16 of the specification. 3) "Continuation" on page 20, line 17 of the specification is amended to "continuation". 4) "Return" in the second line of page 21 of the specification is amended to [period 1]. 5) "Determination" on page 21, line 7 of the specification is corrected to "Selection 1." 5) "Vector or mark" on page 21, line 10 of the specification is changed to "
Correct the torque under control.
Claims (1)
スイッチングパターンでオン・オフ動作して電圧ベクト
ルと零ベクトルを発生する複数のスイッチング素子を有
しているインバータと、所定の順番で前記電圧ベクトル
又は電圧ベクトルと零ベクトルとの組み合せを得るため
の前記スイッチのオン・オフパターンを示す第1のベク
トルデータと前記零ベクトルを得るための前記スイッチ
ング素子のオン・オフパターンを示す第2のベクトルデ
ータとが書き込まれているメモリと、前記メモリから読
み出された前記第1のベクトルデータと前記第2のベク
トルデータとによって前記スイッチング素子を動作させ
るためのスイッチング素子制御回路と、 前記モータの目標速度を示す基準信号を発生する基準信
号発生回路と、 前記基準信号と前記モータの速度を示す検出信号との差
に対応した差信号を発生する比較回路と、所定周波数の
三角波を発生する三角波発生回路と、 前記三角波と前記差信号とを比較し、前記三角波を前記
差信号が横切っている期間に前記メモリから前記第2の
ベクトルデータを読み出すように前記メモリを制御する
第2のベクトル期間判定用比較器と、 前記三角波の周波数よりも高い周波数を有してクロック
パルスを発生するクロック発生器と、前記クロックパル
スによってインクリメントされて所定の順番で前記メモ
リから前記第1のベクトルデータ及び前記第2のベクト
ルデータを読み出すためのアドレスを指定するカウンタ
と、前記クロック発生器と前記カウンタとの間に接続さ
れ、且つ前記第2のベクトル期間判定用比較器から得ら
れる前記第2のベクトルデータを選択することを示す信
号に応答して前記クロックパルスの通過を阻止するカウ
ンタ入力制御用ゲートとを備えたモータ制御装置におい
て、 前記インバータの出力電流を検出する電流検出器と、 前記インバータの出力電流が所定値以上になったことを
検出する基準電圧を与えるための基準電圧源と、 前記電流検出器から得られた電流検出電圧と前記基準電
圧とを比較し、前記電流検出電圧が前記基準電圧よりも
大きくなった時に前記第2のベクトルデータを前記メモ
リから読み出すように前記零ベクトル期間判定用比較器
の入力又は出力を制御する電流検出用比較器と が設けられていることを特徴とするモータ制御装置。[Claims] [1] An inverter that is connected to an AC motor to be controlled and has a plurality of switching elements that operate on and off in a predetermined switching pattern to generate a voltage vector and a zero vector. , first vector data indicating an on/off pattern of the switch to obtain the voltage vector or a combination of the voltage vector and the zero vector in a predetermined order, and on/off of the switching element to obtain the zero vector. a memory in which second vector data indicating a pattern is written; and switching element control for operating the switching element based on the first vector data and the second vector data read from the memory. a reference signal generation circuit that generates a reference signal indicating a target speed of the motor; a comparison circuit that generates a difference signal corresponding to a difference between the reference signal and a detection signal indicating the speed of the motor; a triangular wave generating circuit that generates a triangular wave; and controlling the memory to compare the triangular wave and the difference signal, and read the second vector data from the memory during a period when the difference signal crosses the triangular wave. a second vector period determination comparator for determining a vector period; a clock generator for generating a clock pulse having a frequency higher than the frequency of the triangular wave; a counter that specifies an address for reading the first vector data and the second vector data; and a counter that is connected between the clock generator and the counter and obtained from the second vector period determination comparator. a counter input control gate that blocks passage of the clock pulse in response to a signal indicating selection of the second vector data; a current detector that detects an output current of the inverter; a reference voltage source for providing a reference voltage for detecting that the output current of the inverter has exceeded a predetermined value; and comparing the current detection voltage obtained from the current detector with the reference voltage; and a current detection comparator that controls the input or output of the zero vector period determination comparator so as to read the second vector data from the memory when the current detection voltage becomes larger than the reference voltage. A motor control device characterized by:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2335204A JP2903341B2 (en) | 1990-11-29 | 1990-11-29 | Motor control device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2335204A JP2903341B2 (en) | 1990-11-29 | 1990-11-29 | Motor control device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04200288A true JPH04200288A (en) | 1992-07-21 |
JP2903341B2 JP2903341B2 (en) | 1999-06-07 |
Family
ID=18285927
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2335204A Expired - Lifetime JP2903341B2 (en) | 1990-11-29 | 1990-11-29 | Motor control device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2903341B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100356260B1 (en) * | 1998-10-01 | 2002-10-18 | 가부시끼가이샤 도시바 | Motor control apparatus |
-
1990
- 1990-11-29 JP JP2335204A patent/JP2903341B2/en not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100356260B1 (en) * | 1998-10-01 | 2002-10-18 | 가부시끼가이샤 도시바 | Motor control apparatus |
Also Published As
Publication number | Publication date |
---|---|
JP2903341B2 (en) | 1999-06-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6236174B1 (en) | Method and apparatus for driving a polyphase, brushless DC motor | |
JP3236983B2 (en) | Power converter | |
JPH0669305B2 (en) | Inverter motor controller | |
AU651920B2 (en) | Method and apparatus for controlling an inverter | |
US5568034A (en) | Fault-tolerant variable speed induction motor drive | |
KR920005442A (en) | DC motor driving circuit | |
JP3309105B2 (en) | Method of controlling power to be transmitted via mains inverter | |
JP4149709B2 (en) | Control device for voltage source inverter | |
JPH04200288A (en) | Motor controller | |
JPH04168991A (en) | Motor controller | |
JP4143918B2 (en) | Two-phase modulation control type inverter device | |
JP2897437B2 (en) | Motor control device | |
JPS61231889A (en) | Controlling method for voltage type inverter | |
JP2538616B2 (en) | Brushless motor drive | |
JP2659737B2 (en) | Drive device for brushless motor | |
JPH05130791A (en) | Controlling method for motor | |
JP2955974B2 (en) | AC motor rotation speed detector | |
JPH04304185A (en) | Motor control method | |
JPH0191667A (en) | Frequency converter | |
JPH04125091A (en) | Controlling method for motor by inverter | |
JPH07143799A (en) | Secondary resistance detector for induction motor | |
JPS592579A (en) | Controller for inverter | |
JPS60174070A (en) | Carrier control system in ac converter circuit | |
JPH03183390A (en) | Pwm control method for inverter | |
JPH06292391A (en) | Controller for revolution speed of alternating-current motor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090326 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100326 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100326 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110326 Year of fee payment: 12 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110326 Year of fee payment: 12 |