JPH04200288A - Motor controller - Google Patents

Abstract

PURPOSE:To preclude the generation of an excessive torque by a method wherein a first vector data or a zero vector data is supplied when the output current of an inverter has become bigger than a predetermined value. CONSTITUTION:The output current of an inverter 2 is averaged by a rectifying and smoothing circuit 27 and a current detecting voltage can be obtained therefrom. The current detecting voltage is compared with a reference voltage by a current detecting comparator 28 having hysteresis characteristics while a signal for controlling a zero vector feedback deciding comparator 16 is generated from the current detecting comparator 28. During a period wherein the output of the current detecting comparator 28 is low level, the output of a high level is generated from a zero vector feedback deciding comparator 16 and the zero vector of a memory M2 is dicided. As a result, the switching elements A1-C2 of the inverter 2 are controlled so as to generate a zero vector whereby the rotary field of a motor 1 is stopped and the vector of the motor 1 can be controlled.

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、ＰＷＭ（パルス幅変調）のスイッチングパタ
ーン（単位ベクトルデータ）をメモリに予め書き込んで
おき、これを読み出すことによってインバータを制御し
、インバータに接続された交流モータの速度制御を行う
装置に関する。[Detailed Description of the Invention] [Industrial Application Field] The present invention involves writing a PWM (pulse width modulation) switching pattern (unit vector data) in a memory in advance, and controlling an inverter by reading this out. The present invention relates to a device that controls the speed of an AC motor connected to an inverter.

［従来の技術］ 交流モータの速度制御を行うために、ＰＷＭ制御インバ
ータを使用することは公知である。また、ＰＷＭ制御を
行うために、近似正弦波が得られるように、ＰＷＭスイ
ッチングパターンを予めＲＯＭに書き込んでおき、これ
に基づいてインバータを制御することも公知である。更
に、三相インバータを各相独立に制御せずに、三相を一
括制御し、所望の電圧ベクトルを発生させ、所望の回転
磁界を得る方式も既に提案されている。BACKGROUND OF THE INVENTION The use of PWM controlled inverters to provide speed control of AC motors is known. It is also known that in order to perform PWM control, a PWM switching pattern is written in advance in a ROM so that an approximate sine wave can be obtained, and the inverter is controlled based on this. Furthermore, a method has already been proposed in which a three-phase inverter is not controlled independently of each phase, but all three phases are collectively controlled, a desired voltage vector is generated, and a desired rotating magnetic field is obtained.

また、簡単な構成でフィードバック制御が可能であり、
且つ超低速制御が可能なモータの速度制御方式が特開昭
６２−２０７１９６号公開公報に開示されている。In addition, feedback control is possible with a simple configuration,
A speed control system for a motor that is capable of ultra-low speed control is disclosed in Japanese Patent Application Laid-Open No. 62-207196.

［発明が解決しようとする課題］ ところで、上記公報に開示されているモータ制御方式に
おいて、速度を急に増大させる指令が与えられた時又は
負荷が急増した時に、インバータ制御装置は瞬時に最大
電圧、最大周波数を発生する動作になり、モータに過大
な電流が流れ、制御上可能な限りの大きいトルクが発生
する。この結果、モータ軸やモータに連結された負荷に
機械的ダメージを与えることがある。また、インバータ
のスイッチング素子の容量を大きく設定することか必要
になる。[Problems to be Solved by the Invention] By the way, in the motor control method disclosed in the above publication, when a command to suddenly increase the speed is given or when the load increases rapidly, the inverter control device instantly increases the maximum voltage. , the motor will operate to generate the maximum frequency, an excessive current will flow through the motor, and the largest possible torque will be generated. As a result, mechanical damage may be caused to the motor shaft and the load connected to the motor. Additionally, it is necessary to increase the capacitance of the switching elements of the inverter.

そこで、本発明の目的は、トルク及び出力電流の急激な
変化を抑えることができるモータ制御装置を提供するこ
とにある。SUMMARY OF THE INVENTION Therefore, an object of the present invention is to provide a motor control device that can suppress sudden changes in torque and output current.

［課題を解決するための手段］ 上記目的を達成するための本発明は、制御すべき交流モ
ータに接続されており、所定のスイッチングパターンで
オン・オフ動作して電圧ベクトルと零ベクトルを発生す
る複数のスイ・ソチング素子を有しているインバータと
、所定の順番で前記電圧ベクトル又は電圧ベクトルと零
ベクトルとの組み合せを得るための前記スイッチのオン
・オフパターンを示す第１のベクトルデータと前記第２
のベクトルを得るだめの前記スイッチング素子のオン・
オフパターンを示す零ベクトルデータとが書き込まれて
いるメモリと、前記メモリから読み出された前記第１の
ベクトルデータと前記第２のベクトルデータとによって
前記スイッチング素子を動作させるためのスイッチング
素子制御回路と、前記モータの目標速度を示す基準信号
を発生する基準信号発生回路と、前記基準信号と前記モ
ータの速度を示す検出信号との差に対応した差信号を発
生する比較回路と、所定周波数の三角波を発生する三角
波発生回路と、前記三角波と前記差信号とを比較し、前
記三角波を前記差信号が横切っている期間に前記メモリ
から前記第２のベクトルデータを読み出すように前記メ
モリを制御する第２のベクトル期間判定用比較器と、前
記三角波の周波数よりも高い周波数を有してクロックパ
ルスを発生するクロック発生器と、前記クロックパルス
によってインクリメントされて所定の順番で前記メモリ
から前記第１のベクトルデータ及び前記第２のベクトル
データを読み出すためのアドレスを指定するカウンタと
、前記クロック発生器と前記カウンタとの間に接続され
、且つ前記第２のべりトル期間判定用比較器から得られ
る前記第２のベクトルデータを選択することを示す信号
に応答して前記クロックパルスの通過を阻止するカウン
タ入力制御用ゲートとを備えたモータ制御装置において
、前記インバータの出力電流を検出する電流検出器と、
前記インバータの出力電流が所定値以上になったことを
検出する基準電圧を与えるための基準電圧源と、前記電
流検出器から得られた電流検出電圧と前記基準電圧とを
比較し、前記電流検出電圧が前記基準電圧よりも大きく
なった時に前記第２のベクトルデータを前記メモリから
読み出すように前記零ベクトル期間判定用比較器の入力
又は出力を制御する電流検出用比較器とが設けられてい
るモータ制御装置に係わるものである。[Means for Solving the Problems] To achieve the above object, the present invention is connected to an AC motor to be controlled, and operates on and off in a predetermined switching pattern to generate a voltage vector and a zero vector. an inverter having a plurality of switching elements; first vector data indicating an on/off pattern of the switch for obtaining the voltage vector or a combination of the voltage vector and the zero vector in a predetermined order; Second
The switching element is turned on and off to obtain the vector of
a memory in which zero vector data indicating an off pattern is written; and a switching element control circuit for operating the switching element using the first vector data and the second vector data read from the memory. a reference signal generation circuit that generates a reference signal indicating the target speed of the motor; a comparison circuit that generates a difference signal corresponding to the difference between the reference signal and a detection signal indicating the speed of the motor; A triangular wave generation circuit that generates a triangular wave compares the triangular wave and the difference signal, and controls the memory to read the second vector data from the memory during a period when the difference signal crosses the triangular wave. a second vector period determination comparator; a clock generator that generates a clock pulse having a frequency higher than the frequency of the triangular wave; a counter that specifies an address for reading the vector data and the second vector data; and a counter that is connected between the clock generator and the counter, and that is obtained from the second comparator for determining a berittle period. A current detector that detects an output current of the inverter in a motor control device comprising: a counter input control gate that blocks passage of the clock pulse in response to a signal indicating selection of the second vector data; and,
A reference voltage source for providing a reference voltage for detecting that the output current of the inverter has exceeded a predetermined value, and a current detection voltage obtained from the current detector and the reference voltage are compared, and the current detection is performed. and a current detection comparator that controls the input or output of the zero vector period determination comparator so as to read the second vector data from the memory when the voltage becomes larger than the reference voltage. This relates to a motor control device.

［作用コ 本発明におけるゲート回路は、インバータの出力電流が
所定値よりも大きくなった時に、メモリから第１のベク
トルデータ即ち零ベクトルデータを供給する。これによ
り、インバータは実質的に停止状態になり、モータの回
転磁界が停止し、過大トルクの発生か阻止される。その
後再び第１のベクトルデータの伝送が開始する。[Function] The gate circuit in the present invention supplies first vector data, that is, zero vector data, from the memory when the output current of the inverter becomes larger than a predetermined value. As a result, the inverter is brought to a substantially stopped state, the rotating magnetic field of the motor is stopped, and excessive torque is prevented from being generated. After that, transmission of the first vector data starts again.

［実施例コ 次に、本発明の１実施例に係わる三相モータの速度制御
装置を説明する。第１図において、三相誘導電動機から
成るモータ１には、ＰＷＭ制御可能な三相インバータ２
が接続されている。インバータ２は、直流電源３にトラ
ンジスタから成るスイッチ素子Ａｌ、Ａ２、Ｂｌ、Ｂ２
、Ｃ１、Ｃ２をブリッジ接続したものである。６個のス
イッチ素子Ａ１〜Ｃ２は、スイッチング素子制御回路４
から供給される制御信号に応答してオン・オフ動作する
。なお、インバータ２の上側の３つのスイッチ素子Ａｌ
、Ｂｌ、Ｃ１と下側の３つのスイッチ素子Ａ２、Ｂ２、
Ｃ２とは、互いに逆に動作するので、一方の制御を特定
すれば、インバータ全体の制御が特定される。ここでは
、ＲＯＭ　（リードオンリーメモリ）５から読み出され
る第１、第２及び第３の信号Ａ、ＢＳＣによりインバー
タ制御状態を特定し、信号Ａ、Ｂ、Ｃが高レベル即ち論
理“１”の時にスイッチ素子Ａｌ、Ｂｌ、Ｃ１がオン、
低レベル即ち論理“０”の時にスイッチ素子Ａｌ　、Ｂ
ｌ　、Ｃ１がオフとする。Embodiment Next, a three-phase motor speed control device according to an embodiment of the present invention will be described. In FIG. 1, a motor 1 consisting of a three-phase induction motor is equipped with a three-phase inverter 2 capable of PWM control.
is connected. The inverter 2 includes a DC power supply 3 and switching elements Al, A2, Bl, and B2 each consisting of transistors.
, C1, and C2 are bridge-connected. The six switching elements A1 to C2 are connected to the switching element control circuit 4.
It operates on and off in response to a control signal supplied from the controller. Note that the three switch elements Al on the upper side of the inverter 2
, Bl, C1 and the lower three switch elements A2, B2,
C2 and C2 operate inversely to each other, so if one control is specified, the control of the entire inverter is specified. Here, the inverter control state is specified by the first, second, and third signals A and BSC read from the ROM (read-only memory) 5, and when the signals A, B, and C are at a high level, that is, logic "1", Switch elements Al, Bl, C1 are on,
At low level, that is, logic “0”, switch elements Al and B
l, C1 is off.

ＲＯＭ５はインバータ２をＰＷＭ制御するためのＰＷＭ
スイッチングパターン（単位ベクトルデータ）を予め書
き込んだものである。このＲＯＭ５は正転ＰＷＭパター
ンメモリＭ１と、正転用零ベクトルメモリＭ２と、逆転
ＰＷＭパターンメモリＭ３と、逆転用零ベクトルメモリ
Ｍ４とを有する。各メモリＭ１〜Ｍ４は０〜５１１まで
の５１２アドレスを夫々有し、夫々アップ・ダウンカウ
ンタ６の９ビツトの２進出カライン６ａの値でアドレス
指定される。但し、４つのメモリＭ１〜Ｍ４から１つが
選択され、この選択されたメモリの出力のみがインバー
タ２の制御のために有効に使用される。この選択を行う
ためにＲＯＭ５は零ベクトル選択制御信号入力端子７と
、正転逆転選択制御信号入力端子８とを有する。零ベク
トル選択制御信号入力端子７が論理“０”の時にはメモ
リＭ１とＭ３とのいずれか一方が選択され、論理“１”
の時にはメモリＭ２とＭ４とのいずれか一方が選択され
る。また、正転逆転選択制御信号入力端子８が“０′の
場合にはメモリＭ１とＭ２とのいずれか一方が選択され
、“１′の場合にはメモリＭ３とＭ４とのいずれか一方
が選択される。ROM5 is PWM for controlling inverter 2 by PWM.
A switching pattern (unit vector data) is written in advance. The ROM 5 includes a forward PWM pattern memory M1, a forward zero vector memory M2, a reverse PWM pattern memory M3, and a reverse zero vector memory M4. Each of the memories M1 to M4 has 512 addresses from 0 to 511, and is addressed by the value of the 9-bit binary column 6a of the up/down counter 6, respectively. However, one of the four memories M1 to M4 is selected, and only the output of this selected memory is effectively used for controlling the inverter 2. In order to perform this selection, the ROM 5 has a zero vector selection control signal input terminal 7 and a forward/reverse rotation selection control signal input terminal 8. When the zero vector selection control signal input terminal 7 is at logic "0", one of the memories M1 and M3 is selected, and the logic is "1".
At this time, either memory M2 or M4 is selected. Further, when the forward/reverse rotation selection control signal input terminal 8 is "0", one of the memories M1 and M2 is selected, and when it is "1", one of the memories M3 and M4 is selected. be done.

今、ライン６ａの９ビツトをＢＯ〜Ｂ８で表わし、入力
端子７の入力ビットをＢＩＯで表わし、入力端子８の入
力ビットをＢ９で表わすとすれば、ＢＯ〜Ｂ８の９ビツ
トでアドレスか指定される。またＢ９、ＢＩＯが〔００
〕の時に第１のメモリＭ１（正転ＰＷＭスイッチングパ
ターン）が選択され、〔０１〕の時に第２のメモリＭ２
　　（正転用零ベトクル）が選択され、〔１０〕の時に
第３のメモリＭ３　　（逆転ＰＷＭスイッチングパター
ン）が選択され、〔１１〕の時に第４のメモリＭ４　　
（逆転用零ベトクル）が選択される。Now, if the 9 bits of line 6a are represented by BO to B8, the input bits of input terminal 7 are represented by BIO, and the input bits of input terminal 8 are represented by B9, the address is specified by the 9 bits of BO to B8. Ru. Also B9, BIO is [00
], the first memory M1 (forward PWM switching pattern) is selected, and when [01], the second memory M2 is selected.
(zero vector for forward rotation) is selected, the third memory M3 (reverse PWM switching pattern) is selected at [10], and the fourth memory M4 is selected at [11].
(Zero vector for reversal) is selected.

ＲＯＭ５及びカウンタ６を制御してインバータ２の出力
電圧を制御するために、モータ１に速度発電機からなる
速度検出器９が結合され、この出力ライン９ａが比較回
路１０に接続されている。In order to control the output voltage of the inverter 2 by controlling the ROM 5 and the counter 6, a speed detector 9 consisting of a speed generator is coupled to the motor 1, and this output line 9a is connected to a comparison circuit 10.

このため、比較回路１０は、直流レベルから成る速度検
出信号と基準信号ライン１１から与えられる所望回転速
度に対応する基準信号とを比較し、この差信号を出力す
る。比較回路１０から得られる差信号は比例積分回路１
２に入力している。比例積分回路１２の出力ライン１３
の差信号Ｖｄは、この差信号Ｖｄの正負を判定するため
の正逆転判定用の第１の比較器１４に入力すると共に、
絶対値回路１５を通って零ベクトル期間判定用の第２の
比較器１６に入力する。For this reason, the comparator circuit 10 compares the speed detection signal consisting of a DC level with a reference signal corresponding to a desired rotational speed given from the reference signal line 11, and outputs a difference signal. The difference signal obtained from the comparison circuit 10 is sent to the proportional integration circuit 1.
2 is entered. Output line 13 of proportional-integral circuit 12
The difference signal Vd is input to the first comparator 14 for determining whether the difference signal Vd is positive or negative, and
The signal passes through the absolute value circuit 15 and is input to the second comparator 16 for determining the zero vector period.

正逆転判定用比較器１４の出力端子はカウンタ６のアッ
プ・ダウン入力端子Ｕ／Ｄに接続されていると共にＲＯ
Ｍ５の正逆転選択信号入力端子８に接続されている。The output terminal of the forward/reverse judgment comparator 14 is connected to the up/down input terminal U/D of the counter 6, and is connected to the RO
It is connected to the forward/reverse rotation selection signal input terminal 8 of M5.

１７はクロック発振器（ＯＳ　Ｃ）であって、２０〜５
０ｋＨｚ程度のクロックパルスを発生する。17 is a clock oscillator (OS C), and 20 to 5
Generates a clock pulse of about 0kHz.

この発振器１７の出力端子はＡＮＤゲート１８の一方の
入力端子に接続され、このＡＮＤゲート１８の出力端子
がカウンタ６のクロック入力端子ＣＬに接続されている
ので、ＡＮＤゲート１８のもう一方の入力端子が高レベ
ルの時のみ発振器１７の出力がクロックパルスとしてカ
ウンタ６に入力する。The output terminal of this oscillator 17 is connected to one input terminal of an AND gate 18, and since the output terminal of this AND gate 18 is connected to the clock input terminal CL of the counter 6, the other input terminal of the AND gate 18 is connected to the clock input terminal CL of the counter 6. The output of the oscillator 17 is input to the counter 6 as a clock pulse only when the signal is at a high level.

零ベクトル期間判定用比較器１６は非反転入力端子には
三角波発生器１９が接続されている。三角波発生器１９
は例えば、発振器１７の出力周波数よりは低いｌ、５ｋ
Ｈｚで三角波電圧Ｖｃ　　（キャリア）を発生し、この
Ｖｃと差信号Ｖｄの絶対値とが比較器１６で比較される
。零ベクトル期間判定用比較器１６の出力端子はＮＯＴ
回路２０を介してＡＮＤゲート１８の入力端子に接続さ
れていると共に、ＲＯＭ５の零ベクトル選択制御信号入
力端子７に接続されている。A triangular wave generator 19 is connected to the non-inverting input terminal of the zero vector period determination comparator 16. Triangle wave generator 19
For example, l, 5k is lower than the output frequency of the oscillator 17.
A triangular wave voltage Vc (carrier) is generated at Hz, and a comparator 16 compares this Vc with the absolute value of the difference signal Vd. The output terminal of the zero vector period determination comparator 16 is NOT
It is connected to the input terminal of the AND gate 18 via the circuit 20, and also to the zero vector selection control signal input terminal 7 of the ROM 5.

ＲＯＭ５の三相出力ライン２１．２２．２３はスイッチ
ング素子制御回路４に接続されている。Three-phase output lines 21, 22, and 23 of the ROM 5 are connected to the switching element control circuit 4.

この電流制御を実行するために、インバータ２の出力ラ
インに電流検出器２４．２５．２６が設けられ、これ等
に三相整流平滑回路２７が接続されている。ヒステリシ
ス特性を有する電流検出用の第３の比較器２８は、演算
増幅器２９と、この一方の入力端子と整流平滑回路２７
との間に接続された抵抗Ｒ１と、他方の入力端子と基準
電圧源３０との間に接続された抵抗Ｒ２と、出力端子と
抵抗Ｒ２の右端との間に接続された帰還用抵抗Ｒ３及び
コンデンサＣＩとから成り、この出力端子は比較器１６
の反転入力端子に接続されている。In order to perform this current control, current detectors 24, 25, and 26 are provided on the output line of the inverter 2, and a three-phase rectifying and smoothing circuit 27 is connected to these. A third comparator 28 for current detection having hysteresis characteristics includes an operational amplifier 29, one input terminal of the operational amplifier 29, and a rectifying and smoothing circuit 27.
a resistor R1 connected between the other input terminal and the reference voltage source 30, a feedback resistor R3 connected between the output terminal and the right end of the resistor R2, and a resistor R2 connected between the other input terminal and the reference voltage source 30; This output terminal is connected to a comparator 16.
is connected to the inverting input terminal of

［ＲＯＭの内容コ ＲＯＭ５には第２図に原理的に示す如くデータが書き込
まれている。即ちＲＯＭ５の各メモリＭ１〜Ｍ４はアド
レス０〜５１１を有し、正転ＰＷＭパターンメモリＭ１
のアドレス０〜３には例えば電圧ベクトル（第１のベク
トル）ＶＢ　、Ｖｌ、ｖ６、Ｖｌのデータが順に書き込
まれ、正転用零ベクトルメモリＭ２のアドレス０〜３に
は零ベクトル（第２のベクトル）ｖ７、ＶＯ１ｖ７、■
０のデータが順に書き込まれ、逆転ＰＷＭパターンメモ
リＭ３のアドレス０〜３には電圧ベクトル■１、ＶＢ、
Ｖｌ、ＶＢのデータが順に書き込まれ、逆転用零ベクト
ルメモリＭ４には零ベクトルｖＯ１Ｖ７、ＶＯ１Ｖ７の
データが順に書き込まれている。残りのアドレス４〜５
１１にもアドレス０〜３と同一の原理でベクトルデータ
が書き込まれている。第２図の各アドレスのベクトルデ
ータは原理を示すものであるため、実際のデータとは異
なる。今、正転ＰＷＭパターンメモリＭ１のアドレス０
〜８４　（０°〜６０’区間に対応）の実際の電圧ベク
トルデータを示すと、 ｖ６、ｖ６、ｖ６、■６、Ｖｌ、ｖ２、■２、ｖ２、■
２、ｖ２、ＶＢ、■６、■Ｂ１■６、Ｖｌ、ｖ２、Ｖｌ
、Ｖｌ、■２、ｖ２、■６、ＶＢ、ＶＢ、ｖ６、Ｖｌ、
Ｖｌ、Ｖｌ、ｖ２、ｖ２、ｖ２、ｖ２、■２、Ｖｌ、■
２、ｖ２、ｖ２、Ｖｌ、Ｖｌ、Ｖｌ、Ｖｌ、Ｖｌ、Ｖｌ
、Ｖｌ、Ｖｌ、Ｖｌ、Ｖｌ、Ｖｌ、ｖ２、ｖ２、ｖ２、
Ｖｌ、ｖ２、ｖ２、Ｖｌ、ｖ２、ｖ２、ｖ２、ｖ２、ｖ
２、ｖ２、Ｖｌ、ｖ３、ｖ３、ｖ３、ＶＢ、ｖ２、ｖ２
、Ｖｌ、ｖ２、Ｖｌ、Ｖｌ、ＶＢ、ＶＢ、ＶＢ、ＶＢ、
ｖ２、■２、ｖ２、Ｖｌ、ｖ２、ｖ２、ＶＢ、ｖ３、Ｖ
Ｂ、ＶＢになる。[ROM Contents] Data is written in the ROM 5 as shown in principle in FIG. That is, each memory M1 to M4 of the ROM 5 has addresses 0 to 511, and the normal rotation PWM pattern memory M1
For example, data of voltage vectors (first vectors) VB, Vl, v6, Vl are sequentially written to addresses 0 to 3 of , and zero vectors (second vectors) are written to addresses 0 to 3 of normal rotation zero vector memory M2. )v7, VO1v7, ■
Data of 0 is written in order, and voltage vectors 1, VB,
Data of Vl and VB are written in order, and data of zero vectors vO1V7 and VO1V7 are written in order in zero vector memory M4 for reversal. Remaining addresses 4-5
Vector data is also written to addresses 11 using the same principle as addresses 0 to 3. Since the vector data of each address in FIG. 2 shows the principle, it differs from actual data. Now, address 0 of the forward PWM pattern memory M1
The actual voltage vector data from ~84 (corresponding to the 0° to 60' interval) is v6, v6, v6, ■6, Vl, v2, ■2, v2, ■
2, v2, VB, ■6, ■B1■6, Vl, v2, Vl
, Vl, ■2, v2, ■6, VB, VB, v6, Vl,
Vl, Vl, v2, v2, v2, v2, ■2, Vl, ■
2, v2, v2, Vl, Vl, Vl, Vl, Vl, Vl
, Vl, Vl, Vl, Vl, Vl, v2, v2, v2,
Vl, v2, v2, Vl, v2, v2, v2, v2, v
2, v2, Vl, v3, v3, v3, VB, v2, v2
, Vl, v2, Vl, Vl, VB, VB, VB, VB,
v2, ■2, v2, Vl, v2, v2, VB, v3, V
B, becomes VB.

［電圧ベクトルコ 第３図は６個の電圧ベクトルｖ１〜ｖ６と、２つの零ベ
クトルＶＯ、Ｖ７とを示す。インバータ２のスイッチ素
子Ａｌ、Ｂｌ、Ｃ１のとりうるスイッチング状態は、（
０００）、（００１）、（０１０）、（０１１）、（１
００）、（１０１）、（１１０）、（１１１）の８つで
あるので、これをｖＯ１ｖ１１ｖ２、Ｖ３、ｖ４、ｖ５
、Ｖ６、ｖ７で表わすことにする。本実施例の装置では
、電圧ベクトルＶＯ〜ｖ７がＲＯＭ５に書き込まれ、こ
れが制御データ（Ａ、ＢＳＣ）として出力される。８つ
のベクトルＶＯ〜ｖ７を組み合わせると、正弦波出力電
圧及び回転磁界ベクトルを得ることができる。[Voltage Vector Figure 3 shows six voltage vectors v1 to v6 and two zero vectors VO and V7. The possible switching states of the switching elements Al, Bl, and C1 of the inverter 2 are (
000), (001), (010), (011), (1
00), (101), (110), and (111), so these are vO1v11v2, V3, v4, v5
, V6, and v7. In the device of this embodiment, voltage vectors VO to v7 are written into the ROM 5, and this is output as control data (A, BSC). By combining the eight vectors VO to v7, a sinusoidal output voltage and rotating magnetic field vector can be obtained.

［ベクトル選択コ 第４図は回転磁界ベクトルφ１を得るための電圧ベクト
ルの選択を示すものである。回転磁界ベクトルφ１の先
端（終点）の軌跡を円に近づけるためには、３３０°〜
３０°区間で第６及び第２のベクトル■６、ｖ２．３０
°〜９０６区間で第２及び第３のベクトルｖ２、Ｖ３．
９０６〜１５００区間で第３及び第１のベクトルＶ３、
ｖｌ、１５０’〜２１０°区間で第１及び第５のベクト
ルＶ１、Ｖ５．２１０°〜２７０°区間で第５及び第４
のベクトルＶ５、ｖ４．２７０°〜３３００区間で第４
及び第６のベクトルｖ４、Ｖ６を選択する。原理的に示
す第４図の３３０°〜３０゜区間では有意ベクトルとし
てＶ６、Ｖ２か選択され、ベクトル回転を止めるときに
零ベクトルＶ７か選択されている。モータ１を正転させ
る時には第４図でＵＰで示す方向に回転磁界ベクトルφ
ｌが回転され、逆転または制動する時には、ＤＯＷＮで
示す方向に回転される。[Vector Selection FIG. 4 shows the selection of the voltage vector to obtain the rotating magnetic field vector φ1. In order to make the locus of the tip (end point) of the rotating magnetic field vector φ1 approach a circle, it is necessary to
6th and 2nd vector in 30° interval ■6, v2.30
The second and third vectors v2, V3.
The third and first vectors V3 in the 906-1500 interval,
vl, the first and fifth vectors V1 in the 150° to 210° interval, V5. the fifth and fourth vectors in the 210° to 270° interval
vector V5, v4.4th in the 270°~3300 interval
and select the sixth vectors v4 and V6. In principle, in the 330° to 30° section of FIG. 4, either V6 or V2 is selected as the significant vector, and when vector rotation is stopped, the zero vector V7 is selected. When the motor 1 is rotated forward, the rotating magnetic field vector φ is directed in the direction indicated by UP in Fig. 4.
l is rotated, and when reversing or braking, it is rotated in the direction indicated by DOWN.

［動作］ 次に、第５図を参照して第１図の回路の動作を説明する
。ライン９ａに得られる速度検出信号とライン１１の基
準信号（目標信号）との比較に基づいて差信号Ｖｄが得
られると、この信号の正負が正逆転判定用の第１の比較
器１４で判定され、今、正信号であるとすれば、第５図
（Ｃ）のｔ４以前に示す如く比較出力が低レベル“０”
となり、これがカウンタ６に入力する。このため、カウ
ンタ６はこの期間にはアップ動作する。零ベクトル期間
判定用の第２の比較器１６においては、差信号Ｖｄの絶
対値と三角波電圧Ｖｃとが第５図（Ａ）に示す如く比較
され、第５図（Ｂ）の出力が発生する。即ち、三角波電
圧Ｖｃが差信号Ｖｄの絶対値よりも高い期間（ｔｌ　−
ｔ２　）に高レベル出力“１”を発生し、低い期間（ｔ
２〜ｔ３）には低レベル出力“０”を発生する。ｔ１〜
ｔ２のように零ベクトル期間判定用比較器１６の出力ビ
ットＢＩＯが高レベル“１”であり、正逆転判定用比較
器１４の出力ビットＢ９が低レベル“０”の時には、Ｒ
ＯＭ５においてはＣ８４ＢＩＯ）−（０１）に応答して
正転用零ベクトルメモリＭ２が選択され、ｔ２〜ｔ３の
ようにＣ８４ＢＩＯ）−［００〕の時には正転ＰＷＭパ
ターンＭ１が選択される。[Operation] Next, the operation of the circuit shown in FIG. 1 will be explained with reference to FIG. When a difference signal Vd is obtained based on the comparison between the speed detection signal obtained on the line 9a and the reference signal (target signal) on the line 11, the sign of this signal is determined by the first comparator 14 for determining whether the signal is positive or negative. If the signal is now positive, the comparison output is at a low level "0" as shown before t4 in FIG. 5(C).
This is input to the counter 6. Therefore, the counter 6 operates up during this period. In the second comparator 16 for determining the zero vector period, the absolute value of the difference signal Vd and the triangular wave voltage Vc are compared as shown in FIG. 5(A), and the output shown in FIG. 5(B) is generated. . That is, during the period (tl −
t2), a high level output “1” is generated, and a low period (t2) is generated.
2 to t3), a low level output "0" is generated. t1～
When the output bit BIO of the zero vector period determination comparator 16 is at a high level "1" and the output bit B9 of the forward/reverse determination comparator 14 is at a low level "0" as at t2, R
In OM5, the normal rotation zero vector memory M2 is selected in response to C84BIO)-(01), and the normal rotation PWM pattern M1 is selected when C84BIO)-[00] as in t2 to t3.

また、零ベクトル期間判定用比較器１６の出力が高レベ
ル“１”の期間（ｔｌ〜ｔ２）では、Ｎ。Further, in the period (tl to t2) in which the output of the zero vector period determination comparator 16 is at a high level "1", N.

Ｔ回路２０の出力が低レベルになり、ＡＮＤゲート１８
を発振器１７のクロックパルスか通過することが阻止さ
れ、カウンタ６かインクリメントされないため、同一ア
ドレスを指定し続ける。一方、零ベクトル期間判定用比
較器１６の出力か低レベルの期間（ｔ２〜ｔ３）ではＮ
ＯＴ回路２０の出力か高レベルになるため、発振器１７
の出力クロックパルスはＡＮＤゲート１８を通過してカ
ウンタ６の入カバスルとなる。これにより、カウンタ６
の９ビツトＢＯ〜Ｂ８の値がアップ動作で増大し、メモ
リＭｌのアドレスか順次に指定される。The output of the T circuit 20 becomes low level, and the AND gate 18
Since the clock pulse of the oscillator 17 is prevented from passing and the counter 6 is not incremented, the same address continues to be specified. On the other hand, in the period (t2 to t3) when the output of the zero vector period determination comparator 16 is at a low level (t2 to t3), N
Since the output of the OT circuit 20 becomes high level, the oscillator 17
The output clock pulse passes through the AND gate 18 and becomes the input bus of the counter 6. As a result, counter 6
The value of the 9 bits BO to B8 increases with the up operation, and addresses of the memory M1 are sequentially specified.

しかし、ｔ８時点で零ベクトル期間判定用比較器１６の
出力が高レベルになると、カウンタ６のクロック入力が
禁止され、カウンタ６はこの時点のアドレス指定を保持
する。例えば、第２図に示す如くアドレス２でメモリＭ
１のベクトルｖ６か読み出されている時に、メモリＭ２
が選択されると、同一のアドレス２における正転用零ベ
クトル■７（１１１）が選択される。零ベクトルＶ７は
零ベクトル期間判定用比較器１６の出力が高レベルの間
発生し続け、比較出力が低レベルに戻って再びカウンタ
６にクロックパルスが入力し、カウンタ６の出力が１段
インクリメントされると、正転ＰＷＭパターンメモリＭ
１のアドレス３の電圧ベクトルＶ２　　（０１０）が選
択される。零ベクトルはＶＯ（０００）とＶ７　　（１
１１）との２種類から成るが、スイッチ素子Ａｔ−Ｃ２
の切換えが少なくてすむ方のベクトルか選択される。カ
ウンタ６が１０進数の０〜５１１に対応する２進数を発
生し終ると、正転ＰＷＭパターンの０〜３６０°の全電
圧ベクトルデータが読み出され、インバータ２から三相
の近似正弦波電圧が発生し、且つモータ１に円軌跡に近
い回転磁界ベクトルが生じる。However, when the output of the zero vector period determination comparator 16 becomes high level at time t8, the clock input to the counter 6 is prohibited, and the counter 6 retains the address designation at this time. For example, as shown in FIG.
When the vector v6 of 1 is being read, the memory M2
When is selected, the normal rotation zero vector 7 (111) at the same address 2 is selected. The zero vector V7 continues to be generated while the output of the zero vector period determination comparator 16 is at a high level, and when the comparison output returns to a low level, a clock pulse is input to the counter 6 again, and the output of the counter 6 is incremented by one stage. Then, the normal rotation PWM pattern memory M
Voltage vector V2 (010) at address 3 of 1 is selected. The zero vectors are VO (000) and V7 (1
11), the switch element At-C2
The vector that requires fewer switching is selected. When the counter 6 finishes generating binary numbers corresponding to decimal numbers 0 to 511, all voltage vector data from 0 to 360° of the normal rotation PWM pattern is read out, and the three-phase approximate sine wave voltage is output from the inverter 2. A rotating magnetic field vector having a nearly circular locus is generated in the motor 1.

この様な制御において、目標回転速度と検出速度との差
が小さくなると、第２の比較器１６の出力が高レベルに
なる期間か相対的に長くなり、零ベクトルが選択される
期間が長くなる。In such control, when the difference between the target rotational speed and the detected speed becomes smaller, the period during which the output of the second comparator 16 is at a high level becomes relatively longer, and the period during which the zero vector is selected becomes longer. .

また、ライン１１の基準信号のレベルを下げて低速回転
指令状態にすれば、差信号Ｖｄの絶対値のレベルも低下
し、インバータ２の出力周波数ｆが低下すると共に出力
電圧Ｖも低下し、モータ１が低速駆動状態になる。Furthermore, if the level of the reference signal on the line 11 is lowered to create a low-speed rotation command state, the level of the absolute value of the difference signal Vd will also be lowered, the output frequency f of the inverter 2 will be lowered, and the output voltage V will also be lowered. 1 is in a low speed drive state.

第５図のＣ４において逆転指令に切り換り、差信号Ｖｄ
が負になると、正逆転判定用比較器１４の出力が高レベ
ルになり、逆転制御になる。なお、上記ＰＷＭ制御にお
いて、電圧ベクトルの切り換えが行われる時には、一対
のスイッチ素子Ａ１、Ａ２又はＢＬ、Ｂ２又はＣ１，Ｃ
２間がストレージ等で短絡され、これ等が破壊するおそ
れがあるので、これを防止するために、ベクトル相互間
に無制御期間を設けることか望ましい。At C4 in FIG. 5, the command is switched to reverse rotation, and the difference signal Vd
When becomes negative, the output of the forward/reverse determination comparator 14 becomes high level, resulting in reverse control. In addition, in the above PWM control, when the voltage vector is switched, the pair of switch elements A1, A2 or BL, B2 or C1, C
In order to prevent this, it is desirable to provide an uncontrolled period between the vectors, since there is a risk that the two may be short-circuited due to a storage or the like and be destroyed.

急速に速度を上げることが要求された時又は負荷が急に
大きくなると、インバータ２の出力電流が第６図（Ｂ）
に示すように流れ始める。第６図（Ｂ）にはＵ相の電流
１ｕのみが示されているが、他の相においても同様に流
れる。この電流は比較的大きなレベルを有し、且つスイ
ッチング素子Ａ１〜Ｃ２の継続に対応した高周波成分を
有している。インバータ２の出力電流は整流平滑回路２
７で平均化され、ここから第６図（Ａ）に示す電流検出
電圧が得られる。この電流検出電圧はヒステリシス特性
を有する比較器２８て基準電圧と比較され、電流検出用
比較器２８から零ベクトル帰還判定用比較器１６を制御
する信号が第６図（Ｃ）に示すように発生する。電流検
出用比較器２８の出力が低レベルの期間には零ベクトル
期間判定用比較器１６から高レベル出力が発生し、メモ
リＭ２の零ベクトルが判定される。この結果、インバー
タ２のスイッチング素子Ａｌ−Ｃ２が零ベクトルを発生
するように制御され、モータ１の回転磁界が停止し、モ
ータ１のベクトルか制御される。When a rapid increase in speed is required or when the load suddenly increases, the output current of inverter 2 will decrease as shown in Figure 6 (B).
The flow begins as shown in . Although only the U-phase current 1u is shown in FIG. 6(B), it flows in the other phases as well. This current has a relatively large level and has a high frequency component corresponding to the continuity of the switching elements A1 to C2. The output current of inverter 2 is the rectifier smoothing circuit 2
7, from which the current detection voltage shown in FIG. 6(A) is obtained. This current detection voltage is compared with a reference voltage by a comparator 28 having hysteresis characteristics, and a signal for controlling the zero vector feedback determination comparator 16 is generated from the current detection comparator 28 as shown in FIG. 6(C). do. During a period in which the output of the current detection comparator 28 is at a low level, a high level output is generated from the zero vector period determination comparator 16, and the zero vector of the memory M2 is determined. As a result, the switching element Al-C2 of the inverter 2 is controlled to generate a zero vector, the rotating magnetic field of the motor 1 is stopped, and the vector of the motor 1 is controlled.

比較器２８はヒステリシス動作するので、電流検出電圧
が基準電圧よりも低くなってもしばらくの聞伝レベル出
力を送出し、その後、高レベル出力状態に戻る。Since the comparator 28 operates on hysteresis, even if the current detection voltage becomes lower than the reference voltage, it sends out a hearsay level output for a while, and then returns to the high level output state.

［変形例］ 本発明は上述の実施例に限定されるものでなく、例えば
次の変形が可能なものである。[Modifications] The present invention is not limited to the above-described embodiments, and, for example, the following modifications are possible.

（１）　比例積分回路１２を比例回路又は積分回路とし
てもよい。また、この種の定数回路をライン９ａ側に設
けてもよい。(1) The proportional-integral circuit 12 may be a proportional circuit or an integral circuit. Further, this type of constant circuit may be provided on the line 9a side.

（２）　速度検出器９の代りに、モータ１の回転数に対
応して得られる温度検出信号、位置検出信号、圧力検出
信号、濃度検出信号等を検出信号とし、これと基準信号
とを比較してもよい。(2) Instead of the speed detector 9, a temperature detection signal, a position detection signal, a pressure detection signal, a concentration detection signal, etc. obtained in response to the rotation speed of the motor 1 are used as detection signals, and these are compared with the reference signal. You may.

（３）　インバータ２の電流検出を２相又は１相のみで
行うこともできる。(3) Current detection of the inverter 2 can also be performed using only two phases or one phase.

（４）　第１のベクトルデータとして電圧ベクトルデー
タのみを使用しないで、電圧ベクトルデータと零ベクト
ルデータとの組み合せを使用して波形を改善してもよい
。即ちメモリＭｌ　、Ｍ３の電圧ベクトルの配列の中に
零ベクトルを配置してもよい。(4) Instead of using only voltage vector data as the first vector data, a combination of voltage vector data and zero vector data may be used to improve the waveform. That is, a zero vector may be placed in the array of voltage vectors in the memories M1 and M3.

（５）　メモリＭ１〜Ｍ４のアドレス数を例えば８１９
３のように多くして波形を良くしてもよい。(5) For example, set the number of addresses of memories M1 to M4 to 819.
The waveform may be improved by increasing the number to 3.

［発明の効果］ 本発明によれば、速度又は負荷の急変による過大トルク
の発生を容易に防ぐことが可能になる。[Effects of the Invention] According to the present invention, generation of excessive torque due to sudden changes in speed or load can be easily prevented.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図は本発明の実施例に係わるモータの制御方式を示
すブロック図、 第２図は第１図のＲＯＭの内容の一部を原理的に示す図
、 第３図は電圧ベクトルを示す図、 第４図は回転磁界ベクトルを示す図、 第５図は第１図の各部の状態を示す図、第６図は第１図
に於ける電流検出電圧、出力電流、比較器出力を示す波
形図である。 １・・・モータ、２・・・インバータ、５・・・ＲＯＭ
、６・・・カウンタ、９・・・速度検出器、１０・・・
比較回路、１４・・・正逆転判定用比較器、１６・・・
零ベクトル期間判定用比較器、２１，２２．２３・・・
ＡＮＤゲート、２８・・・電流検出用比較器。 代　　理　　人　　　高　　野　　則　　次１１２図 第４図 第６図 を 平成　３年６月１４日 特許庁長官殿　　　　　　　　：２　　　（し・ １、事件の表示　　　　　　　　　　　　　　　　　　
　　′　　　　ン肖゛住　所　　　　　埼玉県薪座市北
野三丁目６番３号〒１６９ 」 自　　発 制省 ７、補正の対象 １）　明細書第１２頁第４行の「比較器１６は」「比較
器１６の」に補正する。 ２）　明細書第１２頁第１６行の「この」を抹Ｖる。 ３）　明細書第２０頁第１７行の「継続」を計続」に補
正する。 ４）　明細書第２１頁第２行の「帰還」を［期１に補正
する。 ５）　明細書第２１頁第７行の「判定」を「選１に補正
する。 ５）　明細書第２１頁第１０行の「ベクトルか印」を「
トルクが制御」に補正する。Fig. 1 is a block diagram showing a motor control system according to an embodiment of the present invention, Fig. 2 is a diagram showing a part of the contents of the ROM in Fig. 1 in principle, and Fig. 3 is a diagram showing voltage vectors. , Figure 4 is a diagram showing the rotating magnetic field vector, Figure 5 is a diagram showing the states of each part in Figure 1, and Figure 6 is a waveform showing the current detection voltage, output current, and comparator output in Figure 1. It is a diagram. 1...Motor, 2...Inverter, 5...ROM
, 6... Counter, 9... Speed detector, 10...
Comparison circuit, 14... Comparator for forward/reverse judgment, 16...
Zero vector period determination comparator, 21, 22, 23...
AND gate, 28... comparator for current detection. Agent Noriyoshi Takano 112 Figures 4, 6 to the Commissioner of the Japan Patent Office on June 14, 1991: 2 (1. Indication of the case)
Address: 3-6-3 Kitano, Takiniza City, Saitama Prefecture 169 Ministry of Voluntary Control 7, Subject of amendment 1) "Comparator 16" in line 4 of page 12 of the specification "Comparator 16" Corrected to 16''. 2) Delete "kono" from page 12, line 16 of the specification. 3) "Continuation" on page 20, line 17 of the specification is amended to "continuation". 4) "Return" in the second line of page 21 of the specification is amended to [period 1]. 5) "Determination" on page 21, line 7 of the specification is corrected to "Selection 1." 5) "Vector or mark" on page 21, line 10 of the specification is changed to "
Correct the torque under control.

Claims (1)

【特許請求の範囲】 ［１］制御すべき交流モータに接続されており、所定の
スイッチングパターンでオン・オフ動作して電圧ベクト
ルと零ベクトルを発生する複数のスイッチング素子を有
しているインバータと、所定の順番で前記電圧ベクトル
又は電圧ベクトルと零ベクトルとの組み合せを得るため
の前記スイッチのオン・オフパターンを示す第１のベク
トルデータと前記零ベクトルを得るための前記スイッチ
ング素子のオン・オフパターンを示す第２のベクトルデ
ータとが書き込まれているメモリと、前記メモリから読
み出された前記第１のベクトルデータと前記第２のベク
トルデータとによって前記スイッチング素子を動作させ
るためのスイッチング素子制御回路と、 前記モータの目標速度を示す基準信号を発生する基準信
号発生回路と、 前記基準信号と前記モータの速度を示す検出信号との差
に対応した差信号を発生する比較回路と、所定周波数の
三角波を発生する三角波発生回路と、 前記三角波と前記差信号とを比較し、前記三角波を前記
差信号が横切っている期間に前記メモリから前記第２の
ベクトルデータを読み出すように前記メモリを制御する
第２のベクトル期間判定用比較器と、 前記三角波の周波数よりも高い周波数を有してクロック
パルスを発生するクロック発生器と、前記クロックパル
スによってインクリメントされて所定の順番で前記メモ
リから前記第１のベクトルデータ及び前記第２のベクト
ルデータを読み出すためのアドレスを指定するカウンタ
と、前記クロック発生器と前記カウンタとの間に接続さ
れ、且つ前記第２のベクトル期間判定用比較器から得ら
れる前記第２のベクトルデータを選択することを示す信
号に応答して前記クロックパルスの通過を阻止するカウ
ンタ入力制御用ゲートとを備えたモータ制御装置におい
て、 前記インバータの出力電流を検出する電流検出器と、 前記インバータの出力電流が所定値以上になったことを
検出する基準電圧を与えるための基準電圧源と、 前記電流検出器から得られた電流検出電圧と前記基準電
圧とを比較し、前記電流検出電圧が前記基準電圧よりも
大きくなった時に前記第２のベクトルデータを前記メモ
リから読み出すように前記零ベクトル期間判定用比較器
の入力又は出力を制御する電流検出用比較器と が設けられていることを特徴とするモータ制御装置。[Claims] [1] An inverter that is connected to an AC motor to be controlled and has a plurality of switching elements that operate on and off in a predetermined switching pattern to generate a voltage vector and a zero vector. , first vector data indicating an on/off pattern of the switch to obtain the voltage vector or a combination of the voltage vector and the zero vector in a predetermined order, and on/off of the switching element to obtain the zero vector. a memory in which second vector data indicating a pattern is written; and switching element control for operating the switching element based on the first vector data and the second vector data read from the memory. a reference signal generation circuit that generates a reference signal indicating a target speed of the motor; a comparison circuit that generates a difference signal corresponding to a difference between the reference signal and a detection signal indicating the speed of the motor; a triangular wave generating circuit that generates a triangular wave; and controlling the memory to compare the triangular wave and the difference signal, and read the second vector data from the memory during a period when the difference signal crosses the triangular wave. a second vector period determination comparator for determining a vector period; a clock generator for generating a clock pulse having a frequency higher than the frequency of the triangular wave; a counter that specifies an address for reading the first vector data and the second vector data; and a counter that is connected between the clock generator and the counter and obtained from the second vector period determination comparator. a counter input control gate that blocks passage of the clock pulse in response to a signal indicating selection of the second vector data; a current detector that detects an output current of the inverter; a reference voltage source for providing a reference voltage for detecting that the output current of the inverter has exceeded a predetermined value; and comparing the current detection voltage obtained from the current detector with the reference voltage; and a current detection comparator that controls the input or output of the zero vector period determination comparator so as to read the second vector data from the memory when the current detection voltage becomes larger than the reference voltage. A motor control device characterized by: